JPH04100392A - カラーバースト信号の特定位相にロックしたクロック信号の発生回路 - Google Patents
カラーバースト信号の特定位相にロックしたクロック信号の発生回路Info
- Publication number
- JPH04100392A JPH04100392A JP2217915A JP21791590A JPH04100392A JP H04100392 A JPH04100392 A JP H04100392A JP 2217915 A JP2217915 A JP 2217915A JP 21791590 A JP21791590 A JP 21791590A JP H04100392 A JPH04100392 A JP H04100392A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- color burst
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はカラーバースト信号の特定位相にロックしたク
ロック信号の発生回路に関する。
ロック信号の発生回路に関する。
近年、各種規格によるデジタルＶＴＲが開発されて来て
いることは周知のとおりである。そして、ある種のデジ
タルＶＴＲにおいてはカラー映像信号のアナログデジタ
ル変換（以下、アナログデジタル変換をＡＤ変換のよう
に記載することがある）のためのクロック信号（１１本
化信号）として、カラーバースト信号の特定位相にロッ
クしているクロック信号が必要とされることがある。 第２図はカラーバースト信号の特定位相にロックしてい
るクロック信号（標本化信号）によりＡＤ変換を行なう
ように構成されている従来回路を示しているブロック図
である。 第２図において１はＡＤ変換の対象にされているカラー
映像信号の入力端子、２はデジタルデータの出力端子、
３は増幅器、４はＡＤ変換器、５はカラーバースト信号
の検出回路、６は可変移相器、６ａは移相量の可変手段
、７はフェーズ・ロックド・ループ（以下、ＰＬＬと記
載されることがある）であ７て、入力端子１に供給され
たアナログ信号形態のカラー映像信号は、増幅器３によ
って増幅されてからＡＤ変換器４に供給されているとと
もに、カラーバースト信号の検出回路５に供給されてい
る。 カラーバースト信号検出回路５では、各水平走査周期毎
のカラー映像信号における水平帰線消去期間のバックポ
ーチに存在しているカラーバースト信号をパーストゲー
トで抽出して、その抽出したカラーバースト信号を可変
移相器６に与える。 可変移相器６はそれの移相量の可変手段６ａを調節する
ことにより、任意に位相が推移された状態のカラーバー
スト信号をＰＬＬ７に与える。それで、ＰＬＬ７からは
前記した可変移相器６によって調節された位相を有する
クロック信号が出力されてＡＤ変換器４に標本化信号と
して供給される。
いることは周知のとおりである。そして、ある種のデジ
タルＶＴＲにおいてはカラー映像信号のアナログデジタ
ル変換（以下、アナログデジタル変換をＡＤ変換のよう
に記載することがある）のためのクロック信号（１１本
化信号）として、カラーバースト信号の特定位相にロッ
クしているクロック信号が必要とされることがある。 第２図はカラーバースト信号の特定位相にロックしてい
るクロック信号（標本化信号）によりＡＤ変換を行なう
ように構成されている従来回路を示しているブロック図
である。 第２図において１はＡＤ変換の対象にされているカラー
映像信号の入力端子、２はデジタルデータの出力端子、
３は増幅器、４はＡＤ変換器、５はカラーバースト信号
の検出回路、６は可変移相器、６ａは移相量の可変手段
、７はフェーズ・ロックド・ループ（以下、ＰＬＬと記
載されることがある）であ７て、入力端子１に供給され
たアナログ信号形態のカラー映像信号は、増幅器３によ
って増幅されてからＡＤ変換器４に供給されているとと
もに、カラーバースト信号の検出回路５に供給されてい
る。 カラーバースト信号検出回路５では、各水平走査周期毎
のカラー映像信号における水平帰線消去期間のバックポ
ーチに存在しているカラーバースト信号をパーストゲー
トで抽出して、その抽出したカラーバースト信号を可変
移相器６に与える。 可変移相器６はそれの移相量の可変手段６ａを調節する
ことにより、任意に位相が推移された状態のカラーバー
スト信号をＰＬＬ７に与える。それで、ＰＬＬ７からは
前記した可変移相器６によって調節された位相を有する
クロック信号が出力されてＡＤ変換器４に標本化信号と
して供給される。
ところが、第２図を参照して説明した従来のクロック信
号の発生回路では、測定器などを用いて出力のデジタル
信号を観察しながら、ＡＤ変換器４の標本化信号として
使用されるクロック信号の位相がカラーバースト信号の
特定な位相となされるように可変移相器６を調節するよ
うにされていたから、クロック信号の位相の調整がＷＩ
ｉ整者の主観によって行なわれるために正確な位相調整
を行なうことが困難であり、また、従来回路では発生さ
れたクロック信号の位相に調整部分及び周辺回路の紅時
変化の影響、例えば低域通過濾波器、ＡＧＣ回路、クラ
ンプ回路等のＡＤ変換器の前後の回路やＡＤ変換器自体
に生じる遅延量の変動やばらつきが現われるので回路の
無調整回路化を実現することができなかった。 ［課題を解決するための手段］ 本発明はアナログデジタル変換されたデジタルデータ中
のカラーバースト信号のデータからカラーバースト信号
の位相を検出する手段と、検出されたカラーバースト信
号の位相と設定されたカラーバースト信号の特定位相と
の位相差を示すデータを得る手段と、前記した位相差の
データをデジタルアナログ変換した後に電圧制御発振器
の周波数制御信号として電圧制御発振器に供給して電圧
制御発振器からアナログデジタル変換用のクロック信号
を出力させるカラーバースト信号の特定位相にロックし
たクロック信号の発生回路を提供する。
号の発生回路では、測定器などを用いて出力のデジタル
信号を観察しながら、ＡＤ変換器４の標本化信号として
使用されるクロック信号の位相がカラーバースト信号の
特定な位相となされるように可変移相器６を調節するよ
うにされていたから、クロック信号の位相の調整がＷＩ
ｉ整者の主観によって行なわれるために正確な位相調整
を行なうことが困難であり、また、従来回路では発生さ
れたクロック信号の位相に調整部分及び周辺回路の紅時
変化の影響、例えば低域通過濾波器、ＡＧＣ回路、クラ
ンプ回路等のＡＤ変換器の前後の回路やＡＤ変換器自体
に生じる遅延量の変動やばらつきが現われるので回路の
無調整回路化を実現することができなかった。 ［課題を解決するための手段］ 本発明はアナログデジタル変換されたデジタルデータ中
のカラーバースト信号のデータからカラーバースト信号
の位相を検出する手段と、検出されたカラーバースト信
号の位相と設定されたカラーバースト信号の特定位相と
の位相差を示すデータを得る手段と、前記した位相差の
データをデジタルアナログ変換した後に電圧制御発振器
の周波数制御信号として電圧制御発振器に供給して電圧
制御発振器からアナログデジタル変換用のクロック信号
を出力させるカラーバースト信号の特定位相にロックし
たクロック信号の発生回路を提供する。
ＡＤ変換されたデジタルデータ中のカラーバースト信号
のデータからカラーバースト信号の位相を検出する。検
出されたカラーバースト信号の位相のデータと設定され
たカラーバースト信号の特定位相のデータにより位相差
のデータを得て、それをデジタルアナログ変換器により
デジタルアナログ変換する。デジタルアナログ変換器か
ら出力されたアナログ信号を増幅した後にローパスフィ
ルタを通過させて、電圧制御発振器の周波数制御信号と
して電圧制御発振器に供給して電圧制御発振器からＡＤ
変換用のクロック信号を出力させる。 前記のクロック信号の位相は一巡の閉ループの自動周波
数位相制御回路の制御動作によって、設定されているカ
ラーバースト信号の特定位相に自動的に一致したものに
なされる。
のデータからカラーバースト信号の位相を検出する。検
出されたカラーバースト信号の位相のデータと設定され
たカラーバースト信号の特定位相のデータにより位相差
のデータを得て、それをデジタルアナログ変換器により
デジタルアナログ変換する。デジタルアナログ変換器か
ら出力されたアナログ信号を増幅した後にローパスフィ
ルタを通過させて、電圧制御発振器の周波数制御信号と
して電圧制御発振器に供給して電圧制御発振器からＡＤ
変換用のクロック信号を出力させる。 前記のクロック信号の位相は一巡の閉ループの自動周波
数位相制御回路の制御動作によって、設定されているカ
ラーバースト信号の特定位相に自動的に一致したものに
なされる。
【実施例１
以下、添付図面を参照して本発明のカラーバースト信号
の特定位相にロックしたクロック信号の発生回路の具体
的な内容について詳細に説明する。 第１図は本発明のカラーバースト信号の特定位相にロッ
クしたクロック信号の発生回路の実施例のブロック図で
ある。 第１図において１はＡＤ変換の対象にされているカラー
映像信号の入力端子、２はデジタルデータの出力端子、
３は増幅器、４はＡＤ変換器、８はカラーバースト信号
の位相の検出回路、９はゲート回路、１０は同期分離回
路、１１は減算器、１２はカラーバースト信号の特定な
位相と対応して設定される位相のデータの設定部、１３
は遅延回路、１４は電圧制御発振器、１５はデジタルア
ナログ変換器（以下、デジタルアナログ変換がＤＡ変換
のように記載されることもある）、１６は増幅器及びロ
ーパスフィルタ、１７は抵抗器である。 第１図における入力端子１に供給されたカラー映像信号
は増幅器３によって増幅された後にＡＤ変換器４に与え
られる。前記のカラー映像信号はＡＤ変換器４において
電圧制御発振器１４から供給されているクロック信号（
ＩＩ本化信号）の周期で標本化量子化されてデジタルデ
ータとして出力端子２に出力されるとともにカラーバー
スト信号の位相の検出回路８に供給される。 前記したカラーバースト信号の位相の検出回路８として
は、例えば特開昭６１−１５１４７３号公報に開示され
ているような技術手段、すなわち、標本化量子化されて
いる入力信号のデータを９０度の移相器に与えて得られ
る出力信号のデータと前記した入力信号のデータとの間
で除算演算を行ない、商として得られる正接関数信号の
データに逆正接関数演算を行なって前記した入力信号の
位相角のデータを出力できるような構成のものが使用さ
れてよい。 そして、前記したカラーバースト信号の位相の検出回路
８では、所定の標本化周期毎にＡＤ変換器４から出力さ
れたカラー映像信号のデータに対して所定の演算を施し
て求めた位相角のデータをゲート回路９に供給する。ゲ
ート回路９ではそれに供給されるゲート信号によって、
カラー映像信号の各１水平走査期間毎のカラーバースト
信号期間中の特定な部分の１個のデータだけを減算器１
１に与えるようなゲート動作を行なう。 前記したゲート回路９に供給されるゲート信号は、同期
分離回路１０によって分離された水平同期信号を遅延回
路１３（例えばカウンタが用いられてもよい）によって
所定の時間だけ遅延させて発生させる。なお、前記した
水平同期信号はＡＤ変換器４の出力データから同期分離
回路１０で分離して得るようにされてもよい。 ゲート回路９によって抽出されるカラーバースト信号期
間中の特定な部分の１個の位相のデータは、例えば水平
同期信号の前縁の時間位置を基準にして予め定められた
個数のクロック信号の周期だけ離れた時間位置のカラー
バースト信号の位相のデータであり、そのカラーバース
ト信号の位相のデータは減算器１１に減数信号データと
して与えられる。 前記した減算器１１にはカラーバースト信号の特定な位
相と対応して設定される位相のデータの設定部１２に設
定されている位相のデータが被減数信号データとして与
えられているから、減算器１１からは前記した２つの位
相のデータの差のデータが出力され、その差のデータは
ＤＡ変換器１５によってＤＡ変換された後に増幅器及び
ローパスフィルタ１６に供給される。 増幅器及びローパスフィルタ１６に供給されたＤＡ変換
Ｗ１５の出力信号は、増幅器及びローパスフィルタ１６
によって増幅されてからそれの低域成分が取出されて電
圧制御発振器１４に周波数制御信号として供給され、電
圧制御発振器１４からの出力信号はクロック信号として
ＡＤ変換塁４に供給される。遅延回路１３としてカウン
タが用いられる場合には、電圧制御発振器１４がらの出
力信号が第１図に示されているように遅延回路１３にも
クロック信号として供給される。 前記した第１図示の回路配置において、ＡＤ変換器４→
カラーバースト信号の位相の検出回路８→ゲート回路９
→減算器１１→ＤＡ変換器１５→増幅器及びローパスフ
ィルタ１６→電圧制御発振器１４→ＡＤ変換器４→のよ
うな構成の一巡の閉ループの回路は、前記した一巡の閉
ループの回路中に設けられている減算器１１に対して位
相のデータの設定部１２から被減数信号データとして与
えられている位相のデータとの差が零となるような自動
位相制御を行なって、ＡＤ変換器４に供給されるクロッ
ク信号（標本化信号）は位相のデータの設定部１２に設
定された位相、すなわち、カラーバースト信号の特定位
相にロックしたクロック信号となされる。 【発明の効果】 以上、詳細に説明したところから明らかなように１本発
明のカラーバースト信号の特定位相にロックしたクロッ
ク信号の発生回路は、ＡＤ変換されたデジタルデータ中
のカラーバースト信号のデータからカラーバースト信号
の位相を検出し、前記の検出されたカラーバースト信号
の位相のデータと設定されたカラーバースト信号の特定
位相のデータにより位相差のデータを得て、それをデジ
タルアナログ変換器によりデジタルアナログ変換して、
デジタルアナログ変換器から出力されたアナログ信号を
増幅した後にローパスフィルタを通過させて電圧制御発
振器の周波数制御信号とし、電圧制御発振器からＡＤ変
換用のクロック信号を出力させ、前記のクロック信号の
位相が一巡の閉ループの自動周波数位相制御回路の制御
動作によって設定されているカラーバースト信号の特定
位相に自動的に一致したものになされるから、この本発
明によれば常にカラーバースト信号の特定位相に自動的
に一致した所定の位相のクロック信号が発生でき、した
がって素子や回路定数の経時変化があっても回路を無調
整化できるのであり、本発明によれば既述した従来の問
題点は良好に解決できる。
の特定位相にロックしたクロック信号の発生回路の具体
的な内容について詳細に説明する。 第１図は本発明のカラーバースト信号の特定位相にロッ
クしたクロック信号の発生回路の実施例のブロック図で
ある。 第１図において１はＡＤ変換の対象にされているカラー
映像信号の入力端子、２はデジタルデータの出力端子、
３は増幅器、４はＡＤ変換器、８はカラーバースト信号
の位相の検出回路、９はゲート回路、１０は同期分離回
路、１１は減算器、１２はカラーバースト信号の特定な
位相と対応して設定される位相のデータの設定部、１３
は遅延回路、１４は電圧制御発振器、１５はデジタルア
ナログ変換器（以下、デジタルアナログ変換がＤＡ変換
のように記載されることもある）、１６は増幅器及びロ
ーパスフィルタ、１７は抵抗器である。 第１図における入力端子１に供給されたカラー映像信号
は増幅器３によって増幅された後にＡＤ変換器４に与え
られる。前記のカラー映像信号はＡＤ変換器４において
電圧制御発振器１４から供給されているクロック信号（
ＩＩ本化信号）の周期で標本化量子化されてデジタルデ
ータとして出力端子２に出力されるとともにカラーバー
スト信号の位相の検出回路８に供給される。 前記したカラーバースト信号の位相の検出回路８として
は、例えば特開昭６１−１５１４７３号公報に開示され
ているような技術手段、すなわち、標本化量子化されて
いる入力信号のデータを９０度の移相器に与えて得られ
る出力信号のデータと前記した入力信号のデータとの間
で除算演算を行ない、商として得られる正接関数信号の
データに逆正接関数演算を行なって前記した入力信号の
位相角のデータを出力できるような構成のものが使用さ
れてよい。 そして、前記したカラーバースト信号の位相の検出回路
８では、所定の標本化周期毎にＡＤ変換器４から出力さ
れたカラー映像信号のデータに対して所定の演算を施し
て求めた位相角のデータをゲート回路９に供給する。ゲ
ート回路９ではそれに供給されるゲート信号によって、
カラー映像信号の各１水平走査期間毎のカラーバースト
信号期間中の特定な部分の１個のデータだけを減算器１
１に与えるようなゲート動作を行なう。 前記したゲート回路９に供給されるゲート信号は、同期
分離回路１０によって分離された水平同期信号を遅延回
路１３（例えばカウンタが用いられてもよい）によって
所定の時間だけ遅延させて発生させる。なお、前記した
水平同期信号はＡＤ変換器４の出力データから同期分離
回路１０で分離して得るようにされてもよい。 ゲート回路９によって抽出されるカラーバースト信号期
間中の特定な部分の１個の位相のデータは、例えば水平
同期信号の前縁の時間位置を基準にして予め定められた
個数のクロック信号の周期だけ離れた時間位置のカラー
バースト信号の位相のデータであり、そのカラーバース
ト信号の位相のデータは減算器１１に減数信号データと
して与えられる。 前記した減算器１１にはカラーバースト信号の特定な位
相と対応して設定される位相のデータの設定部１２に設
定されている位相のデータが被減数信号データとして与
えられているから、減算器１１からは前記した２つの位
相のデータの差のデータが出力され、その差のデータは
ＤＡ変換器１５によってＤＡ変換された後に増幅器及び
ローパスフィルタ１６に供給される。 増幅器及びローパスフィルタ１６に供給されたＤＡ変換
Ｗ１５の出力信号は、増幅器及びローパスフィルタ１６
によって増幅されてからそれの低域成分が取出されて電
圧制御発振器１４に周波数制御信号として供給され、電
圧制御発振器１４からの出力信号はクロック信号として
ＡＤ変換塁４に供給される。遅延回路１３としてカウン
タが用いられる場合には、電圧制御発振器１４がらの出
力信号が第１図に示されているように遅延回路１３にも
クロック信号として供給される。 前記した第１図示の回路配置において、ＡＤ変換器４→
カラーバースト信号の位相の検出回路８→ゲート回路９
→減算器１１→ＤＡ変換器１５→増幅器及びローパスフ
ィルタ１６→電圧制御発振器１４→ＡＤ変換器４→のよ
うな構成の一巡の閉ループの回路は、前記した一巡の閉
ループの回路中に設けられている減算器１１に対して位
相のデータの設定部１２から被減数信号データとして与
えられている位相のデータとの差が零となるような自動
位相制御を行なって、ＡＤ変換器４に供給されるクロッ
ク信号（標本化信号）は位相のデータの設定部１２に設
定された位相、すなわち、カラーバースト信号の特定位
相にロックしたクロック信号となされる。 【発明の効果】 以上、詳細に説明したところから明らかなように１本発
明のカラーバースト信号の特定位相にロックしたクロッ
ク信号の発生回路は、ＡＤ変換されたデジタルデータ中
のカラーバースト信号のデータからカラーバースト信号
の位相を検出し、前記の検出されたカラーバースト信号
の位相のデータと設定されたカラーバースト信号の特定
位相のデータにより位相差のデータを得て、それをデジ
タルアナログ変換器によりデジタルアナログ変換して、
デジタルアナログ変換器から出力されたアナログ信号を
増幅した後にローパスフィルタを通過させて電圧制御発
振器の周波数制御信号とし、電圧制御発振器からＡＤ変
換用のクロック信号を出力させ、前記のクロック信号の
位相が一巡の閉ループの自動周波数位相制御回路の制御
動作によって設定されているカラーバースト信号の特定
位相に自動的に一致したものになされるから、この本発
明によれば常にカラーバースト信号の特定位相に自動的
に一致した所定の位相のクロック信号が発生でき、した
がって素子や回路定数の経時変化があっても回路を無調
整化できるのであり、本発明によれば既述した従来の問
題点は良好に解決できる。
第１図は本発明のカラーバースト信号の特定位相にロッ
クしたクロック信号の発生回路の実施例のブロック図、
第２図は従来例を示すブロック図である。
クしたクロック信号の発生回路の実施例のブロック図、
第２図は従来例を示すブロック図である。
Claims (1)
- アナログデジタル変換されたデジタルデータ中のカラー
バースト信号のデータからカラーバースト信号の位相を
検出する手段と、検出されたカラーバースト信号の位相
と設定されたカラーバースト信号の特定位相との位相差
を示すデータを得る手段と、前記した位相差のデータを
デジタルアナログ変換した後に電圧制御発振器の周波数
制御信号として電圧制御発振器に供給して電圧制御発振
器からアナログデジタル変換用のクロック信号を出力さ
せるカラーバースト信号の特定位相にロックしたクロッ
ク信号の発生回路
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217915A JPH04100392A (ja) | 1990-08-17 | 1990-08-17 | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 |
| DE69114411T DE69114411T2 (de) | 1990-08-09 | 1991-08-09 | Schaltung zur Erzeugung eines Taktsignals, das auf einer spezifischen Phase eines in einem Videosignal enthaltenen Farbsynchronsignals synchronisiert ist. |
| US07/743,007 US5243412A (en) | 1990-08-09 | 1991-08-09 | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal |
| EP91307352A EP0472332B1 (en) | 1990-08-09 | 1991-08-09 | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217915A JPH04100392A (ja) | 1990-08-17 | 1990-08-17 | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100392A true JPH04100392A (ja) | 1992-04-02 |
Family
ID=16711740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2217915A Pending JPH04100392A (ja) | 1990-08-09 | 1990-08-17 | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100392A (ja) |
-
1990
- 1990-08-17 JP JP2217915A patent/JPH04100392A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4689664A (en) | Circuit arrangement for deriving digital color signals from an analog television signal | |
| JPS6171722A (ja) | 同期回路 | |
| JPS57160286A (en) | Time base correcting device | |
| US5243412A (en) | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal | |
| KR930011590B1 (ko) | Pll 회로 | |
| JP2973491B2 (ja) | Ｎｔｓｃ／ｐａｌ信号判別回路およびこの判別回路を用いたアクティブフィルタ | |
| JPH04100392A (ja) | カラーバースト信号の特定位相にロックしたクロック信号の発生回路 | |
| JP2521184B2 (ja) | カラ―バ―スト信号の特定位相にロックしたクロック信号の発生回路 | |
| JPH04291822A (ja) | Ａ／ｄ変換器 | |
| KR0158607B1 (ko) | 주파수 제어회로 | |
| JP3063095B2 (ja) | 位相同期装置 | |
| JP2968619B2 (ja) | サンプリングクロック発生回路 | |
| JPH0141063B2 (ja) | ||
| JP2932409B2 (ja) | Ａ／ｄ変換装置 | |
| JP3318632B2 (ja) | 自動位相制御回路 | |
| JPH0810941B2 (ja) | 映像信号の処理装置 | |
| JP2001285888A (ja) | ディジタルカラー映像信号処理装置 | |
| JPS62271562A (ja) | 位相同期クロツク発生回路 | |
| JPH0420178A (ja) | 映像信号処理装置 | |
| JPS63158976A (ja) | 垂直同期信号検出回路 | |
| JPS6177486A (ja) | ビデオ信号の処理回路 | |
| JPH0157871B2 (ja) | ||
| JPH0369275A (ja) | 映像信号クランプ回路 | |
| GB2275838A (en) | Colour subcarrier recovery circuit | |
| KR950028546A (ko) | 디지탈 방식의 버스트 동기 피엘엘 회로 |