JPH0398125A - マイクロプログラムロード方式 - Google Patents
マイクロプログラムロード方式Info
- Publication number
- JPH0398125A JPH0398125A JP23622189A JP23622189A JPH0398125A JP H0398125 A JPH0398125 A JP H0398125A JP 23622189 A JP23622189 A JP 23622189A JP 23622189 A JP23622189 A JP 23622189A JP H0398125 A JPH0398125 A JP H0398125A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- data
- information
- information processing
- loads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011068 loading method Methods 0.000 title claims abstract description 10
- 230000010365 information processing Effects 0.000 claims description 18
- 238000012986 modification Methods 0.000 claims description 13
- 230000004048 modification Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 abstract description 5
- 238000012797 qualification Methods 0.000 abstract 4
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラムロード方式に関し、特に複
数の情報処理装置に同一のマイクロプログラムを同時に
ロードする方式に関する。
数の情報処理装置に同一のマイクロプログラムを同時に
ロードする方式に関する。
従来、マイクロプログラムによって制御される複数の情
報処理装置から構成される情報処理システムにおいて、
マイクロプログラムの初期ロードの時間を短縮するため
に、複数の情報処理装置にマイクロプログラムのロード
を行う共通のマイクロプログラムロード制御部を備え、
同一のマイクロプログラムを複数の情報処理装置に同時
にロードする方式が採用されることが多い。
報処理装置から構成される情報処理システムにおいて、
マイクロプログラムの初期ロードの時間を短縮するため
に、複数の情報処理装置にマイクロプログラムのロード
を行う共通のマイクロプログラムロード制御部を備え、
同一のマイクロプログラムを複数の情報処理装置に同時
にロードする方式が採用されることが多い。
通常、複数の情報処理装置には各々装置番号が与えられ
、それぞれの装置間での区別を可能にしている。本番号
は、プロセッサ間通信の際の通信先、通信元の表示、オ
ペレーションシステムに対する装置の通知、主記憶上の
装置毎に有するＨＷ／ＦＷ情報領域の選択等に使われて
いる。ロードされたマイクロプログラムは自装置の装置
番号を読み取り、その番号に従ってデータパターンある
いはアドレスを作成している． 〔発明が解決しようとする課題〕 上述した従来のマイクロプログラムロード方式において
は、マイクロプログラムは装置番号により異る処理を実
行する必要があるので、ステップ数が増加するという欠
点がある。この欠点を回避するには、各番号に対するマ
イクロプログラムを個別に作戒すればよいが、これでは
装置番号が異なる装置のマイクロプログラムは異なる部
分が生じるため、同時にロードできなくなるという欠点
がある。
、それぞれの装置間での区別を可能にしている。本番号
は、プロセッサ間通信の際の通信先、通信元の表示、オ
ペレーションシステムに対する装置の通知、主記憶上の
装置毎に有するＨＷ／ＦＷ情報領域の選択等に使われて
いる。ロードされたマイクロプログラムは自装置の装置
番号を読み取り、その番号に従ってデータパターンある
いはアドレスを作成している． 〔発明が解決しようとする課題〕 上述した従来のマイクロプログラムロード方式において
は、マイクロプログラムは装置番号により異る処理を実
行する必要があるので、ステップ数が増加するという欠
点がある。この欠点を回避するには、各番号に対するマ
イクロプログラムを個別に作戒すればよいが、これでは
装置番号が異なる装置のマイクロプログラムは異なる部
分が生じるため、同時にロードできなくなるという欠点
がある。
本発明の方式は、マイクロプログラムによって制御され
る複数の情報処理装置にマイクロプログラムのロードを
行う共通のマイクロプログラムロード制御部を有する情
報処理システムにおけるマイクロプログラムロード方式
において、各情報処理装置に該情報処理装置の装置番号
を示す信号を送る手段と、該信号及びマイクロプログラ
ムデータに付随して送れらるデータ修飾情報の指示によ
りマイクロプログラムデータを修飾した後、制御記憶に
ロードする制御回路を有することを特徴とする。
る複数の情報処理装置にマイクロプログラムのロードを
行う共通のマイクロプログラムロード制御部を有する情
報処理システムにおけるマイクロプログラムロード方式
において、各情報処理装置に該情報処理装置の装置番号
を示す信号を送る手段と、該信号及びマイクロプログラ
ムデータに付随して送れらるデータ修飾情報の指示によ
りマイクロプログラムデータを修飾した後、制御記憶に
ロードする制御回路を有することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
情報処理装置１及び情報処理装置２は、本千１丁報処理
システムを構成する装置である。マイクロプログラムロ
ード制御部３は情報処理装置１及び情報処理装置２にマ
イクロプログラムのロードを行なう制御部で、同一のマ
イクロプログラムを情報処理装置１，２両装置に同時に
ロードする機能を有している。
システムを構成する装置である。マイクロプログラムロ
ード制御部３は情報処理装置１及び情報処理装置２にマ
イクロプログラムのロードを行なう制御部で、同一のマ
イクロプログラムを情報処理装置１，２両装置に同時に
ロードする機能を有している。
装置番号指示回路４は情報処理装置１．２に対し装置番
号を示す信号を送出する回路である。書込みレジスタ５
はマイクロプログラムロード制御部３から送られたマイ
クロプログラムデータを保持するレジスタであり、修飾
情報レジスタ６はマイクロプログラムデータには付随し
て送られるデータ修飾情報を保持するレジスタである．
制御回路７は装置番号指示回路４から送られた装置番号
情報と修飾情報レジスタ６からの修飾情報とにより、書
込みレジスタ５に保持されているマイクロプログラムデ
ータの指定されたフィールドのデータを指示に従って修
飾し、それ以外のフィールドのデータと共に制御装置８
に書込む動作を行う。
号を示す信号を送出する回路である。書込みレジスタ５
はマイクロプログラムロード制御部３から送られたマイ
クロプログラムデータを保持するレジスタであり、修飾
情報レジスタ６はマイクロプログラムデータには付随し
て送られるデータ修飾情報を保持するレジスタである．
制御回路７は装置番号指示回路４から送られた装置番号
情報と修飾情報レジスタ６からの修飾情報とにより、書
込みレジスタ５に保持されているマイクロプログラムデ
ータの指定されたフィールドのデータを指示に従って修
飾し、それ以外のフィールドのデータと共に制御装置８
に書込む動作を行う。
次に第２図に示す具体例に従って動作を説明する。
第２図はマイクロプログラムを楕成するマイクロ命令の
Ａフィールド及びＢフィールドのデータが修飾される様
子を示したものである。本マイクロ命令には２ビットの
修飾情報が付加されでおり、このデータによりＡ，Ｂフ
ィールドの両ロードデータが修飾される． まず、修飾情報がＯＯのときは、Ａ，Ｂ両フィールドの
マイクロ命令データは修飾されずロードデータがそのま
ま制御記憶８にロードされる。修飾情報が０１のときは
、Ａフィールドの下２ビットが装置番号データによって
置換えられた後、制御記憶８にロードされる。マイクロ
命令によりＡフィールドのデータを自装置番号を定数と
してそのまま使用することができる。
Ａフィールド及びＢフィールドのデータが修飾される様
子を示したものである。本マイクロ命令には２ビットの
修飾情報が付加されでおり、このデータによりＡ，Ｂフ
ィールドの両ロードデータが修飾される． まず、修飾情報がＯＯのときは、Ａ，Ｂ両フィールドの
マイクロ命令データは修飾されずロードデータがそのま
ま制御記憶８にロードされる。修飾情報が０１のときは
、Ａフィールドの下２ビットが装置番号データによって
置換えられた後、制御記憶８にロードされる。マイクロ
命令によりＡフィールドのデータを自装置番号を定数と
してそのまま使用することができる。
次に修飾情報が１０のときは、Ａフィールドの上２ビッ
トが装置番号データによって置換えられた後、制御記憶
８にロードされる。マイクロ命令により、Ａ，Ｂ両フィ
ールドを結合してメモリアクセスアドレスデータの下１
バイトに加算することにより、装置番号により６４バイ
ト単位に隔たるアドレスを生成することができる。
トが装置番号データによって置換えられた後、制御記憶
８にロードされる。マイクロ命令により、Ａ，Ｂ両フィ
ールドを結合してメモリアクセスアドレスデータの下１
バイトに加算することにより、装置番号により６４バイ
ト単位に隔たるアドレスを生成することができる。
最後に、修飾情報の１１のときは、Ｂフィールドの４ビ
ットが装置番号をデコードした値に置換えた後、制御記
憶８にロードする。マイクロ命令はこのＢフィールドの
値を用いることにより自装置以外のステータス情報をマ
スクする等の制御を行うことが可能となる。
ットが装置番号をデコードした値に置換えた後、制御記
憶８にロードする。マイクロ命令はこのＢフィールドの
値を用いることにより自装置以外のステータス情報をマ
スクする等の制御を行うことが可能となる。
以上説明したように本発明は、装置番号を示す信号及び
マイクロブログログラムデータに付随するデータ修飾情
報と指示によりマイクロプログラムデータを修飾した後
、制御記憶にロードすることにより、装置番号によりマ
イクロプログラムの処理を直接変更でき、マイクロプロ
グラムのステップ数の削減あるいは装置番号によって異
なるマイクロプログラムを複数組準備する必要が無くな
る等の効果がある。
マイクロブログログラムデータに付随するデータ修飾情
報と指示によりマイクロプログラムデータを修飾した後
、制御記憶にロードすることにより、装置番号によりマ
イクロプログラムの処理を直接変更でき、マイクロプロ
グラムのステップ数の削減あるいは装置番号によって異
なるマイクロプログラムを複数組準備する必要が無くな
る等の効果がある。
第１図は本発明の実施例のブロック図、第２図は本実施
例の動作を説明するための図である。 １．２・・・・・・情報処理装置、３・・・・・・マイ
クロプログラムロード制御部、４・・・・・・装置番号
指示回路、５・・・・・・書込みレジスタ、６・・・・
・・修＃情報レジスタ、７・・・・・・制御回路、８・
・・・・・制御記憶。
例の動作を説明するための図である。 １．２・・・・・・情報処理装置、３・・・・・・マイ
クロプログラムロード制御部、４・・・・・・装置番号
指示回路、５・・・・・・書込みレジスタ、６・・・・
・・修＃情報レジスタ、７・・・・・・制御回路、８・
・・・・・制御記憶。
Claims (1)
- 【特許請求の範囲】 マイクロプログラムによって制御される複数の情報処理
装置にマイクロプログラムのロードを行う共通のマイク
ロプログラムロード制御部を有する情報処理システムに
おけるマイクロプログラムロード方式において、 各情報処理装置に該情報処理装置の装置番号を示す信号
を送る手段と、該信号及びマイクロプログラムデータに
付随して送れらるデータ修飾情報の指示によりマイクロ
プログラムデータを修飾した後、制御記憶にロードする
制御回路を有することを特徴とするマイクロプログラム
ロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23622189A JPH0398125A (ja) | 1989-09-11 | 1989-09-11 | マイクロプログラムロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23622189A JPH0398125A (ja) | 1989-09-11 | 1989-09-11 | マイクロプログラムロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0398125A true JPH0398125A (ja) | 1991-04-23 |
Family
ID=16997578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23622189A Pending JPH0398125A (ja) | 1989-09-11 | 1989-09-11 | マイクロプログラムロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0398125A (ja) |
-
1989
- 1989-09-11 JP JP23622189A patent/JPH0398125A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0660229B1 (en) | Method and apparatus for modifying the contents of a register | |
| JPH0398125A (ja) | マイクロプログラムロード方式 | |
| JP3055999B2 (ja) | マイクロプログラム制御装置群 | |
| JPS6282402A (ja) | シ−ケンス制御装置 | |
| JPS6339928B2 (ja) | ||
| JPH0267632A (ja) | 電子計算機における分岐命令構成法 | |
| JPS60258647A (ja) | 条件分岐制御回路 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPH0363821A (ja) | マイクロプログラム制御装置 | |
| JPH0782463B2 (ja) | 通信制御装置 | |
| JPS607295B2 (ja) | デ−タ処理装置 | |
| JPH02143328A (ja) | マイクロプログラム制御装置 | |
| JPS62100835A (ja) | 演算処理装置 | |
| JPS6260033A (ja) | マイクロプロセツサ制御方式 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPH0256663A (ja) | ロツクデータ設定装置 | |
| JPH01152537A (ja) | マイクロプログラム制御方式 | |
| JPH02284232A (ja) | 計算機システム | |
| JPH01191934A (ja) | 集積回路計算機システム | |
| JPH056280A (ja) | 割り込み制御方式 | |
| JPS61272856A (ja) | プロセツサ制御方式 | |
| JPS60262244A (ja) | デ−タ処理装置 | |
| JPH05257698A (ja) | 電子計算機 |