JPH0256663A - ロツクデータ設定装置 - Google Patents

ロツクデータ設定装置

Info

Publication number
JPH0256663A
JPH0256663A JP20743088A JP20743088A JPH0256663A JP H0256663 A JPH0256663 A JP H0256663A JP 20743088 A JP20743088 A JP 20743088A JP 20743088 A JP20743088 A JP 20743088A JP H0256663 A JPH0256663 A JP H0256663A
Authority
JP
Japan
Prior art keywords
lock
data
setting value
register
byte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20743088A
Other languages
English (en)
Other versions
JP2587468B2 (ja
Inventor
Kazuo Hibi
一夫 日比
Nobuyuki Shimura
志村 伸之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP63207430A priority Critical patent/JP2587468B2/ja
Publication of JPH0256663A publication Critical patent/JPH0256663A/ja
Application granted granted Critical
Publication of JP2587468B2 publication Critical patent/JP2587468B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、複数の処理装置が記憶装置を共有する形式の
情報処理システムに係り、特に、記憶装置の共通使用に
よる誤りを防止するためのロックデータ設定方式に関す
る。
[従来の技術] 複数の処理装置が記憶装置を共有する形式の情報処理シ
ステムにおいては、記憶装置中の共通資源(データ又は
プログラム)が複数の処理装置によって同時に使用され
ることにより生じる誤りを防ぐために、共通資源のブロ
ックごとにロックバイトが用意される。各処理装置は、
共通資源ブロックへのアクセスに先立ち、対応するロッ
クバイトを読出して、それが他の処理装置により予め定
められた値(以下ロック設定値という)にセットされて
いるか否かを調べ、否であれば、これを口ツク設定値に
セットして、それからその共通資源ブロックへのアクセ
スを遂行し、予定の処理を完了した後にロックバイトを
リセットする。他方、ロックバイトが既に他の処理装置
に上りロック設定値にセットされていれば、その装置が
ロックバイトをリセットするまで、この共通資源ブロッ
クへのアクセスは待たされる。
ある処理装置がロックバイトの読出し、検査。
修正及び再書込みの一連の処理を遂行している間、他の
処理装置はこのロックバイトを含む記憶領域へアクセス
するのを禁止される。そうしないと、ある処理装置が、
他の処理装置によってセットされようとしているロック
バイトを読出して、検査し、その結果、対応する共通資
源が利用できると誤って判断するおそれがあるからであ
る。このようなロックバイトを含む記憶領域へのアクセ
スの禁止は、インターロックと呼ばれる。従来のインタ
ーロック機構の例は、特公昭58−34856号公報。
特開昭57−158081号公報等に記載されている。
[発明が解決しようとする課題] 従来のインターロック機構によれば、少なくともロック
バイトの読出し、検査、修正及び再書込みの一連の処理
の間、ロックバイトを含む記憶領域へ他の処理装置がア
クセスすることが禁止される。この措置は、この領域へ
のアクセスを必要とする他の処理装置の動作を遅延させ
る。また、インターロックのための前記一連の処理の実
行は。
各処理装置にとってオーバヘッドとなる。
すなわち、前記従来技術は、ある処理装置がインターロ
ックのための一連の処理を行っている間、他の処理装置
の動作を遅延させてしまうという問題点を有するととも
に、インターロックのための一連の処理のため、各処理
装置の負荷が増大してしまうという問題点を有する。
本発明の目的は、前記従来技術の問題点を解決し、ロッ
クデータの読出し、検査、修正及び再書込みの一連の処
理を、1個の記憶参照要求の実行で遂行させ、それによ
り、他の処理装置のアクセスを禁止することなく、かつ
、僅少のオーバヘッドでロックデータの検査・設定をす
ることができるような、従来のインターロック機構に代
わるロックデータ設定方式を提供することにある。
[課題を解決するための手段] 本発明によれば、前記目的は、記憶装置内に、処理装置
からのロックデータ設定要求を受取る手段と、このロッ
クデータ設定要求に応答してそれが指定するアドレスか
ら読出されたデータがロック設定値を持つか否かを検査
する手段と、この検査手段の出力に応答して、読出され
たデータがロック設定値を持てばそれを当該アドレスに
再書込みし、そのデータがロック設定値を持たなければ
ロック設定値を当該アドレスに書込む手段と、検査結果
と読出されたデータとをロックデータ設定要求を発行し
たアクセス元装置に送出する手段を備えることにより達
成される。
[作用] アクセス元装置は、共通資源を利用しようとする時、対
応するロックデータのアドレスを指定してロックデータ
設定要求を発行する。この要求を受けた記憶装置におい
て、指定されたアドレスから読出されたロックデータは
、検査手段により、既に、ロック設定値にセットされて
いるか否かが検査される。そして、それがロック設定値
にセットされていれば、そのロックデータは変更されず
に維持され、ロック設定値にセットされていなければ、
それはロック設定値に変更される。ロックデータ設定要
求を発行したアクセス元装置は、送られて来た検査結果
を調べて、所望の共通資源に直ちにアクセスできるか否
かを知ることができる。
このようにして、ロックデータの読出し、検査。
修正及び再書込みの一連の処理が、1個の記憶参照要求
の実行中に、他のアクセス元装置のアクセスを特に禁止
することなく完了できる。
[実施例] 以下、本発明によるロックデータ設定方式の一実施例を
図面により詳細に説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。第1図において、la、lbは処理ユニット、2は
記憶制御ユニット、3は記憶ユニット、30はオーダレ
ジスタ、31は書込みフラグレジスタ、32は書込みデ
ータレジスタ、33は記憶回路、34は読出しデータレ
ジスタ、35はデータ検査回路、37は検査結果レジス
タである。
第1図に示す本発明の一実施例は、複数の処理ユニット
la、lbが、記憶制御ユニット2を介して、記憶ユニ
ット3に接続されて構成されており、処理ユニットとし
ては、任意の種類の処理ユニット(命令処理ユニット、
入出力処理ユニット等)を任意の台数だけ設けてよい。
記憶制御ユニット2は、これらの処理ユニットからのア
クセス要求の競合をyA整して、記憶ユニット3に転送
する。各処理ユニットからのアクセス要求は、信号線4
0 a −42a 、 40 b 〜42 bを経て記
憶制御ユニット2に送られ、ここから信号線40〜42
を経て記憶ユニット3に送られる。読出されたデータと
ロックバイトデータ検査結果とは、信号線43.44を
経て記憶制御ユニット、2を通り、更に信号線43a、
44a又は43b、44bを経て、処理ユニット1a又
は1bに送られる。
記憶ユニット3において、オーダレジスタ30は動作指
定情報を受取り、書込みフラグレジスタ31は書込みバ
イト位置を示すフラグを受取り、書込みデータレジスタ
32は書込まれるべきデータを受取って、記憶回路33
へ供給する。記憶回路33から読出されたデータは、読
出しデータレジスタ34に一時的に保持される。データ
検査回路35は、ロックバイト設置要求に従って読出さ
れたロックバイトの値がロック設定値と等しいか否かを
検査する。その結果は、検査結果レジスタ37に一時的
に保持される。前記データ検査回路35は、読出された
ロックバイト値と処理ユニットより送られてきたロック
設定値とを比較する比較回路と、ロック設定値として予
め定められたピントパターンを検出する論理回路とによ
り構成されている。前記比較回路と論理回路とのどちら
を用いるかは、ロックバイト設定要求により指示される
。前記データ検査回路35は、さらに、図示していない
が、アクセス要求に含まれるアドレスを保持するための
アドレスレジスタが設けられている。
通常の読出し要求及び書込み要求(部分書込み要求を含
む)の処理は従来装置と同様なので、その説明は省略し
、本発明によるロックバイト設定要求の処理を以下に説
明する。
例えば処理ユニット1aにおいて共通資源ブロックへの
アクセスの必要が生じると、ロックバイト設定要求が、
記憶制御ユニット2を経て、記憶ユニット3に送られる
。ロックバイト設定要求は、ロックバイト設定動作を指
示するオーダ情報と。
ロック設定値と、アドレスと、ロック設定値が書込まれ
るべきロックバイト位置を示す書込みフラグとを含み、
オーダ情報はオーダレジスタ30に、書込みフラグは書
込みフラグレジスタ31に、ロック設定値は書込みデー
タレジスタ32のロックバイト位置に、アドレスは図示
されていないアドレスレジスタに、それぞれセットされ
る。
この状態で記憶ユニット3が起動されると、記憶回路3
3の指定されたアドレスの領域からデータが読出されて
、読出しデータレジスタ34にセットされる。それと同
時に、データ検査回路35は、オーダレジスタ30から
のオーダ情報を解読し、その結果がロックバイト検査要
求であれば、ロックバイトの値がオールLL O++か
否かを検査する。この検査の結果、ロックバイトの値が
オール“O++でなければ、すなわち、他の処理ユニッ
トにより、すでにロック設定値にセットされていれば、
データ検査回路35は、# OTlをA、 N D回路
36の一方の入力に供給するとともに、検査結果レジス
タ37にその結果をセットする。この場合、検査結果レ
ジスタ37には、rr I ++がセットされる。これ
により、書込みデータレジスタ32に対するすべての更
新バイト位置フラグがrr Ouになる。次いで、フラ
グ0”により示される書込みデータレジスタ32のバイ
ト位置に、読出しデータレジスタ34中の対応バイトが
転送される。今の場合、すべてのフラグがrt O++
であるから、書込みデータレジスタ32の全位置に、読
出しデータレジスタ34の内容が転送される。その後、
書込みデータレジスタ32の内容は、先に指定された領
域に書込まれ、その結果、既に設定されていたロックバ
イトは、変更されることなく維持される。
読出しデータレジスタ34の内容と、検査結果レジスタ
37の内容とは、ロックバイト設定要求を発行した処理
ユニット1aに送られる。処理ユニット1aは、送られ
た検査結果レジスタの内容が1111+となっているこ
とにより、すでに、他の処理ユニットによりロックが設
定されていたことを知り、一定時間後にロックバイト設
定要求を再び発行する。
他方、読出されたロックバイトがオールII O71で
あれば、すなわち、ロックが設定されていなければ、デ
ータ検査回路35は、AND回路36に1′′を供給す
るとともに、検査結果レジスタ37に11 Onをセッ
トする。これにより、書込みフラグレジスタ31で指定
されるバイト位置(ロックバイト位置)に対するフラグ
は、′1”となり、他のバイト位置に対するフラグは 
It Q #にとどまる。次いで、フラグ″0”により
示される書込みデータレジスタ32のバイト位置に、読
出しデータレジスタ34内の対応バイトが転送され、こ
れにより、ロックバイト位置のロック設定値と。
他のバイト位置の読出しデータレジスタ34の内容がマ
ージされる。その後、書込みデータレジスタ32の内容
が先に指定された領域に書込まれ、その結果、ロックバ
イトはロック設定値に更新される。
読出しデータレジスタ34の内容と、検査結果レジスタ
37の内容とは、ロックバイト設定要求を発行した処理
ユニット1aに送られる。処理ユニット1aは、送られ
た検査結果レジスタの内容が“0”となっていることに
より、それまでに、他の処理ユニットによりロックバイ
トが設定されていなかったことを知り、目的の共通資源
へのアクセスを開始する。
いま、処理ユニット1aは、” I B M S ys
tem/ 370  E xtended A rch
itecture P rinciplesof 0p
eration”  (S A22−7085−0)に
記載されている、C8(Compare and Sw
ap)命令、または、CDS (Compare Do
uble and Swap)命令を実行するものとす
る。C8命令及びCDS命令は、記憶部にある情報と、
命令内の情報とを比較し、一致した場合、もう1つの設
定情報を記憶部に書込み、不一致の場合、記憶部から所
定の情報を読出すという命令仕様を有する命令である。
処理ユニット1aは、C8命令、CDS命令を実行する
場合、まず、ロックバイト設定要求(C8)タイプを、
記憶制御ユニット2を介して記憶ユニット3に送出する
。このCSタイプのロックバイト設定要求は、ロックバ
イト設定動作(CSタイプ)を指示するオーダ情報と、
検査に使用するロック設定値(第1オペランドデータ)
と、新たに設定するロック設定値(第3オペランドデー
タ)と、アドレスと、ロック設定値が書込まれるべきロ
ックバイト位置を示す書込みフラグとを含み、オーダ情
報は、オーダレジスタ30に、書込みフラグは、書込み
フラグレジスタ31に、検査に使用するロック設定値と
新たに設定するロック設定値とは、書込みデータレジス
タ32に、アドレスは、図示しないアドレスレジスタに
、それぞれセットされる。
この状態で記憶ユニット3が起動されると、記憶回路3
3の指定されたアドレスの領域からデータが読出され、
そのデータが読出しデータレジスタ34にセットされる
。これと同時に、データ検査回路35は、オーダレジス
タ30内のオーダ情報を解読し、この解読結果がCSタ
イプの要求であることにより、読出しデータ内のロック
バイトの値と書込みデータレジスタ32内の検査に使用
するロック設定値とが等しいか否かを検査する。
この場合、検査すべきデータ位置は、書込みフラグレジ
スタ31の書込みフラグにより指定される。
データ検査回路35は、この検査の結果、一致が得られ
なければ、AND回路36の一方の入力に“0”を供給
するとともに、検査結果レジスタ37に“1”をセット
する。これにより、書込みデータレジスタ32に対する
全ての更新バイト位置フラグが“0”となる0次いで、
フラグre Otyにより示される書込みデータレジス
タ32のバイト位置に、読出しデータレジスタ34内の
対応バイトが転送される。いまの場合、全てのフラグが
l(071であるので、書込みデータレジスタ32の全
位置に、読出しデータレジスタ34の内容が転送される
ことになる。その後、書込みデータレジスタ32の内容
は、先に指定された記憶回路33の領域に書込まれる。
この結果、すでに記憶回路33内に設定されていたロッ
クバイトは、変更されることなく維持されることになる
。読出しデータレジスタ34の内容と、検査結果レジス
タ37の内容は、OSタイプのロックバイト設定要求を
発行した処理ユニット1aに送出される。これを受取っ
た処理ユニット1aは、検査結果レジスタ37からの検
査結果がII I IIであることにより、所定のレジ
スタに読出したデータをセットし、また、検査結果をコ
ンデイション・コードにセットして、O8命令の実行を
終了する。
他方、データ検査回路35の検査において、読出された
ロックバイトと検査に使用するロック設定値とが一致し
ていれば、データ検査回路35は、AND回路36に1
”を入力するとともに、検査結果レジスタ37にu O
″′をセットする。これにより、書込みフラグレジスタ
31が指定するバイト位置に対するフラグは“1″とな
り、他のバイト位置に対するフラグはKL OIIにと
どまる。次いで、フラグO”により指示される書込みデ
ータレジスタ32のバイト位置に、読出しデータレジス
タ34内の対応バイトが転送され、これにより、ロック
バイト位置のロック設定値と、他のバイト位置の読出し
データレジスタ34の内容とが、書込みデータレジスタ
32内にマージされる。その後、書込みデータレジスタ
32の内容が、先に指定された記憶回路33の領域に書
込まれ、その結果、ロックバイトは、ロック設定値に更
新される(C8命令、CDS命令では、第2オペランド
データが第3オペランドデータにより更新される)。
また、読出しデータレジスタ34の内容と検査結果レジ
スタ37の内容は、処理ユニット1aに転送され、処理
ユニット1aは、送られた検査結果の内容がO”である
ことにより、この検査結果をコンデイション・コードに
セットして、命令の実行を終了する。
データ検査回路35は、通常の書込み要求(部分書込み
要求を含む)の処理中、その出力が強制的に1″′とさ
れる。この結果、書込みフラグレジスタ31のバイト位
置情報は、そのまま書込みデータレジスタ32に与えら
れることになる。
[発明の効果コ 以上説明したように、本発明によれば、ロックデータの
読出し、検査、修正及び再書込みの一連の処理を、1個
の記憶参照要求の実行により、他の処理装置からのアク
セスを禁止することなく実行することができ、従って、
他の処理装置で行われる処理が遅らされることがなく、
また、ロックデータの検査、設定のためのオーバヘッド
を減少させることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図であ
る。 la、lb・・・・・・処理ユニット、2・・・・・・
記憶制御ユニット、3・・・・・・記憶ユニット、30
・・・・・・オーダレジスタ、31・・・・・・書込み
フラグレジスタ、32・・・・・書込みデータレジスタ
、33・・・・・・記憶回路、34・・・・・・読出し
データレジスタ、35・・・・・・データ検査回路、3
7・・・・・・検査結果レジスタ。

Claims (1)

  1. 【特許請求の範囲】 1、複数のアクセス元装置が記憶制御装置を介して共通
    に使用可能な記憶装置において、前記アクセス元装置か
    らのロックデータ設定要求を受取る手段と、前記要求で
    指定されたアドレスから読出されたデータが、ロック設
    定値を持つか否かを検査する手段と、前記読出されたデ
    ータがロック設定値を持つ場合、そのデータを当該アド
    レスに再書込みし、読出されたデータがロック設定値を
    持たない場合、ロック設定値を当該アドレスに書込む手
    段と、前記検査手段による検査結果と読出されたデータ
    とを、前記要求を発したアクセス元装置に送出する手段
    とを備えたことを特徴とするロックデータ設定方式。 2、前記ロックデータ設定要求を受取る手段は、該要求
    の種類により、検査に使用するロック設定値と新たに設
    定するロック設定値とを、前記アクセス元装置から受取
    ることを特徴とする特許請求の範囲第1項記載のロック
    データ設定方式。
JP63207430A 1988-08-23 1988-08-23 ロツクデータ設定装置 Expired - Fee Related JP2587468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63207430A JP2587468B2 (ja) 1988-08-23 1988-08-23 ロツクデータ設定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63207430A JP2587468B2 (ja) 1988-08-23 1988-08-23 ロツクデータ設定装置

Publications (2)

Publication Number Publication Date
JPH0256663A true JPH0256663A (ja) 1990-02-26
JP2587468B2 JP2587468B2 (ja) 1997-03-05

Family

ID=16539628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63207430A Expired - Fee Related JP2587468B2 (ja) 1988-08-23 1988-08-23 ロツクデータ設定装置

Country Status (1)

Country Link
JP (1) JP2587468B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131772A (en) * 1990-09-12 1992-07-21 Brother Kogyo Kabushiki Kaisha Tape printing device having tape cut position regulator
JPH04309148A (ja) * 1991-04-08 1992-10-30 Nec Ibaraki Ltd メモリ制御回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151970A (ja) * 1985-12-25 1987-07-06 Nec Corp ロツクバイトアクセス方式
JPS62214466A (ja) * 1986-03-17 1987-09-21 Fujitsu Ltd 記憶装置ロツク制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151970A (ja) * 1985-12-25 1987-07-06 Nec Corp ロツクバイトアクセス方式
JPS62214466A (ja) * 1986-03-17 1987-09-21 Fujitsu Ltd 記憶装置ロツク制御方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131772A (en) * 1990-09-12 1992-07-21 Brother Kogyo Kabushiki Kaisha Tape printing device having tape cut position regulator
USRE35175E (en) * 1990-09-12 1996-03-12 Brother Kogyo Kabushiki Kaisha Tape printing device having tape cut position regulator
JPH04309148A (ja) * 1991-04-08 1992-10-30 Nec Ibaraki Ltd メモリ制御回路

Also Published As

Publication number Publication date
JP2587468B2 (ja) 1997-03-05

Similar Documents

Publication Publication Date Title
US4080651A (en) Memory control processor
US4414627A (en) Main memory control system
US5974512A (en) System for saving and restoring contents of a plurality of registers
US4080652A (en) Data processing system
US4126893A (en) Interrupt request controller for data processing system
US6546517B1 (en) Semiconductor memory
EP0431326A2 (en) Inter-processor interrupts in an n-element multi-processor
US5522029A (en) Fault tolerant rendezvous and semaphore for multiple parallel processors
US5003468A (en) Guest machine execution control system for virutal machine system
US5615374A (en) Lock control method for resource
JPH0256663A (ja) ロツクデータ設定装置
US5261108A (en) Multiprocessor communications register providing complete access in a full access mode, and mapped access in a partial access mode
JP2547329B2 (ja) ロツクデータ設定装置
JPH04127261A (ja) マルチプロセッサシステム
JPH11219321A (ja) データモニタ回路
JPH0399326A (ja) マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム
JPS5834856B2 (ja) キオクセイギヨソウチ
JPH01100799A (ja) 読出し専用メモリ制御回路
JPH03232051A (ja) セマフォアクセス制御方法
JPS63285642A (ja) マイクロプロセッサ制御方式
JPS6121563A (ja) デ−タ処理装置
JPS6238746B2 (ja)
JPH0432954A (ja) コプロセッサ制御方式
JPS6393045A (ja) マイクロプログラム制御装置
JPS6149255A (ja) 端末装置の初期プログラムロ−デング方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees