JPH039648B2 - - Google Patents
Info
- Publication number
- JPH039648B2 JPH039648B2 JP5892883A JP5892883A JPH039648B2 JP H039648 B2 JPH039648 B2 JP H039648B2 JP 5892883 A JP5892883 A JP 5892883A JP 5892883 A JP5892883 A JP 5892883A JP H039648 B2 JPH039648 B2 JP H039648B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- return path
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スイツチングダイオードにより信号
を断続するゲート回路において、特に信号漏洩が
問題となる高周波信号ゲート回路の改良に関す
る。
を断続するゲート回路において、特に信号漏洩が
問題となる高周波信号ゲート回路の改良に関す
る。
従来、電気的に信号を断続する回路のうち、最
も簡単なものは、信号回路と直列接続したスイツ
チングダイオードに順方向電流を流して導通し、
更に逆バイアスを加えて遮断する方法があり、そ
の回路例を第１図に示す。図のスイツチングダイ
オードＤ（以下、Ｄと略す）は、入力トランスT1
（以下、T1と略す）と出力トランスT2（以下、T2
と略す）との間に直列接続され、電源回路より抵
抗R1（以下、R1と略す）を通し、Ｄに電流を流す
ことにより導通状態としている。なおR1の接続
点及び信号帰路間に接続されているコンデンサ
C1（以下、C1と略す）は、信号のバイパス用であ
る。一方、前記R1の接続点に制御トランジスタ
Ｑ（以下、Ｑと略す）のコレクタＣ（以下、Ｃと略
す）を接続し、他方、信号帰路とＱのエミツタＥ
（以下、Ｅと略す）とを接続して、かつ前記Ｑの
ベースＢ（以下、Ｂと略す）に制御信号を加えて
Ｃ−Ｅ間をONにすると、このＣの電位は0.5V以
下になるので、前記Ｄの出力側の逆バイアス回路
Ｆ（以下、Ｆと略す）の電圧を0.5V以上としてお
けば、ＤはOFFになり、信号を遮断することが
できるものである。
も簡単なものは、信号回路と直列接続したスイツ
チングダイオードに順方向電流を流して導通し、
更に逆バイアスを加えて遮断する方法があり、そ
の回路例を第１図に示す。図のスイツチングダイ
オードＤ（以下、Ｄと略す）は、入力トランスT1
（以下、T1と略す）と出力トランスT2（以下、T2
と略す）との間に直列接続され、電源回路より抵
抗R1（以下、R1と略す）を通し、Ｄに電流を流す
ことにより導通状態としている。なおR1の接続
点及び信号帰路間に接続されているコンデンサ
C1（以下、C1と略す）は、信号のバイパス用であ
る。一方、前記R1の接続点に制御トランジスタ
Ｑ（以下、Ｑと略す）のコレクタＣ（以下、Ｃと略
す）を接続し、他方、信号帰路とＱのエミツタＥ
（以下、Ｅと略す）とを接続して、かつ前記Ｑの
ベースＢ（以下、Ｂと略す）に制御信号を加えて
Ｃ−Ｅ間をONにすると、このＣの電位は0.5V以
下になるので、前記Ｄの出力側の逆バイアス回路
Ｆ（以下、Ｆと略す）の電圧を0.5V以上としてお
けば、ＤはOFFになり、信号を遮断することが
できるものである。
しかし、上述のような従来技術において、通常
Ｄには数pFのストレー容量を含んでいるため、
高周波信号回路では素通り信号があり、十分な減
衰を得ることができないという問題があつた。そ
して、これを補つた回路が第２図であり、第１図
のＤの代わりに２個のスイツチングダイオード
D1及びD2（以下、それぞれD1及びD2と略す）を
直列接続し、かつ、その接続点及び信号帰路の間
に、前記ストレー容量の10ないし100倍程度の容
量C2（以下、C2と略す）を接続することにより、
OFF時には前記ストレー容量とC2とで、Ｔ形容
量減衰回路を構成するため、第１図の回路に比べ
て、前記素通り信号を20ないし40dBほど抑圧す
ることができる。一方、前記D1及びD2の導通時
に、信号回路と帰路との間にC2が並列接続され
ているため、通過信号の損失があり、また入力ト
ランスT1（以下、T1と略す）と出力トランスT2
（以下、T2と略す）との異状共振を生じ易いとい
う欠点があつた。
Ｄには数pFのストレー容量を含んでいるため、
高周波信号回路では素通り信号があり、十分な減
衰を得ることができないという問題があつた。そ
して、これを補つた回路が第２図であり、第１図
のＤの代わりに２個のスイツチングダイオード
D1及びD2（以下、それぞれD1及びD2と略す）を
直列接続し、かつ、その接続点及び信号帰路の間
に、前記ストレー容量の10ないし100倍程度の容
量C2（以下、C2と略す）を接続することにより、
OFF時には前記ストレー容量とC2とで、Ｔ形容
量減衰回路を構成するため、第１図の回路に比べ
て、前記素通り信号を20ないし40dBほど抑圧す
ることができる。一方、前記D1及びD2の導通時
に、信号回路と帰路との間にC2が並列接続され
ているため、通過信号の損失があり、また入力ト
ランスT1（以下、T1と略す）と出力トランスT2
（以下、T2と略す）との異状共振を生じ易いとい
う欠点があつた。
本発明は、従来知られているゲート回路の、こ
のような欠点を改良する目的でなされたものであ
る。
のような欠点を改良する目的でなされたものであ
る。
第３図に示すように、導通方向を等しくする２
個のダイオードD1及びD2と、信号入力回路T1に
おける２次側の低電位側及び正電源を結ぶR1と、
同じく信号帰路を結ぶC1と、トランジスタＱと
の構成及び動作は、上述した第２図の回路と同じ
ものであるが、ＱのエミツタＥを帰路へ結ぶ代わ
りに、負電源を供給する点が相違している。一
方、D1及びD2の中間接続点にあるC2は、R2を通
して帰路へ結び、更に前記C2及びR2の中間接続
点と、前記Ｑのコレクタとの間にダイオードD3
を接続して、ストレー容量による通過信号の損失
や、入出力トランスの異状共振をなくした信号ゲ
ート回路であつて、上述の従来技述の課題を解決
するものである。
個のダイオードD1及びD2と、信号入力回路T1に
おける２次側の低電位側及び正電源を結ぶR1と、
同じく信号帰路を結ぶC1と、トランジスタＱと
の構成及び動作は、上述した第２図の回路と同じ
ものであるが、ＱのエミツタＥを帰路へ結ぶ代わ
りに、負電源を供給する点が相違している。一
方、D1及びD2の中間接続点にあるC2は、R2を通
して帰路へ結び、更に前記C2及びR2の中間接続
点と、前記Ｑのコレクタとの間にダイオードD3
を接続して、ストレー容量による通過信号の損失
や、入出力トランスの異状共振をなくした信号ゲ
ート回路であつて、上述の従来技述の課題を解決
するものである。
次に、本発明の実施例を図面に基づいて詳細に
説明すると、第３図に示す通り、トランジスタＱ
に制御信号が加わらない状態ではＣ−Ｅ間は
OFFであり、正電源からR1→T1→D1→D2→T2の
順に電流が流れる。すなわち、D1及びD2は導通
状態であるが、D3は逆バイアスされているため、
非導通状態である。
説明すると、第３図に示す通り、トランジスタＱ
に制御信号が加わらない状態ではＣ−Ｅ間は
OFFであり、正電源からR1→T1→D1→D2→T2の
順に電流が流れる。すなわち、D1及びD2は導通
状態であるが、D3は逆バイアスされているため、
非導通状態である。
次に、ＱのＢに制御信号が加わると、Ｃ−Ｅ間
はONとなる。ただ第２図と異なるところは、Ｅ
が負電位になつているので、Ｃとこれに接続する
回路の電位は、帰路の電位よりもマイナスになる
ことである。これは、D1及びD2に逆バイアスと
して作用するから、第２図の回路Ｆは不要であ
り、かつT2の１次側は、直接帰路に接続するこ
とができる。そして、Ｃの電位が帰路電位よりマ
イナスに変わつたため、D3は順バイアスとなり、
R2…D3の順に電流が流れる。すなわち、D3は導
通状態となるが、D1及びD2は非導通状態となつ
て通過信号を遮断する。
はONとなる。ただ第２図と異なるところは、Ｅ
が負電位になつているので、Ｃとこれに接続する
回路の電位は、帰路の電位よりもマイナスになる
ことである。これは、D1及びD2に逆バイアスと
して作用するから、第２図の回路Ｆは不要であ
り、かつT2の１次側は、直接帰路に接続するこ
とができる。そして、Ｃの電位が帰路電位よりマ
イナスに変わつたため、D3は順バイアスとなり、
R2…D3の順に電流が流れる。すなわち、D3は導
通状態となるが、D1及びD2は非導通状態となつ
て通過信号を遮断する。
一方、上述の動作を更によく理解するため、信
号通過時の等価回路を第４図に、信号遮断時の等
価回路を第５図に示す。なお、図中C0はD1及び
D2のストレー容量、ｒはD1及びD2の順方向抵抗
である。
号通過時の等価回路を第４図に、信号遮断時の等
価回路を第５図に示す。なお、図中C0はD1及び
D2のストレー容量、ｒはD1及びD2の順方向抵抗
である。
第４図において、通常ｒは10Ωほどであり、
C0を3pFとすると、そのリアクタンスは10MHzで
5kΩ以上になるから、(A)は(B)のように簡略化で
きる。この図から、R2をｒの100倍以上に取れ
ば、C2の容量は上述したストレー容量による損
失や、異状共振等と無関係になることが理解でき
る。また、第５図において、この状態ではD3が
導通しているため、C2はｒとC1を経て帰路に接
続されるが、前記C1はバイパス用で通常C2の10
倍以上の容量を持ち、R2もｒとC1のリアクタン
スに比べてはるかに大きいから、(A)は(B)のように
簡略化できる。
C0を3pFとすると、そのリアクタンスは10MHzで
5kΩ以上になるから、(A)は(B)のように簡略化で
きる。この図から、R2をｒの100倍以上に取れ
ば、C2の容量は上述したストレー容量による損
失や、異状共振等と無関係になることが理解でき
る。また、第５図において、この状態ではD3が
導通しているため、C2はｒとC1を経て帰路に接
続されるが、前記C1はバイパス用で通常C2の10
倍以上の容量を持ち、R2もｒとC1のリアクタン
スに比べてはるかに大きいから、(A)は(B)のように
簡略化できる。
上述の結果から、C0のリアクタンスはｒに比
べてはるかに大きいため、減衰効果は第２図の回
路と大差なく、C2を必要なだけ大きくすること
ができる。
べてはるかに大きいため、減衰効果は第２図の回
路と大差なく、C2を必要なだけ大きくすること
ができる。
本発明は以上説明したように、信号ゲート回路
において、信号通過時の損失や異状共振を生ずる
ことなく、しかも信号遮断時には十分な減衰が得
られる効果がある。また、逆方向の信号に対して
も、全く同様な効果があるので、入力と出力を逆
接続とした信号ゲート回路に対しても、本発明は
適用されるものであり、更に、入力トランスと出
力トランスの中点を信号帰路とした、プツシユプ
ル接続の平衡形信号ゲート回路についても、本発
明は適用されるものである。
において、信号通過時の損失や異状共振を生ずる
ことなく、しかも信号遮断時には十分な減衰が得
られる効果がある。また、逆方向の信号に対して
も、全く同様な効果があるので、入力と出力を逆
接続とした信号ゲート回路に対しても、本発明は
適用されるものであり、更に、入力トランスと出
力トランスの中点を信号帰路とした、プツシユプ
ル接続の平衡形信号ゲート回路についても、本発
明は適用されるものである。
なお、本発明の実施例である第３図の回路と、
従来例である第２図の回路とを比較してみると、
R2及びD3の付加に対する不利益は、回路Ｆの省
略によりほぼ相殺することができ、また正負の２
電源は、オペアンプを使用する機器の手段として
常用されているので、第３図の回路を採用するこ
とによる費用の増加は殆どないといつてよく、経
済的である。
従来例である第２図の回路とを比較してみると、
R2及びD3の付加に対する不利益は、回路Ｆの省
略によりほぼ相殺することができ、また正負の２
電源は、オペアンプを使用する機器の手段として
常用されているので、第３図の回路を採用するこ
とによる費用の増加は殆どないといつてよく、経
済的である。
第１図及び第２図は従来の信号ゲート回路図、
第３図は本発明を説明するための回路図、第４図
は第３図の回路における信号通過時の等価回路
図、第５図は第３図の回路における信号遮断時の
等価回路図である。 C1，C2……コンデンサ、Ｄ，D1〜D3…スイツ
チングダイオード、Ｆ…逆バイアス回路、Ｑ…制
御トランジスタ、R1，R2…抵抗、T1…入力トラ
ンス、T2…出力トランス。
第３図は本発明を説明するための回路図、第４図
は第３図の回路における信号通過時の等価回路
図、第５図は第３図の回路における信号遮断時の
等価回路図である。 C1，C2……コンデンサ、Ｄ，D1〜D3…スイツ
チングダイオード、Ｆ…逆バイアス回路、Ｑ…制
御トランジスタ、R1，R2…抵抗、T1…入力トラ
ンス、T2…出力トランス。
Claims (1)
- １ 信号通過回路間に、導通方向を等しくする２
個のスイツチングダイオードを直列接続し、かつ
このスイツチングダイオードの中間接続点より、
コンデンサ及び抵抗を通して信号帰路に接続する
一方、前記コンデンサ及び抵抗の中間接続点よ
り、信号入力回路又は信号出力回路の低電位側に
接続した補助ダイオードと、前記信号入力回路又
は信号出力回路の低電位側及び信号帰路間に接続
したコンデンサと、前記信号入力回路又は信号出
力回路の低電位側及び正（又は負）電源間に接続
した抵抗とをトランジスタのコレクタに接続し、
かつ、このトランジスタのエミツタには負（又は
正）電源を、ベースにはゲート制御信号を供給す
る回路を構成して、前記スイツチングダイオード
及び補助ダイオードの動作が、それぞれ逆方向と
なるよう接続したことを特徴とする信号ゲート回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5892883A JPS59183529A (ja) | 1983-04-04 | 1983-04-04 | 信号ゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5892883A JPS59183529A (ja) | 1983-04-04 | 1983-04-04 | 信号ゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183529A JPS59183529A (ja) | 1984-10-18 |
| JPH039648B2 true JPH039648B2 (ja) | 1991-02-08 |
Family
ID=13098487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5892883A Granted JPS59183529A (ja) | 1983-04-04 | 1983-04-04 | 信号ゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183529A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61252713A (ja) * | 1985-04-30 | 1986-11-10 | Oki Electric Ind Co Ltd | ダイオ−ドスイツチ回路 |
| JPS62112220U (ja) * | 1985-12-27 | 1987-07-17 |
-
1983
- 1983-04-04 JP JP5892883A patent/JPS59183529A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59183529A (ja) | 1984-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262454B1 (ko) | 정전원만을 이용하는 금속반도체 전계효과트랜지스터 회로 | |
| JPH10242826A (ja) | 高周波スイッチ回路 | |
| JPH0370478A (ja) | 切換ブリッジ回路 | |
| US4105945A (en) | Active load circuits | |
| JPH039648B2 (ja) | ||
| KR870003621A (ko) | 무선주파수 스위치 시스템 | |
| JPH08213893A (ja) | 半導体集積回路 | |
| JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
| JP2006121187A (ja) | 半導体切替回路 | |
| CA1187145A (en) | Driver circuit | |
| EP0376551B1 (en) | Solid state switch circuit | |
| US3541355A (en) | Circuit for selectively producing output pulses of opposite polarity in response to input pulses of a similar polarity | |
| JP2001284904A (ja) | 移相器 | |
| JP2000152606A (ja) | 制御回路 | |
| JPS6037646B2 (ja) | Ｆｅｔスイツチ回路を備えた帰還増幅回路 | |
| US3965372A (en) | Signal transmission gate | |
| JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
| JPS6010124Y2 (ja) | ダイオ−ドスイツチ | |
| JPH0423489B2 (ja) | ||
| JPS6161524A (ja) | ダイオ−ドスイツチ回路 | |
| JP2023001457A (ja) | 半導体スイッチ回路 | |
| JPH056640Y2 (ja) | ||
| JPS62243407A (ja) | 電力増幅器 | |
| RU2001471C1 (ru) | Переключатель каналов | |
| JPS644695B2 (ja) |