JPS62243407A

JPS62243407A - 電力増幅器

Info

Publication number: JPS62243407A
Application number: JP61087545A
Authority: JP
Inventors: Kenichi Makino; 賢一牧野
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 1986-04-16
Filing date: 1986-04-16
Publication date: 1987-10-23
Also published as: JPH0481883B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はＭＯＳ　　ＦＥＴを使用した電圧スイッチング
式電力増幅器に関し、特に逆電流が流れることに起因す
る電力効率の低下を改善した電力増幅器に関する。

（従来′の技術）従来、ＩＶＩＯ８ＦＥＴを使用した電圧スイッチング式
電力増幅器では、負荷インピーダンスの変動によって１
回路を構成しているＭＯＳＦＥＴを流れる電流と出力電
圧との間に位相差が生じるとき、特に負荷インピーダン
スが容量性になった場合に、ＭＯＳ　　ＰＥＴを流れる
電流が進み位相となると、ＭＯＳ　　ＦＥＴ内での電力
損失が急激に増加する。電力損失の増加は。

増幅器の出力変動やＭＯＳ　　ＰＥＴの接合温度を上昇
させ、信頼性の低下を招くので、極力低減させなければ
ならない。ところが、この電力増幅器を工業用機器（主
として誘電加熱や超音波振動）に応用した場合９回路の
負荷インピーダンスは容量性になる。また、無線送信機
に応用した場合、特に搬送波を直接音声等の変調信号で
パルス幅変調する方式では、変調信号の振幅によって負
荷は容量性にもなる。このように容量性の負荷インピー
ダンスを積極的に利用する分野もあるので、容量性負荷
に起因する電力損失の増加を低減する技術は重要である
。

第１図は負荷インピーダンスが容量性になった場合に、
トランジスタ内での電力損失の増加を説明するための代
表的な回路を図示したものである。ＴＲ１，ＴＲ２はパ
ワーＭＯ８ＰＥＴである。入力端子１に入力された信号
は入カドランスＴｌにて互に位相反転され、　ＴＲＩ、
　ＴＲ２をそれぞれ駆動する。

入力信号の振幅は、ＴＲＩ、ＴＲ２が飽和としゃ断すな
わちオンとオフの二値のみをとるような、十分大きい値
である。出力端子３に接続されたコンデンサＣ８，コイ
ルＬ、は直列共振回路を構成している。ＺＬは負荷イン
ピーダンスである。

２は電源端子、Ｃ２は電源側路用コンデンサである。ま
た図中、ｖｏ　　は出力電圧、　ｔｏは出力電流。

ｉ、、ｉｓはＴＲＩ　、ＴＲ２をそれぞれ流れる電流で
あって、矢印の向きを正とする。第２図は第１図の各部
の波形を示す図で、同図ＡはＶ（１，同図Ｂはｉｏであ
り、θ＋で位相差を示す。ｉｏはＣ，、Ｌ。

からなる直列共振回路の作用により、　Ｖｏの基本波成
分のみが負荷に流れることになる。同図Ｃは、ＴＲ１が
オン、ＴＲ２がオフのときに、ＴＲＩを流れる電流ｉｌ
である。同図りは上記とは逆に、ＴＲＩ　　がオフ、Ｔ
Ｒ２がオンのときに。

ＴＲ２を流れる電流＋２である。１は２つの部分ｉｗｔ
　、ｉｓｘから成っている。１１の正の部分ＩｌｌはＴ
ＲＩ　　を順方向に、すなわちドレインからソースに向
けてＭＯＳ　　ＰＥＴ　のチャネル内を流れる。

１１の負の部分ｉ＋ｚはＴＲＩ　　を逆方向に流れる。

ここでＭＯＳ　　ＰＥＴの構造を考えると、ドレイン−
ソース間にはダイオードが形成されており９等価的にド
レインがカソード、ソースが了ノードとなっている。し
たがってｉＩｚはこのダイオードを流れることになる。

１１Ｒ２を流れる電流ｉ２もｉＩと同様であり、１２の
正の部分鳳２１はＴＲ２を順方向に流れ、負の部分ｉｔ
ｓは逆方向につまりＴＲ２の内部ダイオードを流れる。

ダイオードは少数キャリア素子であり、空乏層に蓄積さ
れたキャリアのために、素子を流れる電流をしゃ断して
も速やかにオフにならず、逆回復時間ｔｒｒの間は導通
状態を維持する性質がある。そこで、ｉ、２やｉｓ２の
ような逆電流がダイオードを流れている状態で、ＴＲ１
がオンからオフ、ＴＲ２がオフからオン、あるいはその
逆のＴＲＩ　　がオフからオン、ＴＲ２がオンからオフ
のそれぞれの遷移時を考えると、　ＴＲＩ　　の内部ダ
イオードとＴＲ２、あるいはＴＲ，１とＴＲ２の内部ダ
イオードが、同時にオンする状態が起こる。この状態は
ｔｒｒの時間だけ生じることになる。

したがって、この時間だけ電源が短絡されたことになり
、過大なスパイク状電流がＴＲ１゜ＴＲ２を通って流れ
、結果としてトランジスタ内での電力損失が著しく増加
することになる。

このことは回路の動作周波数が高くなるほど顕著になる
。

第３図は、負荷インピーダンスが誘導性で。

出力電流ｉ　ｏが遅れ位相の場合を図示したものである
。同図Ａは出力電圧ｖ６．同［Ｂは出力電流１０であり
、θ−で位相差を示す。同図ＣはＴＲ１を流れる電流１
１．同図りはＴＲ２を流れる電流１２である。この場合
も容量性のときと同じように、ＴＲ１，ＴＲ２を流れる
電流ｉ、、ｉｔは２つの５一部分から成っている。

すなわち、　　Ｉ＋、Ｉｔの正の部分Ｉｔａ　Ｈｊ２ｓ
　　はトランジスタを順方向へ流れ、負の部分＋　１４
１１２４　　はトランジスタの内部ダイオードを流れる
。しかしながら容量性の場合と異なる点は、ＴＲＩ、Ｔ
Ｒ２が各々オンからオフに遷移するときに、電流はトラ
ンジスタを順方向に流れていることである。このことは
内部ダイオードの逆回復時間ｔｒｒは、スイッチングに
伺ら影響を与えないことを意味する。したがって１０が
遅れ位相の場合は。

内部ダイオードによる電力損失はないことになる。

第４図は、一方のトランジスタと他方のトランジスタの
内部ダイオードとが同時にオンする状態を避けるための
、従来の回路を示した図である。Ｄ目、ｌ）ｔ　ｌ　、
Ｄｉ　１　、Ｄ２　ｚはトランジスタへ流れる逆電流を
避ける目的で、第１図で示した回路に新たに付加された
ダイオードである。第５図は第４図の各部の波形を示す
図である。第４図において、ＴＲＩ　　と直列に接続さ
れたダイオードＤｌｌは、第５図Ａに示す補償前の電流
ｉ　Ｉの正６一の部分Ｉ１１のみをトランジスタへ流す作用をしている
。これを同図Ｂに示す。ｌＩの負の部分＋１２はこれら
と並列に接続されたダイオードＤＩ２が受は持っている
。これを同図Ｃに示す。ＴＲ２におけるダイオードＤ２
１．Ｄ２□も、’ｌ’Ｉ（１におけるり、　、　、Ｄ、
２とそれぞれ同様の作用をする。すなわちり、２．Ｄ２
２にＭＯＳ　　ＰＥＴ　内部のダイオードのｂｒより短
かい高速ダイオードを使用して、一方のトランジスタと
他方のトランジスタの内部ダイオードが同時にオンとな
る時間を短縮し。

電力損失の低減を計っている。

（発明が解決しようとする問題点）しかしこの回路には以下に述べるような欠点がある。

（１）高速ダイオードを使用してもダイオードのｔｒｒ
はＭＯＳ　　ＦｇＴ　のスイッチング時間より数倍長い
ため、この付加された高速ダイオードとトランジスタが
同時にオンすることは避けられず、電力損失を低減する
根本的な解決策とはならない。しかも回路の動作周波数
が高くなるほど、高速ダイオードによる電力損失の低減
は期待できなくなる。

（２）電力増幅回路の出力が大きくなるに従って。

取り扱う電圧、電流も大きくなるので、付加されるダイ
オードも大電力用が要求される。

しかし、特に高速用ダイオードでは、その構造上電圧、
電流には製造上の限界があるため複数個の低電力用ダイ
オードを直列や並列に接続して使用せねばならず、コス
ト高につながる。また、逆に電力増幅回路の取り扱う周
波数や電力がダイオードで制限されてしまう。

（３）　　ダイオードとトランジスタとの間の配線が必
然的に長くなるため、ドレイン電圧波形にオーバーシュ
ートやアンダーシュートが生じ易すくなり、トランジス
タやダイオードの耐圧を越える場合もでてくる。

（問題点を解決するための手段）本発明は前述した従来技術の欠点を除去することを目的
とし、高速ダイオードの付加を一切行なわず、電力増幅
回路の出力と並列に接続したコイルに流れる電流を利用
して、トランジスタに流れる逆電流を完全に打ち消し、
この逆電流に起因する電力損失の増加を除去し、電力効
率の低下を補償するものである。

以下図面により詳細に説明する。

（実施例）第６図は本発明の第１の実施例を示す回路図で、ＴＲＩ
、ＴＲ２はパワーＭＯ８’ＰＥＴ、Ｃは直流阻止用コン
デンサ、Ｌは逆電流補償用コイルである。第１図と同一
符号は同一または相当する部分を示す。第７図は第６図
の各部の波形を示す図である。

同図Ａは出力電圧ＶＯ，同図Ｂは第１図の回路構成で説
明したＴＲＩ　　を流れる補償前の電流波形である。

コンデンサＣは交流的に十分低いインピーダンスとなる
ように選んであるので、矩形波状の出力電圧４０カ補償
用コイルＬの両端に印加される。トランジスタの飽和抵
抗は十分小さいので補償用コイルＬを流れる電流ｉ３は
、定常状態においてＶｏを時間積分した波形となり、第
７図Ｃに示すような三角波となる。

ここでｉ３の振幅とＩｌの負の部分１１２の最大値が等
しくなるようにコイルのインダクタンスを選べば、１１
２はｉｓによって完全に打ち消すことができる。この様
子を第７図りに示す。結局。

補償用コイルＬによって、電力増幅器から負荷をみたイ
ンピーダンスは、少なくとも容量性にはならないように
改善されたことになる。なお。

補償用コイルＬのインダクタンスは次のよウニ計算でき
る。今９回路の電源電圧をＥ、動作周波数なｆｏ　ｔ　
Ｉ　Ｍの振幅を■、とすればＩ　ｓ＝ｓ　ｆ・Ｌ（１）
式である。そこでｉｘａの最大値を■□とすれば。

１、＝Ｉｍという条件からで与えられる。ｉ＋ｚの最大値は回路設計時には決定し
ているので、Ｌの値は上式で計算できることになる。

第８図は本発明の第２の実施例を示す回路図で、８ＥＰ
Ｐ回路のブリッジ接続に応用したものである。

ＴＲＩ　、　ＴＴ’ｔ２　、　ＴＲ，３および’ｒＲ４
はパワーＭＯ８ＰＥＴ、Ｔは合成トランスであり、Ｌが
逆電流補償用コイルである。Ｔｌａ、ＴＩｂは入カドラ
ンス。

Ｃ２ａ、Ｃ２ｂは電源側路用コンデンサｔ　　１ａ＋１
ｂは入力端子、３は出力端子である。

第１の実施例を示す第６図に図示した直流阻止用コンデ
ンサＣは９回路の出力電圧が零を基準にして正負対称に
振れるので９本質的に必要ない。

Ｌの作用は前述した第１の実施例と同様であり、その値
も２つの５ＰＰＰ回路の電源電圧をＥとすれば、（２）
式においてＥを２Ｅに置きかえればよい。

すなわち。

で与えられる。なお、補償用コイルＬは合成トランスＴ
の二次側に並列に接続してもよい。

第９図は本発明の第３の実施例を示すブロック図で、電
力合成器に応用したものである。８１．８２・・・８ｎ
　　は複数個の電力増幅回路であって。

これは例えば５ＢＰＰ回路であり、またはそのブリッジ
接続した回路であってもよい。９は電力合成器、Ｌが補
償用コイルである。ｈ、ｈ・・・１ｎは入力端子、３は
出力端子である。Ｌの作用は第１の実施例と同様である
。固体化電力増幅器では、複数の電力増幅回路を合成す
る場合が多いので９本実施例のようにすると補償コイル
が１つですむ利点がある。

（発明の効果）以上説明したように本発明によれば、電力増幅器の出力
端と並列に接続した補償用コイルに流れる電流が、三角
波となるような簡単な物理現象を利用したにもかかわら
ず、トランジスタ内を流れる逆電流を完全に打ち消すこ
とができる利点がある。また、取り扱う電力や周波数に
適したコイルを使用すれば、これらを制限する要素は何
一つないという利点もある。一方、従来の回路に用いら
れてきた高速ダイオードの価格に比較して９本発明に用
いられる補償用コイルは極めて安価であり、使用数も前
者より少なくてすむため９回路構成が単純になり９部品
点数を減らす利点がある。

回路構成上も９本発明の実施例かられかるように、極め
て自由度の大きい構成ができる利点がある。

【図面の簡単な説明】

第１図は逆電流を説明するための電圧スイッチング式電
力増幅器の回路図、第２図、第３図は第１図の各部の波
形を説明する図、第４図は従来の電圧スイッチング式電
力増幅器を示す回路図、第５図は第４図の各部の波形を
説明する図、第６図は本発明の第１の実施例を示す回路
図、第７図は第６図の各部の波形を説明する図。第８図は本発明の第２の実施例を示す回路図。第９図は本発明の第３の実施例を示すブロック図である
。］　１］ａ＋］ｔ）＋　Ｉ　Ｉ、Ｌ　・”　Ｉｎ　・”
入力端子＋　２＋２８＋２ｂ　”・電源端子、３・・・
出力端子、　　８１．８２・・・８ｎ・・・電力増幅器
、９・・・電力合成器、Ｃ・・・直流阻止用コンデンサ
、　ＣＩ・・・同調コンデンサ、　　Ｃ２，Ｃ２ａ、Ｃ
２ｂ　・・・電源側路用コンデンサｔ　Ｄｏ　、１）１
２　、］）２＋　、Ｄ２２・・・ダイオード、Ｌ・・・
補償用コイル、Ｌｌ・・・同調コイル。ＴＩ、Ｔ＋ａ、Ｔｔｂ　　・・・入カドランス、Ｔ・・
・合成トランス、ＴＲＩ、ＴＲ２，ＴＲ３，ＴＲ４・・
・ＭＯＳ　　ＦＥＴ。ＺＬ・・・負荷インピーダンス

Claims

【特許請求の範囲】

ＭＯＳ　ＦＥＴを使用した電圧スイッチング式電力増幅
器において、該電圧スイッチング式電力増幅器の出力端
に並列に補償用コイルを設け、前記ＭＯＳ　ＦＥＴに流
れる逆電流を打ち消し電力効率を改善したことを特徴と
する電力増幅器。