JPH0391947A - Package for semiconductor element mounting - Google Patents
Package for semiconductor element mountingInfo
- Publication number
- JPH0391947A JPH0391947A JP22886189A JP22886189A JPH0391947A JP H0391947 A JPH0391947 A JP H0391947A JP 22886189 A JP22886189 A JP 22886189A JP 22886189 A JP22886189 A JP 22886189A JP H0391947 A JPH0391947 A JP H0391947A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cap
- package
- semiconductor element
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000000919 ceramic Substances 0.000 claims abstract description 14
- 238000007789 sealing Methods 0.000 claims abstract description 8
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 22
- 238000002844 melting Methods 0.000 abstract description 21
- 239000000126 substance Substances 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 description 16
- 230000017525 heat dissipation Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 239000004033 plastic Substances 0.000 description 9
- 229920003023 plastic Polymers 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000002241 glass-ceramic Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- -1 cap Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
この発明は、半導体素子搭載用パッケージに関する。特
に、放熱性に優れ、高速素子に適した半導体素子搭載用
パッケージに閲ナる。
半導体素子搭載用パッケージは大別すると、次の３種が
ある。
■プラスチックモールドパッケージ
■Ｃｅｒｑｕａｄ １Ｃｅｒｄｆｐ
■多層セラミック積層パッケージ（ＭＬＣＰ）■は安価
であるが、プラスチックでモールドするので、放熱性、
気密性が悪い。高速動作素子に向かない。
■は薄いセラミック板を多数枚重ねたものである。配線
はセラミック板の上にメタライズ層を印刷する事によっ
て行う。高速動作する素子に適する。放熱性、気密性も
良い。しかし、高価である。
■は基板にキャップを取り付けるという構造である。基
板、キャップともにセラミック（Ａｌ２０３）である。
両者とリードフレームは低融点ガラスで封止される。基
板、キャップがセラミックであるので、放熱性、気密性
が比較的良い。しかも■に比べて安価である。本発明は
■のＣｅｒｑｕａｄ ，Ｃａｒｄｌｐハッケージの改良
である。パッケージの４辺にリードフレームが出ている
ものをＣｅｒｑｕａｄ （サークワッド）、２辺に出
ているものをＣａｒｄｌｐ （サーデイップ）という。
以下、両者を含めてガラスセラミック封止型パッケージ
という事にする。The present invention relates to a package for mounting a semiconductor element. In particular, we are looking at packages for mounting semiconductor devices that have excellent heat dissipation properties and are suitable for high-speed devices. Packages for mounting semiconductor elements can be broadly classified into the following three types. ■Plastic mold package ■Cerquad 1Cerdfp ■Multilayer ceramic laminated package (MLCP)■ is inexpensive, but because it is molded with plastic, it has poor heat dissipation and
Poor airtightness. Not suitable for high-speed operating elements. ■ is a stack of many thin ceramic plates. The wiring is done by printing a metallized layer on the ceramic plate. Suitable for devices that operate at high speed. Good heat dissipation and airtightness. However, it is expensive. (2) has a structure in which a cap is attached to the board. Both the substrate and the cap are made of ceramic (Al203). Both and the lead frame are sealed with low melting point glass. Since the substrate and cap are made of ceramic, heat dissipation and airtightness are relatively good. Moreover, it is cheaper than ■. The present invention is an improvement of the Cerquad and Cardlp hackage. A package with lead frames protruding on four sides is called a Cerquad, and a package with lead frames protruding on two sides is called a Cardlp. Hereinafter, both will be referred to as glass-ceramic sealed packages.
従来のガラスセラミック封止型パッケージの断面図を第
２図に示す。
半導体素子１を中央上面に取り付けたセラミック（ Ａ
Ｉ２０３ ）基板３の４辺（又は２辺）には低融点ガラ
ス４が塗布されている。低融点ガラス４の上には、放射
状に細い導体の群れが形成された？ードフレーム２が溶
着されている。リードフレーム２の先端にはアルミニウ
ム層６が形成されている。
実際には、低融点ガラス４の上に、枠体によって一体と
なったリードフレーム２の中央部を載き、低融点ガラス
４を加熱溶融する。すると、リードフレーム２が自重で
ガススの中へ沈み込む。ガラス４を冷却固化する。こう
して、リードフレーム２を低融点ガラス４で固定する。
キャップ５もセラミック製（ＡＪ■０３）であるが、下
面の４辺が少し下に突出した面になっていて、ここに低
融点ガラス４が塗布されている。
半導体素子１の電極パッドと、リードフレーム２内端の
アルミニウム層６とをボンディングヮイヤ７で結線する
。
この後、基板３の上にキャップ５を被蓋し、加熱する。
上下の低融点ガラス４が溶融し融合する。これを冷却固
化すると、基板３にキャップ５が封着される。
このように、従来は基板、キャップ、リードフレームを
低融点ガラスで接着していた。A cross-sectional view of a conventional glass-ceramic sealed package is shown in FIG. Ceramic (A) with semiconductor element 1 attached to the upper center surface
I203) Low melting point glass 4 is coated on four sides (or two sides) of the substrate 3. Are groups of thin conductors radially formed on the low melting point glass 4? The board frame 2 is welded. An aluminum layer 6 is formed at the tip of the lead frame 2. Actually, the center portion of the lead frame 2, which is integrated by a frame, is placed on the low melting point glass 4, and the low melting point glass 4 is heated and melted. Then, the lead frame 2 sinks into the gas due to its own weight. Glass 4 is cooled and solidified. In this way, the lead frame 2 is fixed with the low melting point glass 4. The cap 5 is also made of ceramic (AJ■03), but the four sides of the lower surface protrude slightly downward, and the low melting point glass 4 is applied thereto. The electrode pads of the semiconductor element 1 and the aluminum layer 6 at the inner end of the lead frame 2 are connected by bonding wires 7. Thereafter, a cap 5 is placed over the substrate 3 and heated. The upper and lower low melting point glasses 4 are melted and fused. When this is cooled and solidified, the cap 5 is sealed to the substrate 3. In this way, conventionally, the substrate, cap, and lead frame were bonded together using low-melting glass.
従来のガラスセラミック封止型パッケージには次のよう
な難点がある。
リードフレームを包み込み、これを固定するものが低融
点ガラスであり、これは比誘電率εが高い。比誘電率ε
はＩＯ以上である。
隣接するリード間には静電容量が生ずる。これはリード
の厚み、長さに比例するし、リードの間隔に反比例する
。又、リードの間にある材料の比誘電率εに比例する。
リードフレームの本数が多くなり、間隔が狭くなってく
ると、リード間の静電容量が大きくなる。さらに、低融
点ガラスのように大きい比誘電率の材料が介在すると、
リード間の静電容ＭＣが益々大きくなる。リードフレー
ムを伝わる信号の速度は、一般に１／ｖ’Ｈに比例する
。このためリード間の静電容量Ｃが増加すると、信号の
伝搬速度が低下する。高速信号の減衰も著しくなる。
信号伝搬速度の低下、高速信号の減衰が著しくなると、
高速動作素子のパッケージとして使用する事ができなく
なる。
リードフレームの数は増大する傾向にある。
リード間隔は減りつつあり、静電容量Ｃは増加している
。これはリードフレームの封止を低融点ガラスによって
行う限り解決できない問題である。
プラスチックモールドパッケージは、既に述べたように
、プラスチックでリードフレームを包み込むもので、安
価である。プラスチックの比誘電率は、低融点ガラスよ
りも低いので、リード間の静電容量を減らす事ができる
。
しかし、プラスチックモールドパッケージは他に欠点が
ある。ひとつには熱放散性が悪いという事である。高速
素子（例えばＥＣＬ）は一般に高消費電力素子であるた
め、放熱性のよいパッケージでなければならない。
又プラスチックモールドパッケージは、半導体素子、リ
ードフレームの全体を包み込んでしまい、中空構造にな
らない。プラスチックと半導体素子には熱膨脹率に差が
ある。温度変化により、プラスチックと半導体素子（Ｓ
ｉ又はＧａＡｓなど）の界面には著しい熱応力が発生す
る。このため半導体素子にクラックが入り易いという欠
点がある。
こういうわけで、リード間の静電容量を減ずるためプラ
スチックモールドを用いるという事は望ましい事ではな
い。
サークワッド、サーデイップのような、セラミックの基
板、キャップとリードフレームを組み合わせたパッケー
ジであって、リード間の静電容量を減ずる事のできるパ
ッケージを提供する事が本発明の第１の目的である。
さらに、アルミナ基板を持つパッケージよりも放熱性の
良いパッケージを提供する事が本発明の第２の目的であ
る。Conventional glass-ceramic sealed packages have the following drawbacks. The material that wraps around and fixes the lead frame is low melting point glass, which has a high dielectric constant ε. Relative permittivity ε
is greater than or equal to IO. Capacitance occurs between adjacent leads. This is proportional to the thickness and length of the leads, and inversely proportional to the spacing between the leads. It is also proportional to the dielectric constant ε of the material between the leads. As the number of lead frames increases and the spacing becomes narrower, the capacitance between the leads increases. Furthermore, if a material with a large dielectric constant such as low melting point glass is involved,
The capacitance MC between the leads becomes increasingly large. The speed of a signal traveling through a lead frame is generally proportional to 1/v'H. Therefore, when the capacitance C between the leads increases, the signal propagation speed decreases. Attenuation of high-speed signals also becomes significant. When the signal propagation speed decreases and the attenuation of high-speed signals becomes significant,
It becomes impossible to use it as a package for high-speed operation elements. The number of lead frames tends to increase. Lead spacing is decreasing and capacitance C is increasing. This problem cannot be solved unless the lead frame is sealed with low-melting glass. As already mentioned, the plastic mold package wraps the lead frame in plastic and is inexpensive. The dielectric constant of plastic is lower than that of low-melting glass, so the capacitance between the leads can be reduced. However, plastic mold packaging has other drawbacks. One is that it has poor heat dissipation. Since high-speed devices (eg, ECL) are generally high-power consumption devices, they must be packaged with good heat dissipation. Furthermore, the plastic mold package completely envelops the semiconductor element and lead frame, and does not have a hollow structure. Plastics and semiconductor devices have different coefficients of thermal expansion. Due to temperature changes, plastic and semiconductor elements (S
Significant thermal stress occurs at the interface of the materials (such as GaAs or GaAs). For this reason, there is a drawback that cracks are likely to occur in the semiconductor element. For this reason, it is not desirable to use plastic molding to reduce capacitance between leads. The first object of the present invention is to provide a package that combines a ceramic substrate, a cap, and a lead frame, such as a circquad or a circadip, and can reduce the capacitance between the leads. . Furthermore, a second object of the present invention is to provide a package with better heat dissipation than a package with an alumina substrate.
本発明の半導体素子素子搭載用パッケージは、■半導体
素子を上面中央に固定すべき熱仁導率が１２０！／通Ｋ
以上の基板と、
■基板との間に空間を形成するように基板の上面を覆う
セラミック製キャップと、
■基板とキャップの間に放射状に設けられ内端において
半導体素子の電極パッドとワイヤで結線されるべきリー
ドフレームと、
■リードフレームを固定し、基板に対しキヤ・ソプを封
止するための基板及びキャップの四辺に塗布された比誘
電率が５以下の有機物系ペーストと、
よりなっている。つまり、低融点ガラスのかわりに、比
誘電率が５以下の有機物系ペーストを用いて、基板にキ
ャップを封着するのである。
望ましくはさらに、基板がＡｊＮ １Ｂｅ０ １ＳＩＣ
，ｃＢＮのいずれかであるようにする。ｃＢＮとうの
は立方品（ ｃｕｂｉｃ ）のＢＮとう事である。熱伝
導率は、温度により異なり、基板の製造方法によっても
異なるが、一例として、
１７Ｎ ２００ Ｗ／ｍＫ
ＢｅＯ ２５０ Ｗ／ｍＫ
ＳＩＣ ２７０ Ｗ／ｍＫ
ｃＢＮ ８００ Ｗ／ｍＫ
？７２０３ ２Ｇ １ｆ／ｍＫの程度で
ある。熱伝導率が１２０！／＋Ｋより小さいＡ１■０３
は放熱性の点から基板材料として適さない。
さらに、有機物系ペーストとして望ましくは、エボキシ
系、ポリイミド系、ＢＴレジン系、シリコーン系のいず
れか、又はこれらを混合したものを用いるとよい。いず
れにしても比誘電率が５以下のものを選ぶ必要がある。
これらの有機物系ペーストは、低融点ガラスより比誘電
率が著しく低い。
本発明の有機物系ペース封止パッケージの断面図を第１
図に示す。第２図のものとほぼ同じに見えるが封止材が
低融点ガラス４ではなく、有機物系ペースト８になって
いる。また基板の材料が異なっている。The package for mounting a semiconductor element of the present invention has a thermal conductivity of 120 when the semiconductor element should be fixed at the center of the top surface! /K
The above substrate, ■ A ceramic cap that covers the top surface of the substrate so as to form a space between the substrate, and ■ A ceramic cap that is provided radially between the substrate and the cap and connected to the electrode pad of the semiconductor element at the inner end with a wire. A lead frame to be used; and an organic paste with a dielectric constant of 5 or less applied to the four sides of the board and cap for fixing the lead frame and sealing the cap to the board. There is. That is, instead of low melting point glass, an organic paste with a dielectric constant of 5 or less is used to seal the cap to the substrate. Preferably, the substrate is AjN 1Be0 1SIC
, cBN. cBN is a cubic BN. Thermal conductivity varies depending on the temperature and the manufacturing method of the substrate, but as an example, 17N 200 W/mK BeO 250 W/mK SIC 270 W/mK cBN 800 W/mK ? 7203 2G 1f/mK. Thermal conductivity is 120! A1■03 smaller than /+K
is not suitable as a substrate material from the viewpoint of heat dissipation. Further, as the organic paste, it is preferable to use one of epoxy, polyimide, BT resin, silicone, or a mixture thereof. In any case, it is necessary to select a material with a dielectric constant of 5 or less. These organic pastes have a significantly lower dielectric constant than low melting point glass. The first cross-sectional view of the organic paste sealed package of the present invention is shown in FIG.
As shown in the figure. Although it looks almost the same as the one in FIG. 2, the sealing material is an organic paste 8 instead of the low melting point glass 4. Also, the material of the substrate is different.
本発明のパッケージの断面は第１図に示すようになって
いる。リードフレーム２が、基板３とキャップ５の間に
封止されている。封止材が有機物系ペースト８である。
有機物系ペースト８によりリードフレームが包まれてい
る。有機物系ペーストの比誘電率εが５以下（ε≦５）
であるので、リード間の静電容量Ｃを小さくする事がで
きる。このため信号の伝搬速度を上げる事ができる。
以下、単純化して、静電容量Ｃについて説明する。
第４図に示すように、長さ１、厚さｔの２本のリードが
間隔Ｓを隔てて平行に存在するとする。
リードの間には誘電体が充填されている。
この場合、リード端の効果や、リード幅の効果を無視し
、単純化すると、リード間の静電容量ＣＳ
となる。１．は真空の誘電率、εは誘電体の比誘電率で
ある。
２本のリードを伝搬する信号の伝搬速度Ｖは、単位長さ
当たりの自己インダクタンスＬ１、静電容ｆｆｔ ｃ
１を用いて１ ／ 匹丁テ，に比例するものとして与え
られる。また信号の減衰はＦ丁に比例する。結局リード
を伝わる信号の伝搬速度は、ｌｌＦ可に比例し、減衰は
ＦＴに比例するという事になる。
リードの間隔Ｓが十分大きければ、たとえεが大きくて
も、Ｃは小さいので問題がない。
しかし、近年、集積回路用パッケージの多ビン化が進ん
でいるので、リード間隔Ｓはより狭くなる傾向にあり、
Ｃが無視できないものになる。
従来のガラス封止型パッケージに使われる低融点ガラス
の比誘電率εはＩＯ〜２０であった。
本発明においては、ε≦５の有機物系ペーストを用いる
ので、静電容量は従来のものの１／２〜１／５程度にな
る。このため信号伝搬速度が速くなり、信号減衰も少な
くなる。
上記の説明では、Ｃとεが単純に比例するものとしてい
る。実際にはリードの端の効果、幅の効果、基板、キャ
ップの効果、隣接リードの効果などがある。εとＣは必
ずしも比例しない場合もあるが比例に近い関係にはある
。従って、静電容量Ｃを、比誘電率εに比例するものと
して評価しても、さほどの間違いはない。The cross section of the package of the present invention is shown in FIG. A lead frame 2 is sealed between a substrate 3 and a cap 5. The sealant is an organic paste 8. The lead frame is wrapped in an organic paste 8. The dielectric constant ε of the organic paste is 5 or less (ε≦5)
Therefore, the capacitance C between the leads can be reduced. Therefore, the propagation speed of the signal can be increased. Hereinafter, the capacitance C will be explained in a simplified manner. As shown in FIG. 4, it is assumed that two leads having a length of 1 and a thickness of t exist in parallel with a distance S between them. A dielectric material is filled between the leads. In this case, neglecting the effect of the lead end and the effect of the lead width, and simplifying it, the capacitance between the leads becomes CS. 1. is the permittivity of vacuum, and ε is the relative permittivity of the dielectric. The propagation speed V of the signal propagating through the two leads is determined by the self-inductance L1 per unit length and the electrostatic capacitance fft c
Using 1, it is given as being proportional to 1 / animal. Also, the signal attenuation is proportional to F. As a result, the propagation speed of the signal transmitted through the lead is proportional to IIF, and the attenuation is proportional to FT. If the lead spacing S is sufficiently large, even if ε is large, there is no problem because C is small. However, in recent years, as the number of bins in integrated circuit packages has increased, the lead spacing S has tended to become narrower.
C becomes something that cannot be ignored. The relative dielectric constant ε of the low melting point glass used in conventional glass-sealed packages was IO~20. In the present invention, since an organic paste with ε≦5 is used, the capacitance is approximately 1/2 to 1/5 of that of the conventional paste. This increases the signal propagation speed and reduces signal attenuation. In the above explanation, it is assumed that C and ε are simply proportional. In reality, there are effects such as lead end effects, width effects, substrate and cap effects, and adjacent lead effects. Although ε and C may not necessarily be proportional, they have a nearly proportional relationship. Therefore, it is not much of a mistake to evaluate the capacitance C as being proportional to the dielectric constant ε.
本発明のパッケージは、高速動作をする半導体素子用の
パッケージとして工夫されたものである。
高速動作するためには、信号の伝搬速度が速いという事
の他に、放熱性の良いという事が必要である。高速動作
する半導体素子は多くの場合、発熱が著しいからである
。
放熱性を高めるため本発明では熱伝導率が１２０Ｗ／ｍ
Ｋ以上の材料を基板に使っている。これにより、放熱性
が良くなる事は簡単に分かる。
しかし、信号の伝搬という事と材料の関係は直ちには分
からない。そこで、ここではリードフレームと基板、キ
ャップの材料を共通として、さらに封止材を
（ａ）低融点ガラス ε＝１５．８
（ｂ）ポリイミド系有機物系ペースト ε＝３．２の２
とおりにして、第１図、第２図、第３図に示すようなパ
ッケージを作った。
ただし、第３図はキャップを付ける直前の状態のパッケ
ージの平面図である。簡単のためピン数は少なくして描
いている。
実際に用いたリードフレームは、第５図に示すように、
（ａ） 、（ｂ）共通で
材 質 ４２アロイ
リード幅 ０．１０５ ｍｍリードスペース
（ｓ） ０．１４９ ｍｍリード厚（ｔ） ０
．１２５ 問基板厚み １．２７ ｍｍ
基板、キャップ アルミナ
このようなパッケージ（ａ），（ｂ）について静電容量
Ｃを測定した。
２０８ピンのうち、２０７ ピンを接地（ＧＮＤ） Ｌ
、１本のビンに１■の電圧を与えて、これとＧＮＤ間の
静電容量を測定した。その結果は
（ａ）低融点ガラス封止 Ｃ ＝ １．５±０．１１
）Ｆ（ｂ）有機物系ペースト封止Ｃ＝０．３±０．１ｐ
Ｆであった。本発明のパッケージは、従来のパッケージ
に比べて約１／５の値になっている。
次に、実際にパッケージとしての特性を調べるため、こ
れらのパッケージ（ａ） 、（ｂ）に１００ＭＨｚ相当
の半導体素子を搭載した。これらリードフレームから試
験信号を出入させて誤動作率を調べた。
不良率は
（ａ）低融点ガラス封止 ３／１００（ｂ）有機
物系ペースト封止 ０／１００であった．つまり本発
明の場合、不良は発生しなかった。本発明が有効である
事が明らかである。
ここではアルミナパッケージを使ったが、これは、封止
材の相異による効果をみるためである。
本発明においては、アルミナの代わりにさらに熱伝導性
の良いＡＪＮ ， ＢｅＯ 、ＳＩＣ １ｃＢＮを用い
る■とすればさらに良い結果が得られる。The package of the present invention has been devised as a package for semiconductor elements that operate at high speed. In order to operate at high speed, it is necessary not only to have a fast signal propagation speed but also to have good heat dissipation. This is because semiconductor elements that operate at high speed often generate significant heat. In order to improve heat dissipation, the present invention has a thermal conductivity of 120 W/m.
A material of K or higher is used for the substrate. It is easy to see that this improves heat dissipation. However, the relationship between signal propagation and materials is not immediately clear. Therefore, the lead frame, substrate, and cap are made of the same material, and the sealing material is (a) low-melting glass ε=15.8 (b) polyimide organic paste ε=3.2 (2)
Accordingly, packages as shown in Figures 1, 2, and 3 were made. However, FIG. 3 is a plan view of the package immediately before the cap is attached. For simplicity, the number of pins is reduced. The lead frame actually used is as shown in Figure 5.
Common to (a) and (b) Material: 42 alloy Lead width: 0.105 mm Lead space (s): 0.149 mm Lead thickness (t): 0
．． 125 Questions Substrate thickness: 1.27 mm Substrate, cap Alumina Capacitance C was measured for such packages (a) and (b). Out of 208 pins, 207 pins are grounded (GND) L
A voltage of 1 .mu. was applied to one bottle, and the capacitance between this and GND was measured. The results are (a) low melting point glass sealing C = 1.5±0.11
)F(b) Organic paste sealing C=0.3±0.1p
It was F. The package of the present invention has a value approximately 1/5 of that of a conventional package. Next, in order to actually investigate the characteristics of the package, a semiconductor element corresponding to 100 MHz was mounted on these packages (a) and (b). The malfunction rate was investigated by passing test signals in and out of these lead frames. The defect rate was (a) 3/100 for low melting point glass sealing and (b) 0/100 for organic paste sealing. In other words, in the case of the present invention, no defects occurred. It is clear that the present invention is effective. An alumina package was used here in order to examine the effects of different sealing materials. In the present invention, even better results can be obtained by using AJN, BeO, or SIC 1cBN, which have better thermal conductivity, instead of alumina.
本発明のパッケージは、リードフレーム間の静電容量が
小さくなるので、高速信号の伝搬速度が低下しない。従
って高速動作する素子を搭載するためのパッケージとし
て有効である。
高速素子は、多くの場合、発熱も著しいが、本発明では
熱伝導度の高いセラミックを基板に使うので、放熱性に
優れる。この点でも高速素子を搭載するのに適したパッ
ケージである事が分かる。In the package of the present invention, the capacitance between lead frames is reduced, so the propagation speed of high-speed signals does not decrease. Therefore, it is effective as a package for mounting elements that operate at high speed. High-speed devices often generate significant heat, but the present invention uses ceramic with high thermal conductivity for the substrate, so it has excellent heat dissipation. In this respect as well, it can be seen that the package is suitable for mounting high-speed elements.
第１図は本発明の実施例に係る半導体素子搭載用パッケ
ージの断面図。
第２図は従来例に係る半導体素子搭載用パッケージの断
面図。
第３図はＣｅｒｑｕａｄパッケージのキャップを除いた
ものの概略平面図。
第４図は２本の平行リードの配置寸法を説明するための
略平面図。
第５図は実施例で用いるリードフレームの寸法を示すた
めの略平而図。
１ ．． ．半導体素子
２ ．．．． リードフレームFIG. 1 is a sectional view of a package for mounting a semiconductor element according to an embodiment of the present invention. FIG. 2 is a sectional view of a conventional package for mounting a semiconductor element. FIG. 3 is a schematic plan view of the Cerquad package with the cap removed. FIG. 4 is a schematic plan view for explaining the arrangement dimensions of two parallel leads. FIG. 5 is a schematic diagram showing the dimensions of the lead frame used in the example. 1. ．． ．． Semiconductor element 2. ．． ．． ．． Lead frame
Claims (3)
２０Ｗ／ｍＫ以上の基板と、基板との間に空間を形成す
るように基板の上面を覆うセラミック製キャップと、基
板とキャップの間に放射状に設けられ内端において半導
体素子の電極パッドとワイヤで結線されるべきリードフ
レームと、リードフレームを固定し基板に対しキャップ
を封止するための基板及びキャップの四辺に塗布された
比誘電率が５以下の有機物系ペーストとよりなる事を特
徴とする半導体素子搭載用パッケージ。(1) The thermal conductivity at which the semiconductor element should be fixed at the center of the top surface is 1
A substrate of 20 W/mK or more, a ceramic cap that covers the top surface of the substrate so as to form a space between the substrate, and a ceramic cap that is provided radially between the substrate and the cap and connected to the electrode pads of the semiconductor element and wires at the inner end. It is characterized by comprising a lead frame to be connected, a substrate for fixing the lead frame and sealing the cap to the substrate, and an organic paste having a dielectric constant of 5 or less applied to the four sides of the cap. Package for mounting semiconductor elements.
かである事を特徴とする請求項１記載の半導体素子搭載
用パッケージ。(2) The package for mounting a semiconductor element according to claim 1, wherein the substrate is made of one of AlN, BeO, SiC, and cBN.
ＢＴレジン系、シリコーン系のいずれか又はこれらを混
合したものであることを特徴とする請求項１又は２記載
の半導体素子搭載用パッケージ。(3) The organic paste is epoxy-based, polyimide-based,
3. The package for mounting a semiconductor element according to claim 1, wherein the package is made of BT resin, silicone, or a mixture thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22886189A JPH0391947A (en) | 1989-09-04 | 1989-09-04 | Package for semiconductor element mounting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22886189A JPH0391947A (en) | 1989-09-04 | 1989-09-04 | Package for semiconductor element mounting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0391947A true JPH0391947A (en) | 1991-04-17 |
Family
ID=16883034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22886189A Pending JPH0391947A (en) | 1989-09-04 | 1989-09-04 | Package for semiconductor element mounting |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0391947A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110062565A1 (en) * | 2008-01-22 | 2011-03-17 | Nxp B.V. | Method for manufacturing a microelectronic package comprising at least one microelectronic device |
-
1989
- 1989-09-04 JP JP22886189A patent/JPH0391947A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110062565A1 (en) * | 2008-01-22 | 2011-03-17 | Nxp B.V. | Method for manufacturing a microelectronic package comprising at least one microelectronic device |
| US8232628B2 (en) * | 2008-01-22 | 2012-07-31 | Nxp B.V. | Method for manufacturing a microelectronic package comprising at least one microelectronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4303934A (en) | Molded lead frame dual in line package including a hybrid circuit | |
| US5434105A (en) | Process for attaching a lead frame to a heat sink using a glob-top encapsulation | |
| US7659618B2 (en) | Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device | |
| EP0504821B1 (en) | Packaged semiconductor device having stress absorbing film | |
| JP2756597B2 (en) | Molded semiconductor package | |
| JPS6066843A (en) | Integrated circuit package | |
| JPH02174144A (en) | Package for semiconductor device | |
| JPH03268351A (en) | Semiconductor device | |
| JPH08124967A (en) | Semiconductor device | |
| JPH0546930B2 (en) | ||
| JPH0391947A (en) | Package for semiconductor element mounting | |
| JPS6315448A (en) | Semiconductor device | |
| JPH0391946A (en) | Package for semiconductor element mounting | |
| JPH0590448A (en) | Hybrid integrated circuit | |
| JPS61240664A (en) | Semiconductor device | |
| JPH1140729A (en) | Semiconductor device and manufacture thereof | |
| JPS62183133A (en) | Semiconductor device | |
| JPH05136312A (en) | Semiconductor device | |
| Inoue et al. | Cavity down AlN PGA with inter-polyimide wiring | |
| JPH0290550A (en) | Package for semiconductor device | |
| TW454316B (en) | Multi-chip package module | |
| JPH04320052A (en) | Semiconductor device | |
| JPH01278760A (en) | Package for mounting semiconductor element | |
| JPS635251Y2 (en) | ||
| JPH0945804A (en) | Semiconductor package |