JPH0382216A - ドライバー回路 - Google Patents
ドライバー回路Info
- Publication number
- JPH0382216A JPH0382216A JP1219029A JP21902989A JPH0382216A JP H0382216 A JPH0382216 A JP H0382216A JP 1219029 A JP1219029 A JP 1219029A JP 21902989 A JP21902989 A JP 21902989A JP H0382216 A JPH0382216 A JP H0382216A
- Authority
- JP
- Japan
- Prior art keywords
- output
- channel mosfet
- bipolar transistor
- voltage
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はドライバー回路に関し、特に大容量負荷を高速
に充電することのできるＢ１−ＣＭＯＳドライバー回路
に関する。
に充電することのできるＢ１−ＣＭＯＳドライバー回路
に関する。
従来大容量負荷を高速に充電することのできるＢ１−Ｃ
ＭＯＳドライバー回路として第３図に示すような回路が
知られている。この回路はＰチャネルＭＯＳＦＥＴ３０
４とＮチャネルＭＯＳＦＥＴ３０５とＮＰＮバイポーラ
トランジスタ３０６が出力を充電するために働き、Ｎチ
ャネルＭＯＳＦＥＴ３０７が出力を放電するために働く
。入力端子３０１が低レベルになると、ＭＯＳＦＥＴの
うちＰチャネルＭＯＳＦＥＴ３０４だけがＯＮ状態にな
って高電位側電源端子３０３から接点３０８へ電流が流
れ込み、ＮＰＮバイポーラトランジスタ３０６がＯＮ状
態になって高電位側電源端子３０３から出力端子３０２
へ電流が流れ込み、出力を高速に充電する。一方入力端
子、３０１が高レベルになると、ＰチャネルＭＯＳＦＥ
Ｔ３０４がＯＦＦ’ＦＦ上なりＮチャネルＭＯ３Ｆ’Ｅ
Ｔ ３０５がＯＮ状態になるため接点３０８は放電され
てＮＰＮバイポーラトランジスタ３０６はＯＦＦ状態に
なり、ＮチャネルＭＯＳＦＥＴ３０７がＯＮ状態になり
、出力を高速に放電する。この回路では出力を充電する
のに電流能力の大きなバイポーラトランジスタを用いて
いるので、大容量負荷を高速に充電することができる。
ＭＯＳドライバー回路として第３図に示すような回路が
知られている。この回路はＰチャネルＭＯＳＦＥＴ３０
４とＮチャネルＭＯＳＦＥＴ３０５とＮＰＮバイポーラ
トランジスタ３０６が出力を充電するために働き、Ｎチ
ャネルＭＯＳＦＥＴ３０７が出力を放電するために働く
。入力端子３０１が低レベルになると、ＭＯＳＦＥＴの
うちＰチャネルＭＯＳＦＥＴ３０４だけがＯＮ状態にな
って高電位側電源端子３０３から接点３０８へ電流が流
れ込み、ＮＰＮバイポーラトランジスタ３０６がＯＮ状
態になって高電位側電源端子３０３から出力端子３０２
へ電流が流れ込み、出力を高速に充電する。一方入力端
子、３０１が高レベルになると、ＰチャネルＭＯＳＦＥ
Ｔ３０４がＯＦＦ’ＦＦ上なりＮチャネルＭＯ３Ｆ’Ｅ
Ｔ ３０５がＯＮ状態になるため接点３０８は放電され
てＮＰＮバイポーラトランジスタ３０６はＯＦＦ状態に
なり、ＮチャネルＭＯＳＦＥＴ３０７がＯＮ状態になり
、出力を高速に放電する。この回路では出力を充電する
のに電流能力の大きなバイポーラトランジスタを用いて
いるので、大容量負荷を高速に充電することができる。
バイポーラトランジスタをＯＮ状態にして大電流を流す
ためにはベース・エミッタ間電圧を大きく保つ必要があ
る。しかし上述した従来のＢ１−ＣＭＯＳドライバー回
路ではＮＰＮバイポーラトランジスタのエミ°ツタが出
力端子になっているために、バイポーラトランジスタが
出力を充電して出力端子の電圧が上昇してくるとベース
・エミッタ間電圧が減少してバイポーラトランジスタの
電流が減少してしまう。そのため出力充電時の特に後半
において出力電位が速やかに上昇しないという欠点があ
る。
ためにはベース・エミッタ間電圧を大きく保つ必要があ
る。しかし上述した従来のＢ１−ＣＭＯＳドライバー回
路ではＮＰＮバイポーラトランジスタのエミ°ツタが出
力端子になっているために、バイポーラトランジスタが
出力を充電して出力端子の電圧が上昇してくるとベース
・エミッタ間電圧が減少してバイポーラトランジスタの
電流が減少してしまう。そのため出力充電時の特に後半
において出力電位が速やかに上昇しないという欠点があ
る。
本発明のＥｉ−ＣＭＯＳドライバー回路は、出力を充電
する回路がＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳ
ＦＥＴのＰＮＰバイポーラトランジスタから或グ、Ｐチ
ャネルＭＯＳＦＥＴのドレインとＮチャネルＭＯＳＦＥ
ＴのドレインとＰＮＰバイポーラトランジスタのベース
が接続され、ＰチャネルＭＯＳＦＥＴのソースとＰＮＰ
バイポーラトランジスタのエミッタが高電位側の電源に
接続され、ＮチャネルＭＯＳＦＥＴのソースとＰＮＰバ
イポーラトランジスタのコレクタが接続されて出力端子
となり、ＰチャネルＭＯＳＦＥＴのゲートとＮチャネル
ＭＯＳＦＥＴのゲートが接続されて入力端子となる。
する回路がＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳ
ＦＥＴのＰＮＰバイポーラトランジスタから或グ、Ｐチ
ャネルＭＯＳＦＥＴのドレインとＮチャネルＭＯＳＦＥ
ＴのドレインとＰＮＰバイポーラトランジスタのベース
が接続され、ＰチャネルＭＯＳＦＥＴのソースとＰＮＰ
バイポーラトランジスタのエミッタが高電位側の電源に
接続され、ＮチャネルＭＯＳＦＥＴのソースとＰＮＰバ
イポーラトランジスタのコレクタが接続されて出力端子
となり、ＰチャネルＭＯＳＦＥＴのゲートとＮチャネル
ＭＯＳＦＥＴのゲートが接続されて入力端子となる。
上述した従来のＢｉ−０Ｍ０３回路に対し、本発明は出
力を充電する回路にＰＮＰバイポーラトランジスタを用
いてコレクタを出力端子に接続しているので、出力端子
の電圧が上昇してもベース・エミッタ間電圧が減少しな
い。
力を充電する回路にＰＮＰバイポーラトランジスタを用
いてコレクタを出力端子に接続しているので、出力端子
の電圧が上昇してもベース・エミッタ間電圧が減少しな
い。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。この回路は
ＰチャネルＭＯＳＦＥＴｌ ０４とＮチャネルＭＯＳＦ
ＥＴ１０５とＰＮＰバイポーラトランジスタ１０６が出
力を充電するために働き、ＰチャネルＭＯＳＦＥＴ１０
７とＮチャネルＭＯＳＦＥＴ １０８とＮチャネルＭＯ
８Ｆ’ＥＴ１０９が出力を放電するために働く。
ＰチャネルＭＯＳＦＥＴｌ ０４とＮチャネルＭＯＳＦ
ＥＴ１０５とＰＮＰバイポーラトランジスタ１０６が出
力を充電するために働き、ＰチャネルＭＯＳＦＥＴ１０
７とＮチャネルＭＯＳＦＥＴ １０８とＮチャネルＭＯ
８Ｆ’ＥＴ１０９が出力を放電するために働く。
入力端子１０１が高レベルになると、ＰチャネルＭＯＳ
ＦＥＴ１０４はＯＦＦ’ＦＦ上なりＮチャネルＭＯＳＦ
ＥＴ１０５はＯＮ状態となるためＮチャネルＭＯＳＦＥ
Ｔ１０５が接点１１０を放電し、ＰＮＰバイポーラトラ
ンジスタ１０６がＯＮ状態になって高電位側電源端子１
０３から出力端子１０２へ電流が流れ込み、出力を高速
に充電する。またＰチャネルＭＯＳＦＥＴ１０７はＯＦ
Ｆ状態となりＮチャネルＭＯＳＦＥＴ１０８はＯＮ状態
となるためＮチャネルＭＯＳＦＥＴ１０８が接点１１１
を放電し、ＮチャネルＭＯＳＦＥＴ１０９はＯＦＦ状態
となる。
ＦＥＴ１０４はＯＦＦ’ＦＦ上なりＮチャネルＭＯＳＦ
ＥＴ１０５はＯＮ状態となるためＮチャネルＭＯＳＦＥ
Ｔ１０５が接点１１０を放電し、ＰＮＰバイポーラトラ
ンジスタ１０６がＯＮ状態になって高電位側電源端子１
０３から出力端子１０２へ電流が流れ込み、出力を高速
に充電する。またＰチャネルＭＯＳＦＥＴ１０７はＯＦ
Ｆ状態となりＮチャネルＭＯＳＦＥＴ１０８はＯＮ状態
となるためＮチャネルＭＯＳＦＥＴ１０８が接点１１１
を放電し、ＮチャネルＭＯＳＦＥＴ１０９はＯＦＦ状態
となる。
一方、入力端子１０１が低レベルになると、Ｐチャネル
ＭＯＳＦＥＴ１０４はＯＮ状態となりＮチャネルＭＯＳ
ＦＥＴはＯＦＦ状態となるためＰチャネルＭＯＳＦＥＴ
１０４が接点１１０を充電し、ＰＮＰバイポーラトラン
ジスタ１０６はＯＦＦ状態となる。またＰチャネルＭＯ
３ＰＥＴ１０７はＯＮ状態となりＮチャネルＭＯＳＦＥ
Ｔ１０８はＯＦＦ状態となるためＰチャネルＭＯＳＦＥ
Ｔ１０４と１０７が接点１１１を充電し、ＮチャネルＭ
ＯＳＦＥＴ１０９がＯＮ状態になって出力を高速に放電
する。
ＭＯＳＦＥＴ１０４はＯＮ状態となりＮチャネルＭＯＳ
ＦＥＴはＯＦＦ状態となるためＰチャネルＭＯＳＦＥＴ
１０４が接点１１０を充電し、ＰＮＰバイポーラトラン
ジスタ１０６はＯＦＦ状態となる。またＰチャネルＭＯ
３ＰＥＴ１０７はＯＮ状態となりＮチャネルＭＯＳＦＥ
Ｔ１０８はＯＦＦ状態となるためＰチャネルＭＯＳＦＥ
Ｔ１０４と１０７が接点１１１を充電し、ＮチャネルＭ
ＯＳＦＥＴ１０９がＯＮ状態になって出力を高速に放電
する。
高電位側電源電圧として３．３Ｖ、負荷容量として２ｐ
Ｆ、ＭＯＳＦＥＴのチャネル長として０．５μｍを仮定
した場合、バイポーラトランジスタのエミッタサイズは
１μｍ×１２μｍ程度が適しておケ、ＭＯＳＦＥＴのチ
ャネル幅はＮチャネルＭＯＳＦＥＴ１０９が４０．ｕｍ
、ＮチャネルＭＯＳＦＥＴ １０８が５μｍ、他が２０
．ｕｍ程度が適している。
Ｆ、ＭＯＳＦＥＴのチャネル長として０．５μｍを仮定
した場合、バイポーラトランジスタのエミッタサイズは
１μｍ×１２μｍ程度が適しておケ、ＭＯＳＦＥＴのチ
ャネル幅はＮチャネルＭＯＳＦＥＴ１０９が４０．ｕｍ
、ＮチャネルＭＯＳＦＥＴ １０８が５μｍ、他が２０
．ｕｍ程度が適している。
ＰＮＰバイポーラトランジスタはＮＰＮバイポーラトラ
ンジスタと比較すると遮断周波数ｆ？が低いが、Ｂ１−
ＣＭＯＳドライバー回路においてはｆｔが必ずしも動作
速度の制限要因でないため欠点とはならない。逆にベー
ス抵抗を低くすることができるので有利である。
ンジスタと比較すると遮断周波数ｆ？が低いが、Ｂ１−
ＣＭＯＳドライバー回路においてはｆｔが必ずしも動作
速度の制限要因でないため欠点とはならない。逆にベー
ス抵抗を低くすることができるので有利である。
第１図に示した実施例では出力を放電する回路としてＭ
ＯＳＦＥＴのみから成る回路を用いたが、これに限るも
のではない。
ＯＳＦＥＴのみから成る回路を用いたが、これに限るも
のではない。
第２図は本発明の他の実施例の回路図である。
この回路はＰチャネルＭＯＳＦＥＴ２０５とＮチャネル
ＭＯＳＦＥＴ２０６とＰＮＰバイポーラトランジスタ２
０７が出力を充電するために働き、ＮチャネルＭＯＳＦ
ＥＴ２０ｇが出力を放電するために働く。入力信号とし
て互いに逆相の対となる２つの信号が使える場合の回路
で、２つの入力信号は入力端子１の２０１と入力端子２
の２０２に接続する。回路動作は第１図に示した一実施
例とほぼ同じなので省略するが、必要なトランジスタ数
が少ないので専有面積が小さくてすむ。
ＭＯＳＦＥＴ２０６とＰＮＰバイポーラトランジスタ２
０７が出力を充電するために働き、ＮチャネルＭＯＳＦ
ＥＴ２０ｇが出力を放電するために働く。入力信号とし
て互いに逆相の対となる２つの信号が使える場合の回路
で、２つの入力信号は入力端子１の２０１と入力端子２
の２０２に接続する。回路動作は第１図に示した一実施
例とほぼ同じなので省略するが、必要なトランジスタ数
が少ないので専有面積が小さくてすむ。
以上説明したように本発明は、出力を充電する回路にＰ
ＮＰバイポーラトランジスタを用い、コレクタを出力端
子に接続し、エミッタを高電位側電源端子に接続してい
る。そのため出力を充電する時に、エミッタ電圧は常に
一定に保たれており、ベース電圧は出力端子の電圧がベ
ース電圧に達するまでは出力端子の電圧に影響されるこ
とがない。
ＮＰバイポーラトランジスタを用い、コレクタを出力端
子に接続し、エミッタを高電位側電源端子に接続してい
る。そのため出力を充電する時に、エミッタ電圧は常に
一定に保たれており、ベース電圧は出力端子の電圧がベ
ース電圧に達するまでは出力端子の電圧に影響されるこ
とがない。
その結果ベース・エミッタ間電圧を常に大きく保つこと
ができ、出力充電時の特に後半においてもバイポーラト
ランジスタの電流が減少することがなく、出力電位を速
やかに上昇することができる。
ができ、出力充電時の特に後半においてもバイポーラト
ランジスタの電流が減少することがなく、出力電位を速
やかに上昇することができる。
第１図は本発明の一実施例の回路図、第２図は本発明の
他の実施例の回路図、第３図は従来のＢ１−ＣＭＯＳド
ライバー回路の回路図である。 １０１・・・・・・入力端子、１０２・・・・・・出力
端子、１０３・・・・・・高電位側電源端子、１０４，
１０７・・・・・・ＰチャネルＭＯＳＦＥＴ、１０５，
１０８，１０９・・・・・・ＮチャネルＭＯＳＦＥＴ、
１０６・・・・・・ＰＮＰバイポーラトランジスタ、１
１０，１１１・・団・接点、２０１，２０２・・・・・
・入力端子、２０３・・・・・・出力端子、２０５・・
・・・・ＰチャネルＭＯＳＦＥＴ。 ２０６・・・・・・ＮチャネルＭＯＳＦＥＴ、２０７・
・・・・・ＰＮＰバイポーラトランジスタ、３０１・・
・・・・入力端子、３０２・・・・・・出力端子、３０
３・・・・・・高電位側電源端子、３０４・・・・・・
ＰチャネルＭＯＳＦＥＴ、３０５．３０７・・・・・・
ＮチャネルＭＯＳＦＥＴ、３０６・・・・・・ＮＰＮバ
イポーラトランジスタ、３０８・・・・・・接点。
他の実施例の回路図、第３図は従来のＢ１−ＣＭＯＳド
ライバー回路の回路図である。 １０１・・・・・・入力端子、１０２・・・・・・出力
端子、１０３・・・・・・高電位側電源端子、１０４，
１０７・・・・・・ＰチャネルＭＯＳＦＥＴ、１０５，
１０８，１０９・・・・・・ＮチャネルＭＯＳＦＥＴ、
１０６・・・・・・ＰＮＰバイポーラトランジスタ、１
１０，１１１・・団・接点、２０１，２０２・・・・・
・入力端子、２０３・・・・・・出力端子、２０５・・
・・・・ＰチャネルＭＯＳＦＥＴ。 ２０６・・・・・・ＮチャネルＭＯＳＦＥＴ、２０７・
・・・・・ＰＮＰバイポーラトランジスタ、３０１・・
・・・・入力端子、３０２・・・・・・出力端子、３０
３・・・・・・高電位側電源端子、３０４・・・・・・
ＰチャネルＭＯＳＦＥＴ、３０５．３０７・・・・・・
ＮチャネルＭＯＳＦＥＴ、３０６・・・・・・ＮＰＮバ
イポーラトランジスタ、３０８・・・・・・接点。
Claims (1)
- 出力を充電する回路にＰチャネルＭＯＳＦＥＴとＮチャ
ネルＭＯＳＦＥＴとＰＮＰバイポーラ・トランジスタと
を有し、前記ＰチャネルＭＯＳＦＥＴのソース又はドレ
インの一方と前記ＮチャネルＭＯＳＦＥＴのソース又は
ドレインの一方及び前記ＰＮＰバイポーラトランジスタ
のベースが接続され、前記ＰチャネルＭＯＳＦＥＴのソ
ース又はドレインの他方と前記ＰＮＰバイポーラ・トラ
ンジスタのエミッタが高電位側の電源に接続され、前記
ＮチャネルＭＯＳＦＥＴのソース又はドレインの他方と
前記ＰＮＰバイポーラ・トランジスタのコレクタが出力
端子に接続され、前記ＰチャネルＭＯＳＦＥＴのゲート
と前記ＮチャネルＭＯＳＦＥＴのゲートが入力端子に接
続されたことを特徴とするドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219029A JP2844707B2 (ja) | 1989-08-25 | 1989-08-25 | ドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219029A JP2844707B2 (ja) | 1989-08-25 | 1989-08-25 | ドライバー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0382216A true JPH0382216A (ja) | 1991-04-08 |
| JP2844707B2 JP2844707B2 (ja) | 1999-01-06 |
Family
ID=16729139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219029A Expired - Lifetime JP2844707B2 (ja) | 1989-08-25 | 1989-08-25 | ドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844707B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222414B1 (en) * | 1993-12-07 | 2001-04-24 | Sgs-Thomson Microelectronics S.R.L. | Bipolar-plus-DMOS mixed-typology power output stage |
-
1989
- 1989-08-25 JP JP1219029A patent/JP2844707B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222414B1 (en) * | 1993-12-07 | 2001-04-24 | Sgs-Thomson Microelectronics S.R.L. | Bipolar-plus-DMOS mixed-typology power output stage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2844707B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3085130B2 (ja) | ドライバ回路 | |
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| JPH0287819A (ja) | ＢｉＣＭＯＳ論理回路 | |
| US4717845A (en) | TTL compatible CMOS input circuit | |
| JPH0382216A (ja) | ドライバー回路 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| JPS61274512A (ja) | 出力バツフア回路 | |
| US6222414B1 (en) | Bipolar-plus-DMOS mixed-typology power output stage | |
| US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
| JP2637773B2 (ja) | 相補型ｍｏｓ集積回路 | |
| JPH02305220A (ja) | Ｂｉ―ｃｍｏｓ回路 | |
| JPS61166223A (ja) | 複合形スイツチ回路 | |
| JPH07105707B2 (ja) | ３ステ−ト回路 | |
| JP2776621B2 (ja) | 出力回路 | |
| JP2610689B2 (ja) | 半導体集積回路 | |
| JPH04127604A (ja) | 差動増幅回路 | |
| JPS63288516A (ja) | トランジスタ回路 | |
| JP3008426B2 (ja) | ＢｉＣＭＯＳゲート回路 | |
| JPH0629794A (ja) | 半導体集積回路装置 | |
| JPS63305615A (ja) | バッファ回路 | |
| JPS61277224A (ja) | サ−マルヘツド駆動装置 | |
| JPH0244917A (ja) | ディジタル出力回路 | |
| JPH01194711A (ja) | インバータ回路 | |
| JPH0864707A (ja) | バイポーラｃｍｏｓ複合論理回路 | |
| JPH03201719A (ja) | Ｅｃｌ回路 |