JPH0378862A - 電子計算機組み込み制御方式 - Google Patents
電子計算機組み込み制御方式Info
- Publication number
- JPH0378862A JPH0378862A JP21633089A JP21633089A JPH0378862A JP H0378862 A JPH0378862 A JP H0378862A JP 21633089 A JP21633089 A JP 21633089A JP 21633089 A JP21633089 A JP 21633089A JP H0378862 A JPH0378862 A JP H0378862A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpu number
- received
- computer
- electronic computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims abstract description 36
- 238000004891 communication Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、オンライン処理システムの如く、複数の電子
計算機が共通の通信路を介して結合されるシステムにお
ける電子計算機組み込み制御方式％式％ 〔従来の技術〕 従来、この種のシステムに結合される電子計算機の台数
は、システムを構築した後は固定であり、よって、新た
に電子計算機をシステムに組み込むためには、システム
の再構築を行うことによって対応していた。すなわち、
システム構成情報を変更し、システムの再立ち上げを行
うようにしていた。
計算機が共通の通信路を介して結合されるシステムにお
ける電子計算機組み込み制御方式％式％ 〔従来の技術〕 従来、この種のシステムに結合される電子計算機の台数
は、システムを構築した後は固定であり、よって、新た
に電子計算機をシステムに組み込むためには、システム
の再構築を行うことによって対応していた。すなわち、
システム構成情報を変更し、システムの再立ち上げを行
うようにしていた。
上述したように、従来は新たに電子計算機をシステムに
組み込むのにシステムの再構築を行わなければならない
ため、システムを一時的に停止しなければならず、多数
の利用者に対して常時サービスを提供しなければならな
いシステムにおいては実施が困難であるという欠点があ
った。
組み込むのにシステムの再構築を行わなければならない
ため、システムを一時的に停止しなければならず、多数
の利用者に対して常時サービスを提供しなければならな
いシステムにおいては実施が困難であるという欠点があ
った。
本発明は上記の点に鑑み提案されたものであり、その目
的とするところは、システムの停止を行うことなく任意
の時点で電子計算機の組み込みを行うことのできる電子
計算機組み込み制御方式を提供することにある。
的とするところは、システムの停止を行うことなく任意
の時点で電子計算機の組み込みを行うことのできる電子
計算機組み込み制御方式を提供することにある。
本発明は上記の目的を達成するため、複数の電子計算機
が共通の通信路を介して結合されるシステムにおいて、 所定時間単位で他の電子計算機からのＣＰＵ番号の受信
待ちを行い、受信したＣＰＵ番号より１を引いた値が自
ＣＰＵ番号である場合に自ＣＰＵ番号を通信路に送信す
る自動認識機構と、所定時間内にＣＰＵ番号の受信がな
い場合に起動され、自ＣＰＵ番号が存在しタイムアウト
が所定回数に達した場合に自ＣＰＵ番号に１を加算して
所定の最大値に達した際に自ＣＰＵ番号を通信路に送信
し、自ＣＰＵ番号が存在せず他からＣＰＵ番号を受信し
ている場合はそれより１を引いた値を自ＣＰＵ番号に設
定して自ＣＰＵ番号を通信路に送信し、自ＣＰＵ番号が
存在せず他からｃｐＵ番号を受信していない場合は自Ｃ
ＰＵ番号を最大値に設定して自ＣＰＵ番号を通信路に送
信する組み込み機構とから構成される電子計算機組み込
み制御機構を各電子計算機に備えるようにしている。
が共通の通信路を介して結合されるシステムにおいて、 所定時間単位で他の電子計算機からのＣＰＵ番号の受信
待ちを行い、受信したＣＰＵ番号より１を引いた値が自
ＣＰＵ番号である場合に自ＣＰＵ番号を通信路に送信す
る自動認識機構と、所定時間内にＣＰＵ番号の受信がな
い場合に起動され、自ＣＰＵ番号が存在しタイムアウト
が所定回数に達した場合に自ＣＰＵ番号に１を加算して
所定の最大値に達した際に自ＣＰＵ番号を通信路に送信
し、自ＣＰＵ番号が存在せず他からＣＰＵ番号を受信し
ている場合はそれより１を引いた値を自ＣＰＵ番号に設
定して自ＣＰＵ番号を通信路に送信し、自ＣＰＵ番号が
存在せず他からｃｐＵ番号を受信していない場合は自Ｃ
ＰＵ番号を最大値に設定して自ＣＰＵ番号を通信路に送
信する組み込み機構とから構成される電子計算機組み込
み制御機構を各電子計算機に備えるようにしている。
本発明の電子計算機組み込み制御方式にあっては、各電
子計算機に備えられた電子計算機組み込み制御機構の自
動認識機構が所定時間単位で他の電子計算機からのＣＰ
Ｕ番号の受信待ちを行い、受信したＣＰＵ番号より１を
引いた値が自ＣＰＵ番号である場合に自ＣＰＵ番号を通
信路に送信し、所定時間内にＣＰＵ番号の受信がない場
合に同じく各電子計算機に備えられた電子計算機組み込
み制御機構の組み込み機構が起動され、自ＣＰＵ番号が
存在しタイムアウトが所定回数に達した場合に自ＣＰＵ
番号に１を加算して所定の最大値に達した際に自ＣＰＵ
番号を通信路に送信し、自ＣＰＵ番号が存在せず他から
ＣＰＵ番号を受信している場合はそれより１を引いた値
を自ＣＰＵ番号に設定して自ＣＰＵ番号を通信路に送信
し、自ｃｐＵ番号が存在せず他からＣＰＵ番号を受信し
ていない場合は自ＣＰＵ番号を最大値に設定して自ＣＰ
Ｕ番号を通信路に送信する。
子計算機に備えられた電子計算機組み込み制御機構の自
動認識機構が所定時間単位で他の電子計算機からのＣＰ
Ｕ番号の受信待ちを行い、受信したＣＰＵ番号より１を
引いた値が自ＣＰＵ番号である場合に自ＣＰＵ番号を通
信路に送信し、所定時間内にＣＰＵ番号の受信がない場
合に同じく各電子計算機に備えられた電子計算機組み込
み制御機構の組み込み機構が起動され、自ＣＰＵ番号が
存在しタイムアウトが所定回数に達した場合に自ＣＰＵ
番号に１を加算して所定の最大値に達した際に自ＣＰＵ
番号を通信路に送信し、自ＣＰＵ番号が存在せず他から
ＣＰＵ番号を受信している場合はそれより１を引いた値
を自ＣＰＵ番号に設定して自ＣＰＵ番号を通信路に送信
し、自ｃｐＵ番号が存在せず他からＣＰＵ番号を受信し
ていない場合は自ＣＰＵ番号を最大値に設定して自ＣＰ
Ｕ番号を通信路に送信する。
以下、本発明の実施例につき図面を参照して説明する。
第１図は本発明の電子計算機組み込み制御方式を適用し
たシステムの一実施例を示す構成図である。第１図にお
いて、Ａ、Ｂはそれぞれ別個の電子計算機であり、共通
の通信路ｌを介して互いに接続されてシステムを構成す
るものである。一方、それぞれの電子計算機Ａ、Ｂは電
子計算機組み込み制御機構ＬＡ、ＩＢを備えており、電
子計算機組み込み制御機構ＬＡ、ＩＢには自動認識機構
２Ａ、２Ｂおよび組み込み機構３Ａ、３Ｂが含まれてい
る。なお、各部の機能はその動作を通して説明すること
とする。
たシステムの一実施例を示す構成図である。第１図にお
いて、Ａ、Ｂはそれぞれ別個の電子計算機であり、共通
の通信路ｌを介して互いに接続されてシステムを構成す
るものである。一方、それぞれの電子計算機Ａ、Ｂは電
子計算機組み込み制御機構ＬＡ、ＩＢを備えており、電
子計算機組み込み制御機構ＬＡ、ＩＢには自動認識機構
２Ａ、２Ｂおよび組み込み機構３Ａ、３Ｂが含まれてい
る。なお、各部の機能はその動作を通して説明すること
とする。
第２図は第１図における自動認識機構２Ａ（２Ｂ）およ
び組み込み機構３Ａ （３Ｂ）の処理を示すフローチャ
ートである。
び組み込み機構３Ａ （３Ｂ）の処理を示すフローチャ
ートである。
第２図において、自動認識−機構２Ａ（２Ｂ）は、先ず
内部のタイマーをスタートさせ（ステップ２１）、共通
の通信路ｌからのＣＰＵ番号の受信待ちに入る（ステッ
プ２２）。そして、タイマーの設定時間内に受信があれ
ば、それがＣＰＵ番号の受信であるか否かを判断しくス
テップ２４）、Ｃｐｕ番号の受信であれば受信したＣＰ
Ｕ番号を記憶する（ステップ２５）。また、ＣＰＵ番号
の受信でなければステップ２２に戻る。ステップ２５の
後、自ＣＰＵ番号（自己の電子計算機のＣＰＵ番号）が
存在するか否かを判断しくステップ２６）、存在する場
合にはその受信したＣＰＵ番号がら１を引いた値が自Ｃ
ＰＵ番号と等しいか否かを判断しくステップ２７）、等
しければ自ＣＰＵ番号を共通の通信路βに送信しくステ
ップ２８）、タイマーをリセットしくステップ２９）、
ステップ２１に戻る。なお、ステップ２６で自ＣＰＵ番
号が存在しない場合、およびステップ２７で受信したＣ
ＰＵ番号から１を引いた値が自ＣＰＵ番号と等しくない
場合はステップ２９に直接移行する。
内部のタイマーをスタートさせ（ステップ２１）、共通
の通信路ｌからのＣＰＵ番号の受信待ちに入る（ステッ
プ２２）。そして、タイマーの設定時間内に受信があれ
ば、それがＣＰＵ番号の受信であるか否かを判断しくス
テップ２４）、Ｃｐｕ番号の受信であれば受信したＣＰ
Ｕ番号を記憶する（ステップ２５）。また、ＣＰＵ番号
の受信でなければステップ２２に戻る。ステップ２５の
後、自ＣＰＵ番号（自己の電子計算機のＣＰＵ番号）が
存在するか否かを判断しくステップ２６）、存在する場
合にはその受信したＣＰＵ番号がら１を引いた値が自Ｃ
ＰＵ番号と等しいか否かを判断しくステップ２７）、等
しければ自ＣＰＵ番号を共通の通信路βに送信しくステ
ップ２８）、タイマーをリセットしくステップ２９）、
ステップ２１に戻る。なお、ステップ２６で自ＣＰＵ番
号が存在しない場合、およびステップ２７で受信したＣ
ＰＵ番号から１を引いた値が自ＣＰＵ番号と等しくない
場合はステップ２９に直接移行する。
一方、ステップ２３においてタイマーの設定時間内にＣ
ＰＵ番号の受信がされないままタイムアウトした場合に
組み込み機構３Ａ（３Ｂ）が起動される。組み込み機構
３Ａ（３Ｂ）は、先ず自Ｃｐｕ番号が存在するか否かを
判断しくステップ３１）、存在する場合にはタイムアウ
トが２回続いたか否かを判断しくステップ３５）、続い
た場合には自ＣＰＵ番号に１を加算する（ステップ３６
）。
ＰＵ番号の受信がされないままタイムアウトした場合に
組み込み機構３Ａ（３Ｂ）が起動される。組み込み機構
３Ａ（３Ｂ）は、先ず自Ｃｐｕ番号が存在するか否かを
判断しくステップ３１）、存在する場合にはタイムアウ
トが２回続いたか否かを判断しくステップ３５）、続い
た場合には自ＣＰＵ番号に１を加算する（ステップ３６
）。
なお、最大数ｎに達した場合はｎのままとする。
その後、自ＣＰＵ番号が最大数ｎと等しいか否かを判断
しくステップ３７）、等しければ自ＣＰＵ番号を共通の
通信路ｌに送信しくステップ３８）、自動認識機構２Ａ
（２Ｂ）のステップ２１に移行する。また、ステップ
３５でタイムアウトが２回続いていない場合、およびス
テップ３７で自ＣＰＵ番号が最大数ｎと等しくない場合
には自動認識機構２Ａ、２Ｂのステップ２１に移行する
。
しくステップ３７）、等しければ自ＣＰＵ番号を共通の
通信路ｌに送信しくステップ３８）、自動認識機構２Ａ
（２Ｂ）のステップ２１に移行する。また、ステップ
３５でタイムアウトが２回続いていない場合、およびス
テップ３７で自ＣＰＵ番号が最大数ｎと等しくない場合
には自動認識機構２Ａ、２Ｂのステップ２１に移行する
。
一方、ステップ３１で自ＣＰＵ番号が存在しない場合は
、ＣＰＵ番号を受信しているか否かを判断しくステップ
３２）、受信している場合には受信しているＣＰＵ番号
から１を引いた値を自ＣＰＵ番号に設定しくステップ３
３）、ステップ３８に移行する。また、ステップ３２で
ＣＰＵ番号を受信していない場合は最大数ｎを自ＣＰＵ
番号に設定しくステップ３４）、ステップ３８に移行す
る。
、ＣＰＵ番号を受信しているか否かを判断しくステップ
３２）、受信している場合には受信しているＣＰＵ番号
から１を引いた値を自ＣＰＵ番号に設定しくステップ３
３）、ステップ３８に移行する。また、ステップ３２で
ＣＰＵ番号を受信していない場合は最大数ｎを自ＣＰＵ
番号に設定しくステップ３４）、ステップ３８に移行す
る。
次に、より具体的に動作を説明する。すなわち、第１図
において電子計算機Ａが共通の通信路ｌに既に接続され
ており、そこに電子計算機Ｂが接続された場合について
説明する。
において電子計算機Ａが共通の通信路ｌに既に接続され
ており、そこに電子計算機Ｂが接続された場合について
説明する。
先ず、いずれの電子計算機Ａ、Ｂも自動認識機構２Ａ、
２Ｂから動作を開始するが（動作時点は異なる。）、最
初は相手方よりＣＰＵ番号を受信することはないため、
タイムアウトしてステップ２３から組み込み機構３Ａ、
３Ｂに動作が移る。
２Ｂから動作を開始するが（動作時点は異なる。）、最
初は相手方よりＣＰＵ番号を受信することはないため、
タイムアウトしてステップ２３から組み込み機構３Ａ、
３Ｂに動作が移る。
既に接続されている電子計算機Ａでは、自ＣＰＵ番号が
既に与えられ存在するためステップ３１がらステップ３
５に移行し、以上の動作が２度続くと、電子計算機Ａの
ＣＰＵ番号は以前からｎであるため、ステップ３８で電
子計算機ＡがらｃＰＵ番号ｎが送信される。なお、既に
接続されている電子計算機が複数台ある場合は、ＣＰＵ
番号の最も大きい電子計算機からＣＰＵ番号番号光信さ
れる。
既に与えられ存在するためステップ３１がらステップ３
５に移行し、以上の動作が２度続くと、電子計算機Ａの
ＣＰＵ番号は以前からｎであるため、ステップ３８で電
子計算機ＡがらｃＰＵ番号ｎが送信される。なお、既に
接続されている電子計算機が複数台ある場合は、ＣＰＵ
番号の最も大きい電子計算機からＣＰＵ番号番号光信さ
れる。
電子計算機Ｂでは上記のＣＰＵ番号番号光信するとステ
ップ２５で記憶し、自ＣＰＵ番号はまだ存在しないため
ステップ２６からステップ２９に移行してステップ２１
に戻る。そして、再びタイムアウトしてステップ２３か
らステップ３１，３２と進んだ際に、既にＣＰＵ番号番
号光信しているためステップ３３でｎから１を引いた値
が自ＣＰＵ番号として設定されることになる。
ップ２５で記憶し、自ＣＰＵ番号はまだ存在しないため
ステップ２６からステップ２９に移行してステップ２１
に戻る。そして、再びタイムアウトしてステップ２３か
らステップ３１，３２と進んだ際に、既にＣＰＵ番号番
号光信しているためステップ３３でｎから１を引いた値
が自ＣＰＵ番号として設定されることになる。
以上の動作で各電子計算機Ａ、 ＢにＣＰＵ番号が設定
されることにより、システムを構成する電子計算機Ａ、
Ｈの相互の認識が可能となり、組み込みが完了する
。
されることにより、システムを構成する電子計算機Ａ、
Ｈの相互の認識が可能となり、組み込みが完了する
。
（発明の効果〕
以上説明したように、本発明の電子計算ａ組み込み制御
方式にあっては、既に組み込まれている電子計算機から
はＣＰＵ番号の大きい順にＣＰＵ番号が共通の通信路に
送信され、新たに接続された電子計算機に対してはそれ
にｂｉ＜ＣＰＵ番号が与えられるため、システムを停止
することなく自動的に電子計算機の組み込みが行える効
果がある。
方式にあっては、既に組み込まれている電子計算機から
はＣＰＵ番号の大きい順にＣＰＵ番号が共通の通信路に
送信され、新たに接続された電子計算機に対してはそれ
にｂｉ＜ＣＰＵ番号が与えられるため、システムを停止
することなく自動的に電子計算機の組み込みが行える効
果がある。
なお、新たな電子計算機の組み込みに限らず、電子計算
機を切り離した場合にも対処できるものである。
機を切り離した場合にも対処できるものである。
第１図は本発明の電子計算機組み込み制御方式を通用し
たシステムの一実施例を示す構成図および、 第２図は第１図における自動認識機構および組み込み機
構の処理を示すフローチャートである。 図において、 Ａ、 Ｂ・・・・・・・・・電子計算機！・・・・・・
・・・・・・・・・通信路ＬＡ、ＩＢ・・・電子計算機
組み込み制御機構２Ａ、２Ｂ・・・自動認識機構 ３Ａ、３Ｂ・・・組み込み機構
たシステムの一実施例を示す構成図および、 第２図は第１図における自動認識機構および組み込み機
構の処理を示すフローチャートである。 図において、 Ａ、 Ｂ・・・・・・・・・電子計算機！・・・・・・
・・・・・・・・・通信路ＬＡ、ＩＢ・・・電子計算機
組み込み制御機構２Ａ、２Ｂ・・・自動認識機構 ３Ａ、３Ｂ・・・組み込み機構
Claims (1)
- 【特許請求の範囲】 複数の電子計算機が共通の通信路を介して結合されるシ
ステムにおいて、 所定時間単位で他の電子計算機からのＣＰＵ番号の受信
待ちを行い、受信したＣＰＵ番号より１を引いた値が自
ＣＰＵ番号である場合に自ＣＰＵ番号を通信路に送信す
る自動認識機構と、 所定時間内にＣＰＵ番号の受信がない場合に起動され、
自ＣＰＵ番号が存在しタイムアウトが所定回数に達した
場合に自ＣＰＵ番号に１を加算して所定の最大値に達し
た際に自ＣＰＵ番号を通信路に送信し、自ＣＰＵ番号が
存在せず他からＣＰＵ番号を受信している場合はそれよ
り１を引いた値を自ＣＰＵ番号に設定して自ＣＰＵ番号
を通信路に送信し、自ＣＰＵ番号が存在せず他からＣＰ
Ｕ番号を受信していない場合は自ＣＰＵ番号を最大値に
設定して自ＣＰＵ番号を通信路に送信する組み込み機構
とから構成される電子計算機組み込み制御機構を各電子
計算機に備えたことを特徴とする電子計算機組み込み制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21633089A JPH0378862A (ja) | 1989-08-23 | 1989-08-23 | 電子計算機組み込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21633089A JPH0378862A (ja) | 1989-08-23 | 1989-08-23 | 電子計算機組み込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378862A true JPH0378862A (ja) | 1991-04-04 |
Family
ID=16686846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21633089A Pending JPH0378862A (ja) | 1989-08-23 | 1989-08-23 | 電子計算機組み込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07261756A (ja) * | 1994-03-18 | 1995-10-13 | Yamaha Corp | 電子楽器ネットワークシステム |
-
1989
- 1989-08-23 JP JP21633089A patent/JPH0378862A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07261756A (ja) * | 1994-03-18 | 1995-10-13 | Yamaha Corp | 電子楽器ネットワークシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6006017A (en) | System for determining the frequency of repetitions of polling active stations relative to the polling of inactive stations | |
| US6859669B2 (en) | Apparatus and method of controlling activation of home automation system | |
| JPH09168053A (ja) | 遠隔装置への保守情報の通信方法及び保守情報を受信する装置 | |
| JPH0683221B2 (ja) | データ通信方法及び通信システム | |
| US4199662A (en) | Hybrid control of time division multiplexing | |
| KR0127913B1 (ko) | 통신 네트워크 | |
| CN117439838B (zh) | 一种面向边缘计算网关主从机自适应快速组网方法 | |
| JP3764679B2 (ja) | スマートカードタイプエンティティおよび通信レベルにおいてその時間管理を行う方法 | |
| US5511230A (en) | Communication system between master system and multiple slave systems in time division mode where a next slave is serviced upon receipt of final acknowledgement | |
| JPH0378862A (ja) | 電子計算機組み込み制御方式 | |
| JP3730545B2 (ja) | サービス制御アプリケーション実行方法及びシステム | |
| CN116566761A (zh) | Spi双主机共享仲裁系统及方法 | |
| JPH02212955A (ja) | プロトコルマシン | |
| CN104052776A (zh) | Vm开机方法、vmm、共享存储系统、vdi系统及物理主机 | |
| US9380085B2 (en) | Server and method for providing collaboration service, and sociality management server | |
| CN111565444B (zh) | 一种通信装置 | |
| JPH01103046A (ja) | 通信制御方式 | |
| JP3222030B2 (ja) | 端末機、監視装置及び通信装置 | |
| JPS60177748A (ja) | 回線制御方式 | |
| KR910006456B1 (ko) | 패드시스템에 있어서 공중통신 전화망 가입자의 서비스 방법 | |
| JP2750934B2 (ja) | マルチ接続における通信方式 | |
| JP2502850B2 (ja) | Ｓｃｓｉシステムのコミュニケ―ション方法 | |
| JPH0630506B2 (ja) | シリアル通信装置 | |
| KR20050099660A (ko) | 멀티프로세서 시스템에서의 데이터 동기 방법 | |
| CN117850851A (zh) | 一种高可靠且热升级友好的虚拟交换机软件系统 |