JPH0378818B2 - - Google Patents

Description

【発明の詳細な説明】 ＜本発明の属する分野＞ 本発明はパタン発生回路に関する。

＜従来の技術＞（第５図および第６図） 光デイジタル伝送路においては、レーザダイオ
ードの特性上２値伝送が有効である。しかし、伝
送中継系におけるタイミング再生に問題を生じな
い様な例えば、ほぼランダムなデータ信号をＭ＋
１ビツトごとに区切り、Ｍビツト目の内容を反転
させたものをＭ＋ビツト目の内容と置換して、こ
れを発生信号とするものがある。このような規則
に基いて得られる信号系列を、Ｍビツト１コンプ
リメンタリコード（略してMB1Cコード）と呼
び、光デイジタル伝送路の２値符号として用いら
れている符号形式が必要となる。本発明は上記
MB1Cコードを用いた光デイジタル伝送路の評価
を行なうために用いるパタン発生回路についてな
されたものである。

第５図は、このような従来のMB1Cコードによ
るパタン発生回路の一例を示す図である。

図において、１は、クロツクパルスがＭ＋１個
入力されるごとに、１個のパルスを出力する分周
器である。２は、入力された符号を、クロツクパ
ルスが入力されるごとに一時記憶し、次のクロツ
クパルスが入力されると記憶された符号を出力す
る１ビツトのシフトレジスタである。３は、シフ
トレジスタ２からの出力符号を反転して出力する
インバータである。４は、分周器１からの分周出
力によつて４ａ側から４ｂ側に切換わるスイツチ
である。

次に、上記の回路の動作について、5B1Cコー
ドを例にとつて、第６図のタイムチヤートによつ
て説明する。

先ず、クロツクパルス（第６図イ）に同期し
て、符号系列ａ，ｂ，ｃ，ｄ，ｅ，………（同図
ハ）が、スイツチ４の端子４ａおよびシフトレジ
スタ２に入力されると、スイツチ４の端子４ｂに
は、シフトレジスタ２およびインバータ３によつ
て、１クロツクパルス時間だけ遅れて反転された
符号系列，，，，，………（同図ニ）
が出力される。

一方、クロツクパルス分周器１によつて1/6分
周され、t₁時から６個目のクロツクパルスに同期
した１個の分周パルスが、t₂時に分周器１から出
力され（同図ロ）、この分周パルスによつて、ス
イツチ４は、４ａ側から４ｂ側へ、１クロツクパ
ルス時間だけ接続される。

スイツチ４は、分周器１からの分周パルスが入
力されない時間（t₁からt₂まで）は、４ａ側に接
続されているため、符号系列ａ，ｂ，ｃ，ｄ，ｅ
が、そのまま出力される。そして、t₂時において
スイツチ４は４ｂ側に接続されるから、この時の
インバータ３出力が続けて出力され、これによ
つてａ，ｂ，ｃ，ｄ，ｅ，となる符号系列、即
ち、5B1Cコード化された符号系列が出力される
ことになる（同図ホ）。

t₂時から１クロツクパルス時間経過したt₃時
に、スイツチ４は４ａ側に戻り、初期状態（t₁
時）に戻り、以下、t₁からt₃を１サイクルとして
同様の動作が繰返され、5B1Cコード化されたパ
タン信号が連続して出力される。

＜本発明が解決しようとする問題点＞ 上記の回路によつて高速（例えば2GHz）の
MB1Cコード化されたパタン信号出力を得るため
には、分周器１、シフトレジスタ２、インバータ
３がそれぞれ高速において安定に動作しなければ
ならない。

しかしながら、このような高速動作を安定に行
なえる素子は、無い場合が多く、またあるとして
も極端に高価である。

したがつて、上記のような従来の回路では、
MB1Cコード化された高速のパタン信号出力を得
ることは極めて困難であつた。

＜本発明の目的＞ 本発明は、上記の問題点を解決するためになさ
れたもので、比較的低速な素子を用いて、MB1C
コード化された高速のパタン信号出力を発生する
パタン発生回路を提供することを目的とする。

＜本発明の一実施例＞（第１図〜第３図） 第１図は本発明の一実施例の10B1Cコード化さ
れたパタン発生回路を示す図である。

図において、１０は、クロツクパルスに同期す
る１ビツトのシフトレジスタであり、１１〜１４
はインバータである。

１５〜１８は、後述する選択用信号発生器２０
からの選択パルスを受けると、インバータ１１〜
１４からの出力を通過させ、選択用信号発生器２
０からの選択パルスを受けていないときは、クロ
ツクパルスに同期して、入力端子Ａ〜Ｄの４系統
に並列入力される符号をそれぞれ通過させる選択
回路である。

１９は選択回路１５〜１８からの並列に入力さ
れた符号を、一定速度（クロツクパルスの４倍の
速度）で順次切換えて直列符号列に変換する直列
変換回路である。

２０は、クロツクパルスに同期して所定のタイ
ミングに、いずれかの選択回路１５，１６，１
７、または１８、に選択パルスを出力する選択用
信号発生器である。10B1Cコードを発生するため
の選択用信号発生器２０の具体的一実施構成例を
第２図に示す。

同図において、２１〜３０は、クロツクパルス
に同期する１ビツトのシフトレジスタであり、直
列に10段接続されている。３１は、シフトレジス
タ２１〜３０の全ての出力を入力としてもつ10入
力NORゲートである。また、NORゲート３１の
出力は、シフトレジスタ２１に入力されるととも
に、第１図に示すように、選択回路１５に接続さ
れている。同様に、シフトレジスタ２２の出力は
選択回路１８に、シフトレジスタ２５の出力は選
択回路１７に、また、シフトレジスタ２８は選択
回路１６にそれぞれ接続されている。

＜実施例の動作＞ 次に、上記の回路の動作について、第３図のタ
イムチヤートによつて説明する。

先ず、回路全体の動作説明のまえに、第２図に
示された選択用信号発生器２０の動作について、
予め説明する。

動作の初期状態としてt₁時に、各シフトレジス
タ２１〜３０の出力が全て“Ｌ”状態にあるとす
ると、NORゲート３１の出力は“Ｈ”となり、
この“Ｈ”信号は、シフトレジスタ２１に記憶さ
れる。t₁時から１クロツク時間後のt₂時には、シ
フトレジスタ２１に記憶された“Ｈ”信号がシフ
トレジスタ２２に入力および記憶されるととも
に、NORゲート３１に入力されるため、NORゲ
ート３１の出力は“Ｌ”となる。以下同様にし
て、クロツクパルス（第３図ロ）の入力毎に、
“Ｈ”信号が後続のシフトレジスタ２３〜３０に
順次シフトされて、t₁時から12個目のクロツクパ
ルスが入力された時点で、全てのシフトレジスタ
２１〜３０の出力が“Ｌ”となり初期状態に戻
り、上記の動作が連続して繰返される。

したがつて、NORゲート３１、シフトレジス
タ２２，２５、および２８のそれぞれの出力から
得られる選択パルスは、第３図ハ〜ヘに示すよう
に、t₁を初期状態として、所定間隔をもつて偏移
されたパルスとなる。

次に、第１図のパタン発生回路について説明す
る。

先ず、４系統の並列入力端子Ａ〜Ｄに、t₁時に
４ビツトの符号系列a₁，b₁，c₁およびd₁がそれぞ
れ並列入力され、１クロツク時間後のt₂時には、
同様に次の４ビツト符号系列a₂，b₂，c₂およびd₂
が入力され、以下、順次クロツクパルスに同期し
て４ビツトの符号系列が入力される（第３図イ）。

一方、選択用信号発生器２０において、t₁時に
NORゲート３１の出力はＨ状態となり、選択回
路１５にこの“Ｈ”信号（選択パルス）が送出さ
れる（同図ハ）。

t₁時に選択用信号発生器２０のNORゲート３
１からの選択パルスを受けた選択回路１５は、イ
ンバータ１１の出力を直列変換回路１９へ通過さ
せるが、このインバータ１１の出力符号は、t₁時
より１クロツク前（t₀）に入力端子Ｄに入力され
た符号d₀（図示せず）がシフトレジスタ１０によ
つて一時記憶され、t₁時にシフトレジスタ１０か
ら出力され、インバータ１１によつて反転出力さ
れた符号₀である。

t₁時において、他の選択回路１６〜１８は選択
用信号発生器２０からの選択パルスを受けていな
いため（同図ニ〜ヘ）、入力端子Ｂ，Ｃ、および
Ｄに入力されている符号系列b₁，c₁およびd₁は、
それぞれの選択回路１６〜１８を通過して直列変
換回路１９に入力される。

したがつて、t₁時における各選択回路１５〜１
８の出力符号は、それぞれ₀、b₁，c₁，d₁とな
り、直列変換回路１９に並列入力され、直列変換
回路１９によつて、t₁時から１クロツク時間内
に、直列な符号系列₀，b₁，c₁，d₁が出力され
る（同図ト）。

t₁時から１クロツク時間後のt₂時において、選
択用信号発生器２０のシフトレジスタ２１のt₁時
に記憶された“Ｈ”信号はシフトレジスタ２２に
入力および記憶されるとともに、NORゲート３
１に入力されるため、選択パルスは発生されな
い。

したがつて、t₂時に入力端子Ａ〜Ｄに入力され
た符号系列a₂，b₂，c₂およびd₂（同図イ）は、そ
れぞれの選択回路１５〜１８を通過し直列変換回
路１９に入力され、直列な符号系列a₂，b₂，c₂，
d₂（同図ト）が出力される。

次に、t₂時から１クロツク後のt₃時には、選択
用信号発生器２０のシフトレジスタ２２のt₁時に
記憶された“Ｈ”信号がシフトレジスタ２３に入
力および記憶されるとともに、選択パルスとして
選択回路１８に入力される（同図ヘ）。このため、
t₃時に入力端子Ａ〜Ｄに並列入力された符号系列
a₃，b₃およびc₃は、各選択回路１５〜１７を通過
し直列変換回路１９に入力されるが、選択回路１
８は、選択パルスによつてインバータ１４からの
反転符号出力₃を通過させる。

したがつて、t₃時における直列変換回路１９の
出力は、直列な符号系列a₃，b₃，c₃，₃となる。

即ち、入力端子Ａ〜Ｄに並列入力される符号系
列a₁，b₁，c₁……のb₁から10ビツト目および11ビ
ツト目の符号は、c₃，₃となつて出力され、こ
れによつて、10B1Cコードのパタン信号が得られ
る。

以下同様にして、入力符号の11ビツト目の信号
が入力される選択回路１５〜１８に、選択用信号
発生器２０から選択パルスが出力され、t₆時に符
号a₄から11ビツト目の符号c₆が₆に置換され、t₃
時に符号d₆から11ビツト目の符号b₉が₉に置換
され、直列変換回路１９から10B1Cコード化され
た連続した直列なパタン信号出力（同図ト）が得
られる。

＜本発明の他の実施例＞（第４図） なお、上記実施例では、10B1Cコード化された
パタン信号出力を発生させたが、これは10B1Cコ
ードだけでなく、選択用信号発生器２０のシフト
レジスタ２１〜３０の段数を増減して、選択パル
スの出力を決定することによつて、MB1Cコード
化されたパタン信号出力を得ることができる。

また、上記実施例では、入力符号を４ビツトの
並列信号として、それぞれに選択回路を設けてい
たが、これは、必要とするコードMB1CのＭ＋１
以内の複数であれば、選択用信号発生器をそのコ
ードに対応させることによつて、同様に適用でき
る。

さらに、本発明の他の実施例を第４図に示す。

同図において、４０は選択回路１５への選択パ
ルスを１／Ｘに分周して負パルスを出力する分周
器であり、４１は排他的論理和回路（EX−OR
回路）であり、分周器４０からの出力とシフトレ
ジスタ１０からの出力とを入力としてもち、その
出力は選択回路１５に接続されている。

上記の回路において、選択回路１５に選択パル
スがＸ回出力されるまでは、分周器４０の出力は
“Ｈ”のままであり、シフトレジスタ１０の符号
出力は、排他的論理和回路４１によつて反転さ
れ、選択回路１５を通過して出力される。

そして、選択回路１５に選択パルスがＸ回出力
されると、分周器４０の出力が“Ｌ”となる。こ
のため、シフトレジスタ１０の符号出力が排他的
論理和回路４１を反転されずに通過し、シフトレ
ジスタ１０の符号出力がそのまま選択回路１５を
通過して出力されることになる。

即ち、MB1CコードにおけるＭ＋１ビツト目の
符号が、Ｍビツト目の反転されない符号に置換さ
れたことになり、MB1Cコードに対して誤りが挿
入されたことになる。

この回路では、分周器４０の分周比Ｘの値によ
つて、MB1Cコードの誤り挿入の率を変化させる
ことができるため、MB1Cコード誤り測定器や伝
送機器等のMB1Cコード誤り検出機能のチエツク
に効果的である。

＜本発明の効果＞ 以上の説明から明らかなように、本発明のパタ
ン発生回路は、Ｎ系統に並列入力された符号列を
MB1Cコード化し、これを、直列変換することに
よつて、入力の符号速度に対してＮ倍の速度でパ
タン信号を発生している。

このため、従来の回路のように、高速の素子を
必要とせず、一般に利用されている比較的低速な
安価な素子によつて容易に高速のMB1Cコード化
されたパタン信号を発生することができる。

【図面の簡単な説明】

第１図は、本発明のパタン発生回路の一実施例
を示す図、第２図は、第１図の一部の具体例を示
す図、第３図は、第１図の動作を示すタイムチヤ
ートである。第４図は、本発明の他の実施例を示
す図である。第５図は、従来のパタン発生回路を
示す図、第６図は、第５図の動作を示すタイムチ
ヤートである。 １……分周器、２……シフトレジスタ、３……
インバータ、４……スイツチ、１０……シフトレ
ジスタ、１１〜１４……インバータ、１５〜１８
……選択回路、１９……直列変換回路、２０……
選択用信号発生器、２１〜３０……シフトレジス
タ、３１……NORゲート、４０……分周器、４
１……排他的論理和回路。

Claims (1)

1. 【特許請求の範囲】 １ 選択パルスを出力する選択用信号発生器と； Ｎ系統に並列同期入力される符号列を入力し、
   該符号を反転出力するＮ個のインバータと； 二系統の入力端子を有し、一方の入力端子には
   前記符号列が入力され、他方の入力端子には前記
   インバータからの反転符号が入力され、前記選択
   信号発生器からの選択パルスの有無によつて、ど
   ちらか一方の入力端子に入力された符号を通過出
   力させるＮ個の選択回路と； 前記選択回路のＮ系統の並列出力された符号列
   を直列の符号列に変換するための直列変換回路と
   を備え； 前記Ｎ系統に並列同期入力される符号列をＭ＋
   １ビツト単位にして、Ｍ＋１ビツト目の符号が入
   力される前記選択回路に前記選択用信号発生器か
   ら選択パルスが送出されることによつて、Ｍ＋１
   ビツト目の符号が、Ｍビツト目の符号を前記イン
   バータによつて反転された反転符号に、置換され
   ることによつて規則化されたＮ系統の並列な符号
   列（Ｍビツト１コンプリメンタリコード、MB1C
   コード）を前記直列変換回路によつて直列の符号
   列に変換し、MB1Cコード化されたパタン信号を
   発生するようにしたことを特徴とするパタン発生
   回路。 ２ Ｎ系統の選択用信号発生回路の内１系統の信
   号を入力しＸ回パルスが入力されるたびに１個の
   パルスが出力される１／Ｘ分周回路と該分周回路
   の出力誤りパルスを入力し誤りパルスの有無によ
   りＭ＋１ビツト目の信号がＭビツト目の反転符号
   あるいは非反転符号に置換される様に制御する排
   他的論理和とを有することを特徴とする特許請求
   の範囲第１項記載のパタン発生回路。