JPH0378818A - Data processor - Google Patents

Data processor

Info

Publication number
JPH0378818A
JPH0378818A JP21478589A JP21478589A JPH0378818A JP H0378818 A JPH0378818 A JP H0378818A JP 21478589 A JP21478589 A JP 21478589A JP 21478589 A JP21478589 A JP 21478589A JP H0378818 A JPH0378818 A JP H0378818A
Authority
JP
Japan
Prior art keywords
data
pointer
command
data processing
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21478589A
Other languages
Japanese (ja)
Inventor
Yoichi Igarashi
陽一 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21478589A priority Critical patent/JPH0378818A/en
Publication of JPH0378818A publication Critical patent/JPH0378818A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify the start of a data processor by designating a head address of a storage circuit which receives and stores a data processing procedure in combining with a start command. CONSTITUTION:A command register stores a start command and the pointer data. This pointer data is sent to a pointer included in a format control from the command register via a point data line and a gate. The signal transmitted through a start instruction line formed by decoding the start command taken into the command register is transmitted also to the gate. Then the pointer data is set to the pointer with the start of a programmable logic array PLA. As a result, a format buffer is read at and after the address designated by the pointer, and a series of data processing operations are carried out based on a group of commands. Thus the start of a data processor is simplified.

Description

【発明の詳細な説明】 C産業上の利用分野〕 この発明は、データ処理装置に関し、例えばフリー・フ
ォーマット・ハードディスク・コントローラ等の周辺装
置に利用して有効な技術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a data processing device, and relates to a technique that is effective for use in peripheral devices such as free format hard disk controllers.

〔従来の技術〕[Conventional technology]

フリー・フォーマット・ハードディスク・コントローラ
の1つとして、ファイル・データ・プロセッサ(以下、
FDPという)が製品化されている。このFDPは、任
意のバイト長の設定が可能で多種のフォーマントに対応
可能である。
As one of the free format hard disk controllers, the file data processor (hereinafter referred to as
FDP) has been commercialized. This FDP can be set to any byte length and is compatible with a variety of formats.

なお、ハードディスクコントローラは、例えば雑誌’ 
イア 5’ −7エイスJ N[L84.1984年5
月発行、頁229〜頁237で知られている。
Note that the hard disk controller can be used, for example, for magazines.
Ia 5'-7 Eighth J N [L84. 1984 5
Published in May, pages 229-237.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記FDPは、外部に設けられるファイル管理ユニット
(ファイル・マネージャー;FM)より、処理手順(コ
マンド列)を受け取り、内部のメモリ (フォーマット
バッファ)に蓄える。FDPは、このようなコマンド列
の取り込みの後、ファイル・マネージャー(ローカル汎
用プロセッサ)からの実行命令(スタートコマンド)を
受け取り、上記取り込んだ処理手順に従ってデータ処理
を実行する。このとき、間接レジスタであるフォーマン
トバソファポンタにポインタ値(先頭アドレス)を設定
した後に直接レジスタであるコマンドレジスタにスター
トコマンドを設定するという二重手間を必要とする。
The FDP receives a processing procedure (command sequence) from an external file management unit (file manager; FM) and stores it in an internal memory (format buffer). After importing such a command sequence, the FDP receives an execution command (start command) from the file manager (local general-purpose processor) and executes data processing according to the imported processing procedure. At this time, it is necessary to set a pointer value (starting address) in the formant bath converter, which is an indirect register, and then set a start command in the command register, which is a direct register.

この発明の目的は、起動の簡素化を図ったデータ処理装
置を提供することにある。
An object of the present invention is to provide a data processing device that is easy to start up.

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、データの処理手順を受け取り記憶する記憶回
路に記憶された上記処理手順に従いデータ処理を行うデ
ータ処理回路において、上記記憶回路の先頭アドレス指
定をスタートコマンドと組み合わせて行うようにする。
That is, in a data processing circuit that processes data according to the processing procedure stored in a storage circuit that receives and stores a data processing procedure, the start address of the storage circuit is specified in combination with a start command.

〔作 用〕 上記した手段によれば、スタートポインタ値をスタート
コマンドで設定できるから、起動の簡素化と高速化が可
能になる。
[Function] According to the above-described means, the start pointer value can be set by the start command, so it is possible to simplify and speed up the startup.

〔実施例〕〔Example〕

第2図には、この発明が適用されるファイル・データ・
プロセッサ(以下、単にFDPという)の一実施例のブ
ロック図が示されている。同図の各回路ブロックは、公
知の半導体集積回路の製造技術によって、特に制限され
ないが、単結晶シリコンのような1個の半導体基板上に
おいて形成される。
Figure 2 shows the file data to which this invention is applied.
A block diagram of one embodiment of a processor (hereinafter simply referred to as FDP) is shown. Each circuit block in the figure is formed on a single semiconductor substrate such as, but not limited to, single-crystal silicon using known semiconductor integrated circuit manufacturing techniques.

FMインターフェイスは、前記のようにFDP。The FM interface is FDP as mentioned above.

ホストバスコントローラ及びドライブを含めた制御を行
うファイル・マネージャー(以下、単にFMという)と
の間のインターフェイス回路を構成する。FDPとFM
との間では、次のような信号の授受が行われる。
It constitutes an interface circuit between the host bus controller and a file manager (hereinafter simply referred to as FM) that controls the drive. FDP and FM
The following signals are exchanged between the

FMは、ホストバスから発行されたコマンドを受け取り
それを解読する。上記コンマントを解読した結果、デー
タのり一ド/ライトなどの処理を行う必要があるときに
は、FMがFD、Pに必要な設定を行い、コマンドを発
行する。ドライブからリードしたときのデータにECC
エラーが発生したときには、FDPはFMに対してエラ
ーが発生したことを伝える。訂正が必要なとき、FMは
FDPに対して必要な設定を行った後に訂正コマンドを
発行する。このコマンドの結果を持ちFMがFDPのデ
ータバッファに残されているデータを訂正する。
The FM receives commands issued from the host bus and decodes them. As a result of deciphering the command, if it is necessary to perform processing such as data read/write, the FM makes necessary settings for the FD and P and issues the command. ECC on data when read from the drive
When an error occurs, the FDP notifies the FM that an error has occurred. When correction is necessary, the FM issues a correction command after making the necessary settings for the FDP. With the result of this command, the FM corrects the data left in the FDP's data buffer.

上記のようなFMとFDPの信号の授受け、上記FMイ
ンターフェイスを介して行われる。FMインターフェイ
スは、FMより直列レジスタにセットされたデータをも
とに間接レジスタ、データバッファ、フォーマットバッ
ファにデータを設定したり、直接コマンドのデコード及
びコマンド実行状態の表示を行う。
The transmission and reception of FM and FDP signals as described above is performed via the FM interface. The FM interface sets data in the indirect register, data buffer, and format buffer based on data set in the serial register by the FM, decodes direct commands, and displays command execution status.

ホストインターフェイスは、ホストとのデータ転送に必
要な信号を生成し、ホストとデータバッファのデータ転
送制御を行う。
The host interface generates signals necessary for data transfer with the host and controls data transfer between the host and the data buffer.

フォーマットバッファは、フォーマットコマンドを格納
する。フォーマットコントロールは、間接レジスタのそ
れぞれに所定のデータがセントされると、自動的にデー
タをフォーマットバッファに書き込み、またスタートコ
マンドが発行されるとフォーマットバッファの内容を読
み出して、そのコードを次のPLAに出力する。
The format buffer stores format commands. The format control automatically writes data to the format buffer when specified data is sent to each indirect register, and when a start command is issued, reads the contents of the format buffer and transfers the code to the next PLA. Output to.

PLA (プログラマブル・ロジ・lり・アレイ)は、
スタートコマンドが発行されると、フォーマットコマン
ドに従い、ドライブインターフェイス、ECC,レジス
タ、フォーマットコントロールを制御する。
PLA (Programmable Logistics/Array) is
When a start command is issued, the drive interface, ECC, registers, and format control are controlled according to the format command.

ドライブインターフェイスは、PLAの匍H卸により、
ドライブデータのリード/ライト/コンベアを行う。ま
た、シリアルデータ/パラレルデータの変換を行う。
The drive interface is made of PLA.
Read/write/convey drive data. It also converts serial data/parallel data.

ECCは、ECC,CRCの生成、チエツク及びECC
訂正パターンを求める演算を行う。
ECC is ECC, CRC generation, check and ECC
Perform calculations to obtain a correction pattern.

レジスタは、ドライブとのアクセスに必要なデータやモ
ード設定情報を格納する。
The register stores data and mode setting information necessary for accessing the drive.

データバッファは、ドライブとホスト間の転送データを
格納する。あるいは、上記FMの外部RAMとしても利
用できる。
The data buffer stores data transferred between the drive and the host. Alternatively, it can also be used as an external RAM for the FM.

バッファコントロールは、コマンド実行中はポトスから
とドライブからとのアクセスが競合しないように2面の
バッファの切り換えを行う。
Buffer control switches between two buffers during command execution so that accesses from Pothos and from the drive do not conflict.

タイマは、リトライ回数の監視、インデックスパルス人
力の監視を行う。
The timer monitors the number of retries and the manual power of the index pulse.

ボートは、入出力データポートである。A port is an input/output data port.

上記FDPのデータ転送動作の概略は、次の通りである
The outline of the data transfer operation of the FDP is as follows.

(1)FM(ローカルプロセッサ)がホストからのコマ
ンドを受け取る。
(1) FM (local processor) receives commands from the host.

(21F Mは、転送アドレス、バイト数をFDPに設
定する。
(21FM sets the transfer address and number of bytes to FDP.

(3) F MがFDPに対してコマンドを発行する。(3) FM issues a command to FDP.

(4) F D Pは、ディスクからリードしたデータ
をデータバッファに格納する。
(4) FDP stores the data read from the disk in the data buffer.

(5)データの格納が終了すると、データバッファに格
納されたデータを、ホスト(MPU又はDMAC)に出
力する。
(5) When data storage is completed, the data stored in the data buffer is output to the host (MPU or DMAC).

第1図には、この発明の要部一実施例のブロック図が示
されている。
FIG. 1 shows a block diagram of an embodiment of the main part of the present invention.

コマンドレジスタは、上記FMゼインーフェイスに含ま
れる1つのレジスタであり、この実施例ではコマンドレ
ジスタには、スタートコマンドとポインタデータが格納
される。このコマンドレジスタに設定されたポインタデ
ータは、ポインタデータラインとゲートとを介してフォ
ーマットコントロールに含まれるポインタに伝えられる
。コマンドレジスタに取り込まれたスタートコマンドの
解読により形成されたスタート指示ラインを通した信号
はゲートにも伝えられ、PLAの起動とともに上記ポイ
ンタデータがポインタにセットされる。
The command register is one register included in the FM interface, and in this embodiment, a start command and pointer data are stored in the command register. Pointer data set in this command register is transmitted to a pointer included in the format control via a pointer data line and a gate. A signal through the start instruction line formed by decoding the start command taken into the command register is also transmitted to the gate, and the above pointer data is set in the pointer when the PLA is activated.

これにより、ポインタが指定するアドレスからフォーマ
ットバッファの読み出しが行われ、そのコマンド群に従
って一連のデータ処理動作が実行される。
As a result, the format buffer is read from the address specified by the pointer, and a series of data processing operations are executed according to the command group.

従来技術のもとでは、上記第2図のレジスタに含まれる
アドレスレジスタにフォーマットポインタを選択するた
めのアドレスをセットし、データレジスタにフォーマッ
トバッファのポインタデータをセットすることにより、
内部アドレスバス及びデータバス(カーネルバス)を介
してポインタの設定が行われるものである。これに比べ
て、この実施例では、スタートコマンドにポインタデー
タを組み合わせて入力するだけで、処理すべき手順に対
応したコマンドの指定をコマンドレジスタに対して直接
に行うことによって実行できる。
Under the conventional technology, an address for selecting a format pointer is set in the address register included in the registers shown in FIG. 2, and format buffer pointer data is set in the data register.
Pointers are set via an internal address bus and a data bus (kernel bus). In contrast, in this embodiment, by simply inputting a combination of a start command and pointer data, the command corresponding to the procedure to be processed can be specified directly to the command register.

ちなみに、上記間接レジスタを用いた構成ではホスト側
からFDPの起動に5ステツプ命令(60サイクル)を
必要としていたものが、上記コマンドレジスタ等の直接
レジスタを用いる構成に代えることによって、2ステツ
プ命令(24サイクル)と大幅にFDPの起動を軽減で
きるものとなる。
Incidentally, the configuration using the indirect registers described above required a 5-step instruction (60 cycles) from the host side to start the FDP, but by replacing it with the configuration using direct registers such as the command register described above, it now requires a 2-step instruction (60 cycles) to start the FDP from the host side. 24 cycles), which can significantly reduce the activation of FDP.

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 データの処理手順を受け取り記憶するフォーマットバッ
ファに記憶されたコマンドに従いデータ処理を行うFD
Pにおいて、スタートコマンドと組み合わせてスタート
ポインタ値を設定可能にすることにより、起動の簡素化
と高速化が可能になるという効果が得られる。
The effects obtained from the above embodiments are as follows. In other words, an FD that processes data according to commands stored in a format buffer that receives and stores data processing procedures.
In P, by making it possible to set the start pointer value in combination with the start command, it is possible to simplify and speed up the startup.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、ポインタは、動
作の毎に+1又は−1の動作を行うアップ/ダウンカウ
ンタ回路を利用したもの等具体的構成は何であってもよ
い。フォーマットバッファは、上記のように一連のコマ
ンド群を記憶する記憶回路であればよい。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the pointer may have any specific configuration, such as one using an up/down counter circuit that performs +1 or -1 operation every time it operates. The format buffer may be any storage circuit that stores a series of commands as described above.

、この発明は、上記のようなファイル・データ・プロセ
ッサの他、コマンド列からなる処理手順に従いデータ処
理を行う各種専用プロセッサ等のデータ処理装置に広く
利用できるものである。
In addition to the file data processor described above, the present invention can be widely used in data processing devices such as various dedicated processors that process data according to a processing procedure consisting of a command sequence.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、 データの処理手順を受け取り記憶するフ
ォーマットバッファに記憶されたコマンドに従いデータ
処理を行うFDPにおいて、スタートコマンドと組み合
わせてスタートポインタ値を設定可能にすることにより
、起動の簡素化と高速化が可能になる。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows. In other words, in an FDP that processes data according to commands stored in a format buffer that receives and stores data processing procedures, by making it possible to set a start pointer value in combination with a start command, it is possible to simplify and speed up startup. become.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の要部一実施例を示すブロック図、 第2図は、この発明が適用されるフェアイル・データ・
プロセッサの一実施例を示すブロック図である。 PLA起動
FIG. 1 is a block diagram showing an embodiment of the main part of this invention, and FIG. 2 is a fair-isle data system to which this invention is applied.
FIG. 2 is a block diagram illustrating an embodiment of a processor. PLA start

Claims (1)

【特許請求の範囲】 1、データの処理手順を受け取り記憶する記憶回路と、
上記記憶回路に記憶された処理手順に従いデータ処理を
行うデータ処理回路とを備え、上記記憶回路の先頭アド
レス指定をスタートコマンドと組み合わせて行うことを
特徴とするデータ処理装置。 2、上記データ処理装置は、ホストコンピュータ側とハ
ードディスクメモリ装置との間のデータの受け渡しを処
理するフリー・フォーマット・ハードディスク・コント
ローラであることを特徴とする特許請求の範囲第1項記
載のデータ処理装置。
[Claims] 1. A memory circuit that receives and stores data processing procedures;
A data processing device comprising: a data processing circuit that processes data according to a processing procedure stored in the storage circuit; and a data processing device that specifies a start address of the storage circuit in combination with a start command. 2. The data processing according to claim 1, wherein the data processing device is a free format hard disk controller that processes data exchange between a host computer and a hard disk memory device. Device.
JP21478589A 1989-08-23 1989-08-23 Data processor Pending JPH0378818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21478589A JPH0378818A (en) 1989-08-23 1989-08-23 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21478589A JPH0378818A (en) 1989-08-23 1989-08-23 Data processor

Publications (1)

Publication Number Publication Date
JPH0378818A true JPH0378818A (en) 1991-04-04

Family

ID=16661498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21478589A Pending JPH0378818A (en) 1989-08-23 1989-08-23 Data processor

Country Status (1)

Country Link
JP (1) JPH0378818A (en)

Similar Documents

Publication Publication Date Title
US5642489A (en) Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management
US4514808A (en) Data transfer system for a data processing system provided with direct memory access units
US6131127A (en) I/O transactions on a low pin count bus
EP1021756B1 (en) Direct memory access (dma) transactions on a low pin count bus
JPH01237864A (en) Dma transfer controller
JPS6375955A (en) Program mode access control system
JPS581451B2 (en) Data transfer method
JPH0378818A (en) Data processor
JPS6329868A (en) Dma controller
JPH023217B2 (en)
JP2536102B2 (en) Data processing device
JPS6352240A (en) Data processor
JPS61217827A (en) Data transfer controller
JP2001159905A (en) Programmable controller
JPS61151769A (en) Bus driving device
JPS5942331B2 (en) Prosetsusasouchinoseigiohoshiki
JPS59158427A (en) Command prefetching system of channel device
JPS6118032A (en) External memory controller
JPS58169614A (en) Bus control system
JPH0390951A (en) Data transfer device
JPS61296459A (en) Data processor
JPS6214866B2 (en)
JPH05151137A (en) Electronic computer device
JPH03188547A (en) Data transfer controller
JPS6370360A (en) Input/output control system