JPH0377325A - バンプ電極形半導体装置 - Google Patents
バンプ電極形半導体装置Info
- Publication number
- JPH0377325A JPH0377325A JP1213263A JP21326389A JPH0377325A JP H0377325 A JPH0377325 A JP H0377325A JP 1213263 A JP1213263 A JP 1213263A JP 21326389 A JP21326389 A JP 21326389A JP H0377325 A JPH0377325 A JP H0377325A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- film
- insulating film
- metal film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 description 50
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 50
- 239000010410 layer Substances 0.000 description 41
- 230000004888 barrier function Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 101000617728 Homo sapiens Pregnancy-specific beta-1-glycoprotein 9 Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 102100021983 Pregnancy-specific beta-1-glycoprotein 9 Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バンプ電極の構造に関し、
ハンプ電極形半導体装ｉ〃の信頼性を高めることを目的
とし、 少なくとも２層以−Ｌの平１ｕな金属膜を介してバンプ
電極を設けた半導体装置において、前記金属膜および該
金属膜にの絶縁膜に接する前記バンプ電極の接触部の寸
法が前記金属膜の平坦部の寸法よりも小さく、ぼっ、前
記絶縁膜と前記金属膜とが重なって凸状に盛り上が・つ
た段差１−１１部が前記ハンプ電極と前記絶縁膜との接
触部より夕１側に構成されてなることを特徴とする。
とし、 少なくとも２層以−Ｌの平１ｕな金属膜を介してバンプ
電極を設けた半導体装置において、前記金属膜および該
金属膜にの絶縁膜に接する前記バンプ電極の接触部の寸
法が前記金属膜の平坦部の寸法よりも小さく、ぼっ、前
記絶縁膜と前記金属膜とが重なって凸状に盛り上が・つ
た段差１−１１部が前記ハンプ電極と前記絶縁膜との接
触部より夕１側に構成されてなることを特徴とする。
本発明はハンプ電極形半導体’ｆｌ装置のうら、特にハ
ンプ電極の構造に関する。
ンプ電極の構造に関する。
バンプ（ｂｕｍｐ）電極形半導体装置は、ワイヤをボン
ディングせずに、Ｔ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍ
ａｔｅｄＢｏｒ＋ｄｉｎｇ）によって実装できるために
、半導体容器の厚みを薄くでき、且つ、半導体チップの
ボンディングバソド（電極領域）も小さくできて半導体
容器を偏平な形状にし、例えば、ＩＣカードに組み込ん
だり、また、多ビンＩＣを高集積化できる利点をもった
構造である。また、複数の半導体装ノブを回路基板に直
接配置して電子回路を高密度実装することもできる。
ディングせずに、Ｔ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍ
ａｔｅｄＢｏｒ＋ｄｉｎｇ）によって実装できるために
、半導体容器の厚みを薄くでき、且つ、半導体チップの
ボンディングバソド（電極領域）も小さくできて半導体
容器を偏平な形状にし、例えば、ＩＣカードに組み込ん
だり、また、多ビンＩＣを高集積化できる利点をもった
構造である。また、複数の半導体装ノブを回路基板に直
接配置して電子回路を高密度実装することもできる。
このようなバンプ電極形半導体装置は、最近、その高密
度化の点から見直されて再検討されつつあり、その信頼
性向上が望まれている。
度化の点から見直されて再検討されつつあり、その信頼
性向上が望まれている。
第５図は従来のバンプ電極の断面図を示しており、本例
は２層の平坦なアルミニウム膜からなるバンド部を介し
てバンプ電極を設けた例である。
は２層の平坦なアルミニウム膜からなるバンド部を介し
てバンプ電極を設けた例である。
図中の記号１は１層目のアルミニウム膜、２は２層目の
アルミニウム膜、５はマツシュルーム型のバンプ電極（
例えば、金（Ａｕ）からなるバンプ電極）、１１は半導
体基板、 １２は酸化シリコン（Ｓｉ ０２）膜（絶縁
膜）、１３は燐シリケートガラス（ＰＳＧ）膜（カバー
絶縁膜）、Ｆｌは１層目のアルくニウム）漠の平坦部、
Ｆ２は２層目のアルミニウム膜の平坦部で、バンプ電
極５はバリヤメタル膜を含んだ構成である。且つ、１１
目のアルミニウム膜１のＸ方向の寸法はｂＩＸ＋ そ
の上のＳｉｎｇ膜１２膜間２部のＸ方向の寸法はｃｌＫ
＋２層目のアルミニウム膜２のＸ方向の寸法はｂ２Ｘ、
その上のＰＳＧＳ上膜の開口部のＸ方向の寸法はＣ２Ｘ
＋ バンプ電極５と２層目のアルミニウム膜２およびＰ
ＳＧ月莫１３との接触部ＡのＸ方向の寸法はａＸであり
、且つ、通常、接続電極は正方形が多く、ｙ方向の寸法
もほぼ同一になる。従って、以下にはＸ方向の寸法のみ
で説明することにする。
アルミニウム膜、５はマツシュルーム型のバンプ電極（
例えば、金（Ａｕ）からなるバンプ電極）、１１は半導
体基板、 １２は酸化シリコン（Ｓｉ ０２）膜（絶縁
膜）、１３は燐シリケートガラス（ＰＳＧ）膜（カバー
絶縁膜）、Ｆｌは１層目のアルくニウム）漠の平坦部、
Ｆ２は２層目のアルミニウム膜の平坦部で、バンプ電
極５はバリヤメタル膜を含んだ構成である。且つ、１１
目のアルミニウム膜１のＸ方向の寸法はｂＩＸ＋ そ
の上のＳｉｎｇ膜１２膜間２部のＸ方向の寸法はｃｌＫ
＋２層目のアルミニウム膜２のＸ方向の寸法はｂ２Ｘ、
その上のＰＳＧＳ上膜の開口部のＸ方向の寸法はＣ２Ｘ
＋ バンプ電極５と２層目のアルミニウム膜２およびＰ
ＳＧ月莫１３との接触部ＡのＸ方向の寸法はａＸであり
、且つ、通常、接続電極は正方形が多く、ｙ方向の寸法
もほぼ同一になる。従って、以下にはＸ方向の寸法のみ
で説明することにする。
さて、このようなバンプ電極の形成方法は、まず、半導
体基板１１上に１層目のアルミニウム膜１のパターンを
形成し、その上に５ｉＯｚ膜１２を成長して１層目のア
ルくニウム膜１上の開口部を形成する。次いで、その開
口部を含むＳｉＯ，Ｍ１２上に２Ｎ目のアルミニウム膜
２のパターンを形威し、その上にＰＳＧＳ上膜を成長し
て２層目のアルくニウム膜２上のＰＳＧＳ上膜の開口部
を形成する。しかる後、その開口部を含むＰＳＧ膜１膜
上３上リヤメタル膜を全面被着し、その上にレジスト膜
マスクを形成し、前記のバリヤメタル膜をメツキ電極と
してレジスト膜マスクの開口部に金（Ａｕ）などのバン
プ電極５を鍍金法でメツキする。その時、レジスト膜マ
スクで被覆された部分はメツキされず、マツシュルーム
型にバンプ電極５が大きく膨張して形成される。最後に
、余分のバリヤメタル膜をエツチング除去して完成させ
る。なお、バリヤメタル膜は例えば、ＴｉとＰｄの複合
膜からなる膜で、第５図はこのバリヤメタル膜を含むバ
ンプ電極５を図示しているものである。
体基板１１上に１層目のアルミニウム膜１のパターンを
形成し、その上に５ｉＯｚ膜１２を成長して１層目のア
ルくニウム膜１上の開口部を形成する。次いで、その開
口部を含むＳｉＯ，Ｍ１２上に２Ｎ目のアルミニウム膜
２のパターンを形威し、その上にＰＳＧＳ上膜を成長し
て２層目のアルくニウム膜２上のＰＳＧＳ上膜の開口部
を形成する。しかる後、その開口部を含むＰＳＧ膜１膜
上３上リヤメタル膜を全面被着し、その上にレジスト膜
マスクを形成し、前記のバリヤメタル膜をメツキ電極と
してレジスト膜マスクの開口部に金（Ａｕ）などのバン
プ電極５を鍍金法でメツキする。その時、レジスト膜マ
スクで被覆された部分はメツキされず、マツシュルーム
型にバンプ電極５が大きく膨張して形成される。最後に
、余分のバリヤメタル膜をエツチング除去して完成させ
る。なお、バリヤメタル膜は例えば、ＴｉとＰｄの複合
膜からなる膜で、第５図はこのバリヤメタル膜を含むバ
ンプ電極５を図示しているものである。
ところで、上記のような複数層のアル【ニウム膜を介し
て形成するバンプ電極の構造は、パッド部のワイヤーボ
ンディング時のダメージ、剥がれに対して強くなり、こ
のバンプ電極を形成しない時にはワイヤーボンディング
用のバンド部として用いることができ、ワイヤーボンデ
ィング用とバンプ電極用との両方にその形成方法が共通
となり、且つ、信頼性の高い半導体装置が得られるメリ
ットがある。
て形成するバンプ電極の構造は、パッド部のワイヤーボ
ンディング時のダメージ、剥がれに対して強くなり、こ
のバンプ電極を形成しない時にはワイヤーボンディング
用のバンド部として用いることができ、ワイヤーボンデ
ィング用とバンプ電極用との両方にその形成方法が共通
となり、且つ、信頼性の高い半導体装置が得られるメリ
ットがある。
しかし、バンプ電極形半導体装置はＴＡＢ工程でバンプ
を配線に押し付けて圧着する方式であるから高い盛り上
がり部分に押圧応力が集中し、更に、高い盛り上がり部
分の段差凸部では水平方向（横方向）にも応力が働いて
ＰＳＧ膜などの絶縁膜にクラック（破壊）が多発生する
欠点がある。
を配線に押し付けて圧着する方式であるから高い盛り上
がり部分に押圧応力が集中し、更に、高い盛り上がり部
分の段差凸部では水平方向（横方向）にも応力が働いて
ＰＳＧ膜などの絶縁膜にクラック（破壊）が多発生する
欠点がある。
即ち、第５図において、寸法的にｂ２ｘとＣｌ１１との
間に段差凸部Ｈが存在し、その部分にバンプ電極が押圧
されるために絶縁膜のクラックが発生する。
間に段差凸部Ｈが存在し、その部分にバンプ電極が押圧
されるために絶縁膜のクラックが発生する。
本発明はこのようなりランクを減少させて、バンプ電極
形半導体装置の信頼性を高めることを目的とした金属バ
ンプ電極形半導体装置の構造を提案するものである。
形半導体装置の信頼性を高めることを目的とした金属バ
ンプ電極形半導体装置の構造を提案するものである。
［課題を解決するための手段］
その課題は、第１図に示すハンプ電極（１）の断面図に
おいて、少なくとも２層以上の平坦な金属膜１．２を介
してバンプ電極５を設けた半導体装置であり、 前記金属膜２および該金属膜上の絶縁膜１３に接する前
記バンプ電極の接触部Ａの寸法ａＸが前記金属膜の平坦
部Ｆｌ、 Ｆ２の寸法ｂＩＸＩＣＩＭよりも小さり、１
１つ、前記絶縁）模と前記金属膜とが重なって凸状に盛
り上がった段差凸部１４が前記接触部へよす外側に構成
されているバンプ電極形半導体装置によって解決される
。
おいて、少なくとも２層以上の平坦な金属膜１．２を介
してバンプ電極５を設けた半導体装置であり、 前記金属膜２および該金属膜上の絶縁膜１３に接する前
記バンプ電極の接触部Ａの寸法ａＸが前記金属膜の平坦
部Ｆｌ、 Ｆ２の寸法ｂＩＸＩＣＩＭよりも小さり、１
１つ、前記絶縁）模と前記金属膜とが重なって凸状に盛
り上がった段差凸部１４が前記接触部へよす外側に構成
されているバンプ電極形半導体装置によって解決される
。
「作用］
１１！ｌ］も、例えば、第１図に示ずハンプ電極はａ８
〈Ｃｏｘ ＋ａｘ ＜ ｈ＋ 、且つ、ａｘくｂ２Ｋ
であって、段差凸部ＨｆＣ前記バンプ電極と前記絶
縁膜との接触部Ａより外側に配置している。
〈Ｃｏｘ ＋ａｘ ＜ ｈ＋ 、且つ、ａｘくｂ２Ｋ
であって、段差凸部ＨｆＣ前記バンプ電極と前記絶
縁膜との接触部Ａより外側に配置している。
そのような構造にすれば、段差凸部１−１が接触部Ａ（
寸法ａ８）より外に存在するから、押圧時に一様に乗置
方向にのみ応力がかかつて、水平方１ｈ］に兄、力が加
わらず、そのため、絶縁ｊ模のクラックが誠、ｌυして
半導体装置を高信頼化させることができる。
寸法ａ８）より外に存在するから、押圧時に一様に乗置
方向にのみ応力がかかつて、水平方１ｈ］に兄、力が加
わらず、そのため、絶縁ｊ模のクラックが誠、ｌυして
半導体装置を高信頼化させることができる。
（実施例コ
以ド、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかるバンプ電極（１）の断面図を示
しており、本例は２層の平坦なアルミニウム膜からなる
パッド部を介してバンプ電極を設けた例である。記号１
は１層目のアル込ニウＪ、１摸。
しており、本例は２層の平坦なアルミニウム膜からなる
パッド部を介してバンプ電極を設けた例である。記号１
は１層目のアル込ニウＪ、１摸。
２は２層目のアルミニウム膜、５はバンプ電極。
１１は半導体基板、１２は５ｉＯｚ膜（絶縁膜）、１３
は１） Ｓ Ｇ膜（カバー絶′４＆１摸）、ＰＬは１層
［４のアルミニウム膜の平坦部、Ｆ２は２層目のアルミ
ニウム膜の平坦部で、バンプ電極５はバリヤメタル膜を
含んだ構成である。且つ、１層目のアル旦ニウ−ｈｕｆ
ｆｌのＸ方向の寸法はｂｉ、（ｉ層［１のアルミニ１″
７ム膜の平坦部Ｆ１の寸法に等しい）、その平用部Ｆｉ
ｌのＳｉＯ□膜１２膜間２」部のＸ方向の寸法はＣ，、
（２層目のアルミニウム膜の平坦部Ｆ２の寸法にほぼ］
・目当する）、２層目のアルミニウム膜２のＸ方向の寸
法はｂ２ｘ、その平坦部Ｆ２−ヒのＰＳＧＩＩ！１３の
開［１部のＸ方向の寸法はｃ２Ｘ＋ バンプ電極５と２
層丁］のアルミ、ニウム膜２およびＰＳＧ膜１膜上３接
触部へのＸ方向の寸法はａＸであって１、Ｘ方向の−（
ｊ”法もほぼ同一にする。
は１） Ｓ Ｇ膜（カバー絶′４＆１摸）、ＰＬは１層
［４のアルミニウム膜の平坦部、Ｆ２は２層目のアルミ
ニウム膜の平坦部で、バンプ電極５はバリヤメタル膜を
含んだ構成である。且つ、１層目のアル旦ニウ−ｈｕｆ
ｆｌのＸ方向の寸法はｂｉ、（ｉ層［１のアルミニ１″
７ム膜の平坦部Ｆ１の寸法に等しい）、その平用部Ｆｉ
ｌのＳｉＯ□膜１２膜間２」部のＸ方向の寸法はＣ，、
（２層目のアルミニウム膜の平坦部Ｆ２の寸法にほぼ］
・目当する）、２層目のアルミニウム膜２のＸ方向の寸
法はｂ２ｘ、その平坦部Ｆ２−ヒのＰＳＧＩＩ！１３の
開［１部のＸ方向の寸法はｃ２Ｘ＋ バンプ電極５と２
層丁］のアルミ、ニウム膜２およびＰＳＧ膜１膜上３接
触部へのＸ方向の寸法はａＸであって１、Ｘ方向の−（
ｊ”法もほぼ同一にする。
１４つ、ハンプ電極はａ、ｌくｃｌＸｌａＸくｂｌＸａ
Ｘ＜１）２Ｘ とし、段差凸部■１をバンプ電極５と絶
縁膜１３との接触部Ａより外側に構成する。そうすれば
、段差凸部１１に押圧が加わることがなくなって、水平
ノＪ向に応力が働かず、絶縁膜のクラックが減少するこ
とになる。
Ｘ＜１）２Ｘ とし、段差凸部■１をバンプ電極５と絶
縁膜１３との接触部Ａより外側に構成する。そうすれば
、段差凸部１１に押圧が加わることがなくなって、水平
ノＪ向に応力が働かず、絶縁膜のクラックが減少するこ
とになる。
次に、第２１閾は本発明にかかるバンプ電極（■）の断
面し１を示しており、本例は３層の平坦なアルミニウム
膜を介してバンプ電極を設けた例である。記号は第１図
と同一部位に同一記号が付けであるが、その他の３は３
層目のアルミニウム膜。
面し１を示しており、本例は３層の平坦なアルミニウム
膜を介してバンプ電極を設けた例である。記号は第１図
と同一部位に同一記号が付けであるが、その他の３は３
層目のアルミニウム膜。
１４は５ｉＯｚ膜（絶縁膜〉、Ｆ３は３層目のアルミニ
ラＪ、膜の平坦部を示している。月、つ、１層目のアル
ミニウム膜ｌのＸ方向の寸法はｂ１８．その上のＳｉＯ
□膜１２膜間２］部のＸ方向の寸法はＣ＋ｘ＋２層目の
アルミニーラム膜２のＸ方向の寸法はｂ２８４その上の
５ｉＯｚｌｌ莫１４の開口部のＸ方向の寸法はＣ２ｘ（
３層目のアルミニウム膜の平用部Ｆ３の寸法にほぼ相当
する）、３Ｊｉｒｆｆｌのアルミニラ１、膜３のＸ方向
の・１゛法はｂｌＸ、その上のＰＳＧ膜１膜上３り部の
Ｘ方向の寸法はＣ３Ｘ＋バンプ電極５と３１？４目のア
ルミニウム膜３およびＰ Ｓ Ｇ １１９１３との接触
部ＡのＸ方向の寸法はａＸであ・つて、Ｘ方向の寸法も
ほぼ同様である。
ラＪ、膜の平坦部を示している。月、つ、１層目のアル
ミニウム膜ｌのＸ方向の寸法はｂ１８．その上のＳｉＯ
□膜１２膜間２］部のＸ方向の寸法はＣ＋ｘ＋２層目の
アルミニーラム膜２のＸ方向の寸法はｂ２８４その上の
５ｉＯｚｌｌ莫１４の開口部のＸ方向の寸法はＣ２ｘ（
３層目のアルミニウム膜の平用部Ｆ３の寸法にほぼ相当
する）、３Ｊｉｒｆｆｌのアルミニラ１、膜３のＸ方向
の・１゛法はｂｌＸ、その上のＰＳＧ膜１膜上３り部の
Ｘ方向の寸法はＣ３Ｘ＋バンプ電極５と３１？４目のア
ルミニウム膜３およびＰ Ｓ Ｇ １１９１３との接触
部ＡのＸ方向の寸法はａＸであ・つて、Ｘ方向の寸法も
ほぼ同様である。
珪つ％ ａｇ ＜ Ｃｏｘ ＩａＸ りｂｉ ＋
ａｘ ＜ＣＯＸ、ａＸくｂ２、＋ ” Ｘ りｂ：ｌ
ｘとし、段差篩部１−（’Ｅハンプ電極５と絶縁膜１３
との接触部へより外側に構成する。そうすれば、段差ｌ
′１１］部Ｉ４に押圧が加わることがなく、絶縁膜のク
ラックが減少する。
ａｘ ＜ＣＯＸ、ａＸくｂ２、＋ ” Ｘ りｂ：ｌ
ｘとし、段差篩部１−（’Ｅハンプ電極５と絶縁膜１３
との接触部へより外側に構成する。そうすれば、段差ｌ
′１１］部Ｉ４に押圧が加わることがなく、絶縁膜のク
ラックが減少する。
次に、第３図は本発明にかかるバンプ電極（■）の断面
図を示しており、本例はバンプ電極の接触部が２層目の
アルミニウム膜の開口部より小さいバンプ電極を設けた
例である。記弓は第１図と同一部位に同一記号が付けて
あり、且つ、１層目のアルミニウム膜１のＸ方向の寸法
は”ｌＸ＋そのｈの５ｉ０２膜１２の開Ｉ」部のＸ方向
の寸法は０２層目のアルミニウム膜２のＸ方向の寸法は
ｂ２Ｍ＋その上の１）Ｓ Ｇ膜１３の開Ｉ］部のＸ方向
の寸法はＣ２Ｘ＋バンプ電極５と２層目のアルミニウム
膜２との接触部ＡのＸ方向の寸法はＸ３ Ｘであつζ、
Ｘ方向の寸法もほぼ同様である。
図を示しており、本例はバンプ電極の接触部が２層目の
アルミニウム膜の開口部より小さいバンプ電極を設けた
例である。記弓は第１図と同一部位に同一記号が付けて
あり、且つ、１層目のアルミニウム膜１のＸ方向の寸法
は”ｌＸ＋そのｈの５ｉ０２膜１２の開Ｉ」部のＸ方向
の寸法は０２層目のアルミニウム膜２のＸ方向の寸法は
ｂ２Ｍ＋その上の１）Ｓ Ｇ膜１３の開Ｉ］部のＸ方向
の寸法はＣ２Ｘ＋バンプ電極５と２層目のアルミニウム
膜２との接触部ＡのＸ方向の寸法はＸ３ Ｘであつζ、
Ｘ方向の寸法もほぼ同様である。
且つ、バンプ電極はａｙ ＜ Ｃｏｘ ＋ａＸ ＜ ｂ
ｌｘｒ ａｘ 〈Ｃ２Ｘ ＋ ａ＋ｃ 〈ｂｔｘ
となっており、段差凸部Ｈがハンプ電極５と２層目のア
ルくニウム膜２との接触部Ａより外側に構成されている
。従って、バンプ電極５の接触部Ａが絶縁膜を押圧する
ことなく、絶縁膜のクランクが発生しない。
ｌｘｒ ａｘ 〈Ｃ２Ｘ ＋ ａ＋ｃ 〈ｂｔｘ
となっており、段差凸部Ｈがハンプ電極５と２層目のア
ルくニウム膜２との接触部Ａより外側に構成されている
。従って、バンプ電極５の接触部Ａが絶縁膜を押圧する
ことなく、絶縁膜のクランクが発生しない。
なお、この第３図に示すバンプ電極（Ｉ［ｌ）の構造に
おいて、バリヤメタル膜（他の例ではバンプ電極に含ま
れている）のみをアルミニウム膜２の開口全面に残存さ
せる構造としても良い。そうすると、そのバリヤメタル
膜はアルミニウム膜２のエツチング保護の役目を果たす
ことができる。
おいて、バリヤメタル膜（他の例ではバンプ電極に含ま
れている）のみをアルミニウム膜２の開口全面に残存さ
せる構造としても良い。そうすると、そのバリヤメタル
膜はアルミニウム膜２のエツチング保護の役目を果たす
ことができる。
次に、第４図は本発明にかかるバンプ電極（■）の断面
図を示しており、本例は２層目のアルミニウム膜のパタ
ーンが１層目のアルミニウム膜のパターンより大きく、
バンプ電極５の接触部を拡大できるバンプ電極を設けた
例である。記号は第１図と同一部位に同一記号が付けて
あり、Ｘ方向の寸法も同一記号である。
図を示しており、本例は２層目のアルミニウム膜のパタ
ーンが１層目のアルミニウム膜のパターンより大きく、
バンプ電極５の接触部を拡大できるバンプ電極を設けた
例である。記号は第１図と同一部位に同一記号が付けて
あり、Ｘ方向の寸法も同一記号である。
且つ、ａ、＜ＣＩＸ、ａＸ＜ ｂｌｘ 、ａｇ ＜Ｊ
、となり、段差凸部Ｈをバンプ電極５と絶縁膜１３との
接触部Ａより外側に構成して、２層目のアルミニウム膜
のパターンが大きいために段差凸部が接触部Ａから遠い
位置にあり、−層押圧応力の影響を少なくして、更に絶
縁膜のクランクを減少させる構造である。
、となり、段差凸部Ｈをバンプ電極５と絶縁膜１３との
接触部Ａより外側に構成して、２層目のアルミニウム膜
のパターンが大きいために段差凸部が接触部Ａから遠い
位置にあり、−層押圧応力の影響を少なくして、更に絶
縁膜のクランクを減少させる構造である。
上記は本発明にかかる４つの実施例を説明したが、その
他の構成も考えられる。なお、１層の平坦なアルミニウ
ム膜（バンド部）を介してバンプ電極５を設けたバンプ
電極形半導体装置においては、バンプ電極と絶縁膜との
接触部Ａが段差凸部まで及ぶことなく、そのために除外
しているものである。
他の構成も考えられる。なお、１層の平坦なアルミニウ
ム膜（バンド部）を介してバンプ電極５を設けたバンプ
電極形半導体装置においては、バンプ電極と絶縁膜との
接触部Ａが段差凸部まで及ぶことなく、そのために除外
しているものである。
「９発明の効果］
以上の説明から明らかなように、本発明にかかる金属バ
ンプ電極形半導体装置はＴＡＢ工程でバンプ電極の押圧
時に絶縁膜にクラックを発生することが少なく、半導体
装置の信頼性向上に大きな効果があるものである。
ンプ電極形半導体装置はＴＡＢ工程でバンプ電極の押圧
時に絶縁膜にクラックを発生することが少なく、半導体
装置の信頼性向上に大きな効果があるものである。
第１図は本発明にかかるバンプ電極（１）の断面図、
第２図は本発明にかかるバンプ電極（ＩＩ）の断面図、
第３図は本発明にかかるバンプ電極（Ｔ［ｌ）の断面図
、 第４図は本発明にかかるバンプ電極（ＩＶ）の断面図、 第５図は従来のバンプ電極の断面図である。 図において、 １は１１１層目アルミニウム膜（金属膜）、２は２層目
のアルミニウム膜（金属膜）、３は３層目のアルミニウ
ム膜（金属膜）、５はバンプ電極、 １１は半導体基板、 １２、１４はＳｉＯ２膜（絶縁膜）、 １３はＰＳＧ膜（絶縁膜）、 Ｆｌは１層目のアルミニウム膜の平坦部、Ｆ２は２層目
のアルミニウム膜の平坦部、Ｆ３は３層目のアルミニウ
ム膜の平坦部、Ａはバンプ電極の接触部、 ａＸはバンプ電極の接触部への寸法、 ｂ Ｉ、ｔは１層目のアルミニウム膜１のＸ方向の寸法
（平坦部Ｆ１の寸法）、 ｂＺＸは２層目のアルミニウム膜２のＸ方向の寸法、ｂ
ｉｘは３層目のアルミニウム膜３のＸ方向の寸法、ＣＩ
Ｘは１層目のアルミニウム膜１上のＳｉＯ□膜１２膜間
２部のＸ方向の寸法、 ＣＺｘは２層目のアルミニウム膜２上のＳｉ○２膜１４
膜間４部のＸ方向の寸法、 Ｃ３Ｎは３層目のアルミニウム膜３上のＰＳＧ膜Ｉ３の
開口部のＸ方向の寸法、 を示している。 いｔ、／′ ♀ オじ茶５Ｆ３月１ミかた３ハ゛〉フ・４１看汰 （ｆｆ
）の港↑戊す図！４ｒｊ！Ｕ ｋ−ｍ−（ｈ −−−−一 、本イざｇ可に枦ρ・３ハ″゛・７°噂−肩ら（に〕＾
ま乍盾〕閏第２図 、ｌ’Ｅす丁＋＝、ＤＪ＞３ ノじ１４Ｋｋ （［）、
−＋ Ｈｈｍ第３図 一−Ｑ Ｘ −−−ｍ−
、 第４図は本発明にかかるバンプ電極（ＩＶ）の断面図、 第５図は従来のバンプ電極の断面図である。 図において、 １は１１１層目アルミニウム膜（金属膜）、２は２層目
のアルミニウム膜（金属膜）、３は３層目のアルミニウ
ム膜（金属膜）、５はバンプ電極、 １１は半導体基板、 １２、１４はＳｉＯ２膜（絶縁膜）、 １３はＰＳＧ膜（絶縁膜）、 Ｆｌは１層目のアルミニウム膜の平坦部、Ｆ２は２層目
のアルミニウム膜の平坦部、Ｆ３は３層目のアルミニウ
ム膜の平坦部、Ａはバンプ電極の接触部、 ａＸはバンプ電極の接触部への寸法、 ｂ Ｉ、ｔは１層目のアルミニウム膜１のＸ方向の寸法
（平坦部Ｆ１の寸法）、 ｂＺＸは２層目のアルミニウム膜２のＸ方向の寸法、ｂ
ｉｘは３層目のアルミニウム膜３のＸ方向の寸法、ＣＩ
Ｘは１層目のアルミニウム膜１上のＳｉＯ□膜１２膜間
２部のＸ方向の寸法、 ＣＺｘは２層目のアルミニウム膜２上のＳｉ○２膜１４
膜間４部のＸ方向の寸法、 Ｃ３Ｎは３層目のアルミニウム膜３上のＰＳＧ膜Ｉ３の
開口部のＸ方向の寸法、 を示している。 いｔ、／′ ♀ オじ茶５Ｆ３月１ミかた３ハ゛〉フ・４１看汰 （ｆｆ
）の港↑戊す図！４ｒｊ！Ｕ ｋ−ｍ−（ｈ −−−−一 、本イざｇ可に枦ρ・３ハ″゛・７°噂−肩ら（に〕＾
ま乍盾〕閏第２図 、ｌ’Ｅす丁＋＝、ＤＪ＞３ ノじ１４Ｋｋ （［）、
−＋ Ｈｈｍ第３図 一−Ｑ Ｘ −−−ｍ−
Claims (1)
- 【特許請求の範囲】 少なくとも２層以上の平坦な金属膜を介してバンプ電極
を設けた半導体装置において、 前記金属膜および該金属膜上の絶縁膜に接する前記バン
プ電極の接触部の寸法が前記金属膜の平坦部の寸法より
も小さく、且つ、前記絶縁膜と前記金属膜とが重なつて
凸状に盛り上がつた段差凸部が前記接触部より外側に構
成されてなることを特徴とするバンプ電極形半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213263A JPH0377325A (ja) | 1989-08-19 | 1989-08-19 | バンプ電極形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213263A JPH0377325A (ja) | 1989-08-19 | 1989-08-19 | バンプ電極形半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0377325A true JPH0377325A (ja) | 1991-04-02 |
Family
ID=16636203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213263A Pending JPH0377325A (ja) | 1989-08-19 | 1989-08-19 | バンプ電極形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188304A (ja) * | 1998-10-12 | 2000-07-04 | Seiko Epson Corp | 半導体装置 |
-
1989
- 1989-08-19 JP JP1213263A patent/JPH0377325A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188304A (ja) * | 1998-10-12 | 2000-07-04 | Seiko Epson Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5707894A (en) | Bonding pad structure and method thereof | |
| US6100589A (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US6864562B1 (en) | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film | |
| US6518092B2 (en) | Semiconductor device and method for manufacturing | |
| JP2002198374A (ja) | 半導体装置およびその製造方法 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
| US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
| JPH11297873A (ja) | 半導体装置およびその製造方法 | |
| US6002179A (en) | Bonding pad structure for integrated circuit (I) | |
| US5136363A (en) | Semiconductor device with bump electrode | |
| JP2002319588A (ja) | 半導体素子のボンドパッド及びその形成方法 | |
| JP2002231753A (ja) | 半導体素子のボンディングパッド及びその製造方法 | |
| US20070052092A1 (en) | Interconnection structure | |
| JPH0377325A (ja) | バンプ電極形半導体装置 | |
| JPH10261663A (ja) | 半導体装置及びその製造方法 | |
| KR100343284B1 (ko) | 반도체소자의 본딩패드 구조체 및 그 제조방법 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPH0794549A (ja) | ボンディングパッド及びその形成方法 | |
| JP3645450B2 (ja) | 半導体装置 | |
| JPH0377326A (ja) | バンプ電極形半導体装置 | |
| JP2606070B2 (ja) | 半導体装置及びその製造方法 | |
| WO1992000604A1 (en) | Metal bump for a thermal compression bond and method for making same | |
| TWI233671B (en) | Flip chip BGA | |
| JPH03265140A (ja) | 半導体装置およびその製造方法 |