JPH0376232A - Manufacture of display device - Google Patents
Manufacture of display deviceInfo
- Publication number
- JPH0376232A JPH0376232A JP21260889A JP21260889A JPH0376232A JP H0376232 A JPH0376232 A JP H0376232A JP 21260889 A JP21260889 A JP 21260889A JP 21260889 A JP21260889 A JP 21260889A JP H0376232 A JPH0376232 A JP H0376232A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- photosensitive polyimide
- insulating layer
- gate electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004642 Polyimide Substances 0.000 claims abstract description 75
- 229920001721 polyimide Polymers 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000007743 anodising Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 abstract description 16
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 abstract description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 2
- 238000001035 drying Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000003792 electrolyte Substances 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006750 UV protection Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブマトリクス液晶デイスプレィ等の
表示装置の製造方法に関し、特に、表示装置を構成する
薄膜トランジスタ(TPT)及び電極母線の製造方法に
関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a display device such as an active matrix liquid crystal display, and particularly to a method of manufacturing a thin film transistor (TPT) and an electrode bus bar constituting the display device.
〔従来の技術〕
第2図(a)〜(f)は従来の表示装置の製造方法を説
明するための工程説明図である。[Prior Art] FIGS. 2(a) to 2(f) are process explanatory diagrams for explaining a conventional method of manufacturing a display device.
従来の製造方法においては、同図(a)に示されるよう
に、先ず、ガラス基板31上にTa(タンタル)又はT
aを含む合金よりなるゲート電極32を形成し、次に、
同図(b)に示されるように、ゲート電極32の表面を
陽極酸化して、第一ゲート絶縁層33を形成する。In the conventional manufacturing method, as shown in FIG.
A gate electrode 32 made of an alloy containing a is formed, and then,
As shown in FIG. 3B, the surface of the gate electrode 32 is anodized to form a first gate insulating layer 33.
次に、同図(C)に示されるように、第一ゲート絶縁層
33を覆うように、第二ゲート絶縁層34を形成し、そ
の上に半導体活性層35及びオーミック接合層36を形
成する。Next, as shown in FIG. 3C, a second gate insulating layer 34 is formed to cover the first gate insulating layer 33, and a semiconductor active layer 35 and an ohmic contact layer 36 are formed thereon. .
次に、同図(d)に示されるように、オーミック接合層
36上にソース電極37及びドレイン電極38を形成す
る。Next, as shown in FIG. 3D, a source electrode 37 and a drain electrode 38 are formed on the ohmic contact layer 36.
次に、同図(e)に示されるように、オーミック接合層
36のソース電極37とドレイン電極38の間に位置す
る部分をエツチング除去し、最後に、同図(f)に示さ
れるように、第二絶縁層34上にITOよりなる画素電
極39を形成する。Next, as shown in FIG. 5(e), the portion of the ohmic contact layer 36 located between the source electrode 37 and the drain electrode 38 is removed by etching, and finally, as shown in FIG. , a pixel electrode 39 made of ITO is formed on the second insulating layer 34 .
しかしながら、上記した従来の製造方法においては、膜
厚の合計が0.4〜0.6μmあるゲート電極及び第一
ゲート絶縁層を覆うように第二絶縁層、半導体活性層、
オーミック接合層が形成され、さらにその上に、第2図
(d)゛に示されるように、ソース電極とドレイン電極
を形成しなければならないため、段差部分におけるステ
ップカバレージ不良が生じ、ソース電極やドレイン電極
に断線が生じやすく、製造歩留まりが悪いという問題が
あった。However, in the conventional manufacturing method described above, the second insulating layer, the semiconductor active layer,
An ohmic contact layer is formed, and then a source electrode and a drain electrode must be formed on top of it as shown in FIG. There was a problem in that the drain electrode was prone to disconnection and the manufacturing yield was poor.
また、従来の方法により製造された液晶デイスプレィ等
の表示装置においては、その表面にゲート電極及び第一
ゲート絶縁層による大きな凹凸があり、表面に形成され
る配向処理膜にも凹凸が大きく現れるため、ラビング不
良やラビング損傷が起こりやすく、コントラストや視野
角等の表示特性が劣化しやすいという問題があった。In addition, in display devices such as liquid crystal displays manufactured by conventional methods, the surface has large irregularities due to the gate electrode and the first gate insulating layer, and the alignment treatment film formed on the surface also has large irregularities. However, there were problems in that rubbing defects and rubbing damage were likely to occur, and display characteristics such as contrast and viewing angle were likely to deteriorate.
尚、上記問題を解消するため、ゲート電極及び第一ゲー
ト絶縁層を1ffJe、するTa及びTa20sの膜厚
を薄くすることも考えられるが、Taを薄くするとゲー
ト電極母線の配線抵抗が増大して、ゲート信号パルスの
立ち上がりが遅くなり、また、Ta205の膜厚を薄く
すると十分な絶縁性を得ることができなくなり、いずれ
の場合も表示品質を劣化させるという問題があった。In order to solve the above problem, it is possible to reduce the thickness of Ta and Ta20s that make the gate electrode and the first gate insulating layer by 1ffJe, but if Ta is made thinner, the wiring resistance of the gate electrode busbar increases. , the rise of the gate signal pulse becomes slow, and if the thickness of the Ta205 film is made thinner, it becomes impossible to obtain sufficient insulation properties, and in both cases there are problems in that the display quality deteriorates.
そこで、本発明は上記したような従来技術の課題を解決
するためになされたもので、その目的とするところは、
表示品質を良好にすることができ、しかも、製造歩留ま
りの良い表示装置の製造方法を提供することにある。Therefore, the present invention has been made to solve the problems of the prior art as described above, and its purpose is to:
It is an object of the present invention to provide a method for manufacturing a display device that can improve display quality and has a high manufacturing yield.
また、他の発明の目的とするところは、表示品質を良好
にすることができ、製造歩留まりが良いと共に、母線電
極の抵抗値調節を容易にできる表示装置の製造方法を提
供することにある。Another object of the present invention is to provide a method for manufacturing a display device that can improve display quality, have a good manufacturing yield, and easily adjust the resistance value of a bus electrode.
本発明に係る表示装置の製造方法は、透明絶縁性基板の
表面上に、陽!酸化により絶縁物が形成可能な金属より
なるゲート電極を形成する工程と、上記基板上に、上記
ゲート電極を覆うように、ネガ型感光性ポリイミドを塗
布する工程と、上記基板の裏面側から上記感光性ポリイ
ミドに露光を施す工程と、上記感光性ポリイミドを現像
し、感光性ポリイミドの露光されなかった上記ゲート電
極上の部分のみを除去する工程と、上記ゲート電極の表
面を陽極酸化することにより第一ゲート絶縁層を形成す
る工程と、上記感光性ポリイミドを熱処理して硬化させ
る工程と、この硬化された感光性ポリイミド及び上記第
一ゲート絶縁層上に第二ゲート絶縁層を形成する工程と
、上記第二ゲート絶縁層上に半導体活性層、ソース電極
、トレイン電極及び画素電極を形成する工程とを有する
ことを特徴としている。In the method for manufacturing a display device according to the present invention, a positive electrode is formed on the surface of a transparent insulating substrate. a step of forming a gate electrode made of a metal that can form an insulator through oxidation; a step of applying negative photosensitive polyimide onto the substrate so as to cover the gate electrode; A step of exposing the photosensitive polyimide to light, a step of developing the photosensitive polyimide and removing only the portion of the photosensitive polyimide on the gate electrode that was not exposed to light, and anodizing the surface of the gate electrode. a step of forming a first gate insulating layer; a step of curing the photosensitive polyimide by heat treatment; and a step of forming a second gate insulating layer on the cured photosensitive polyimide and the first gate insulating layer. , forming a semiconductor active layer, a source electrode, a train electrode, and a pixel electrode on the second gate insulating layer.
また、他の発明に係る表示装置の製造方法は、透明絶縁
性基板の表面上に、陽極酸化により絶縁物が形成可能な
金属よりなる電極母線及びこの電極母線に接続されるゲ
ート電極を形成する工程と、上記基板上に、上記電極母
線及び上記ゲート電極を覆うようにネガ型感光性ポリイ
ミドを塗布する工程と、上記基板の裏面側に、上記電極
母線の一部及び上記ゲート電極を覆うフォトマスクを当
て、このフォトマスクの上から上記感光性ポリイミドに
第一の露光を施す工程と、上記基板の裏面側から上記感
光性ポリイミドに第二の露光を施す工程と、上記感光性
ポリイミドを現像し、上記電極母線上の感光性ポリイミ
ドの露光されなかった部分及びゲート電極上の感光性ポ
リイミドを除去する工程と、上記電極母線の感光性ポリ
イミドで覆われていない部分及び上記ゲート電極を陽極
酸化することにより、上記電極母線の肉厚を薄くすると
共に、上記ゲート電極上に第一ゲート絶縁層を形成する
1程と、上記感光性ポリイミドを熱処理して硬化させる
工程と、この硬化された感光性ポリイミド、上記電極を
線の表面部分に形成された絶縁層及び上記第一ゲート絶
縁層上に第二ゲート絶縁層を形成する工程と、上記第二
ゲート絶縁層上に半導体活性層、ソース電極、ドレイン
電極及び画素電極を形成する工程とを有することを特徴
としている。Further, a method for manufacturing a display device according to another invention includes forming, on the surface of a transparent insulating substrate, an electrode bus bar made of a metal in which an insulator can be formed by anodic oxidation, and a gate electrode connected to the electrode bus bar. a step of applying a negative photosensitive polyimide onto the substrate so as to cover the electrode busbar and the gate electrode; and a step of applying a photosensitive polyimide on the back side of the substrate to cover a part of the electrode busbar and the gate electrode. A step of applying a mask and applying a first exposure to the photosensitive polyimide from above the photomask, a step of applying a second exposure to the photosensitive polyimide from the back side of the substrate, and developing the photosensitive polyimide. and a step of removing the unexposed portion of the photosensitive polyimide on the electrode bus bar and the photosensitive polyimide on the gate electrode, and anodizing the portion of the electrode bus bar not covered with the photosensitive polyimide and the gate electrode. By doing so, the thickness of the electrode busbar is reduced, step 1 of forming a first gate insulating layer on the gate electrode, a step of heat-treating and curing the photosensitive polyimide, and a step of curing the photosensitive polyimide. forming a second gate insulating layer on the first gate insulating layer, a semiconductor active layer on the second gate insulating layer, and a source electrode on the second gate insulating layer; , forming a drain electrode and a pixel electrode.
本発明においては、絶縁性基板上に形成されたゲート電
極を覆うように、ネガ型感光性ポリイミドを塗布し、基
板の裏面側からのこれに露光を施し、これを現像して、
感光性ポリイミドのゲート電極上の部分のみを除去する
。そして、ゲート電極の表面を陽極酸化して第一ゲート
絶縁層を形成し、感光性ポリイミドを熱処理して硬化さ
せている。従って、第一ゲート絶縁層と感光性ポリイミ
ドの2上面が平坦化され、感光性ポリイミド及び第一ゲ
ート絶縁層上に形成される第二ゲート絶縁層及び半導体
活性層を平坦に形成できるので、さらにその上に形成さ
れるソース電極及びトレイン電極の段差が小さくなる。In the present invention, negative photosensitive polyimide is applied to cover the gate electrode formed on the insulating substrate, exposed to light from the back side of the substrate, and developed.
Only the portion of the photosensitive polyimide on the gate electrode is removed. Then, the surface of the gate electrode is anodized to form a first gate insulating layer, and the photosensitive polyimide is hardened by heat treatment. Therefore, the upper surfaces of the first gate insulating layer and the photosensitive polyimide are flattened, and the second gate insulating layer and the semiconductor active layer formed on the photosensitive polyimide and the first gate insulating layer can be formed flat. The height difference between the source electrode and the train electrode formed thereon becomes smaller.
他の発明においては、絶縁性基板の表面に形成された感
光性ポリイミドの電極母線上の一部及び感光性ポリイミ
ドのゲート電極上の部分を覆うフォトマスクを当て、フ
ォトマスクの上から第一の露光を施し、基板の裏面側か
ら第二の露光を施し、感光性ポリイミドを現像し、感光
性ポリイミドの電極母線上の部分(一部)及びゲート電
極上の部分を除去しする。そして、電極母線及びゲート
電極を陽極酸化することにより、電極母線の肉厚を薄く
すると共に、ゲート電極上に第一ゲート絶縁層を形成し
、感光性ポリイミドを熱処理して硬化させている。従っ
て、第一ゲート絶縁層と感光性ポリイミドの上面を平坦
化する。従って、第一ゲート絶縁層と感光性ポリイミド
の上面が平坦化され、ソース電極及びドレイン電極の段
差を小さくできると共に、電極母線の配線抵抗を容易に
設定できる。In another invention, a photomask covering a part of the photosensitive polyimide electrode busbar formed on the surface of an insulating substrate and a part of the photosensitive polyimide gate electrode is applied, and a first mask is applied from above the photomask. Exposure is performed, second exposure is performed from the back side of the substrate, the photosensitive polyimide is developed, and the portion (part) of the photosensitive polyimide on the electrode busbar and the portion on the gate electrode are removed. Then, by anodizing the electrode busbar and the gate electrode, the thickness of the electrode busbar is reduced, and a first gate insulating layer is formed on the gate electrode, and the photosensitive polyimide is hardened by heat treatment. Therefore, the upper surfaces of the first gate insulating layer and the photosensitive polyimide are planarized. Therefore, the upper surfaces of the first gate insulating layer and the photosensitive polyimide are flattened, the step difference between the source electrode and the drain electrode can be reduced, and the wiring resistance of the electrode busbar can be easily set.
以下に本発明を図示の実施例に基づいて説明する。 The present invention will be explained below based on illustrated embodiments.
第1図(a)〜(f)は本発明に係る表示装置(詳細に
言えば、表示装置の一画素を構成するTPTと画素電極
)の製造方法の一実施例を説明するための工程説明図で
ある。FIGS. 1(a) to 1(f) are process descriptions for explaining one embodiment of a method for manufacturing a display device (more specifically, TPT and a pixel electrode that constitute one pixel of a display device) according to the present invention. It is a diagram.
本実施例の製造方法においては、先ず、ガラス基板lの
表面上にスパッタによりTaを0.2〜0.3μm厚に
形成し、ホトリソグラフィ技術及びドライエツチングに
よってTaの不要部分を除去して、同図(a)に示され
るようなゲート電極2を形成する。In the manufacturing method of this example, first, Ta is formed to a thickness of 0.2 to 0.3 μm on the surface of a glass substrate l by sputtering, and unnecessary portions of Ta are removed by photolithography and dry etching. A gate electrode 2 as shown in FIG. 3(a) is formed.
次に、同図(b)に示されるように、ガラス基板1上に
ゲート電f!2を覆うように、ネガ型感光性ポリイミド
(例えば、東し社製、商品名:フォトニース)10をス
ピンコードにより1.0〜2.0μmの厚に塗布し、プ
リベークを行った後、ガラス基板1の裏面側より感光性
ポリイミド3に紫外線UVを照射する。Next, as shown in FIG. 2(b), a gate voltage f! is applied on the glass substrate 1. A negative photosensitive polyimide (for example, manufactured by Toshisha Co., Ltd., trade name: Photonice) 10 is applied to a thickness of 1.0 to 2.0 μm using a spin cord so as to cover the glass. The photosensitive polyimide 3 is irradiated with ultraviolet light from the back side of the substrate 1.
次に、感光性ポリイミド3を現像液(東し社製、商品番
号:DV−140)により超音波現像し、同図(c)の
ように紫外線UVの照射を受けていないゲート電極2上
の感光性ポリイミド10を除去し、イソプロパツールに
よる超音波リンスし、その後、乾燥し、200〜300
°Cで0.5〜1時間加熱して仮硬化させる。Next, the photosensitive polyimide 3 is ultrasonically developed using a developer (manufactured by Toshisha Co., Ltd., product number: DV-140), and as shown in FIG. The photosensitive polyimide 10 was removed, ultrasonic rinsed with isopropanol, then dried,
Temporarily harden by heating at °C for 0.5 to 1 hour.
次に、このゲート電極2が備えられ、且つ、表面を感光
性ポリイミド10で覆われたガラス基板1を、リン酸、
クエン酸、シュウ酸、ホウ酸アンモニウム、酒石酸アン
モニウム等の水溶液からなる電解液中に浸漬させ、ゲー
ト電極2に正電圧を印加することによってゲート電極2
を構成するTaの表面を陽極酸化し、同図(d)に示さ
れるように、0.2〜0.4μm厚のTa205からな
る第一ゲート絶縁層3を形成し、その後、400〜50
0℃で0.5〜1.0時間熱処理することにより感光性
ポリイミド10を硬化させる。Next, the glass substrate 1 provided with this gate electrode 2 and whose surface was covered with photosensitive polyimide 10 was heated with phosphoric acid,
The gate electrode 2 is immersed in an electrolytic solution consisting of an aqueous solution of citric acid, oxalic acid, ammonium borate, ammonium tartrate, etc., and a positive voltage is applied to the gate electrode 2.
As shown in the figure (d), a first gate insulating layer 3 made of Ta205 with a thickness of 0.2 to 0.4 μm is formed by anodizing the surface of Ta constituting the
The photosensitive polyimide 10 is cured by heat treatment at 0° C. for 0.5 to 1.0 hours.
次に、同図(e)に示されるように、ガラス基板1上に
プラズマCVD法によりシラン (StH)とアンモニ
ア(NH3)を原料ガスとして窒化シリコンJIQ(S
iN)よりなる第二ゲート絶縁層4を0.1〜0.5μ
m厚に形成し、シランを原料ガスとしてアモルファスシ
リコン(a−3i)よりなる半導体活性層5を0.02
〜0゜5μm厚に形成する。続いて、シランとホスフィ
ン(PH3〉を原料ガスとしてリンを添加したアモルフ
ァスシリコン(n”−a−3t)よりなるオーミック接
合層6を0.02〜0.2μm厚に形成する。Next, as shown in the same figure (e), silicon nitride JIQ (S) is deposited on the glass substrate 1 by plasma CVD method using silane (StH) and ammonia (NH3) as raw material gases.
The second gate insulating layer 4 made of iN) has a thickness of 0.1 to 0.5μ.
A semiconductor active layer 5 made of amorphous silicon (a-3i) is formed to have a thickness of 0.02 m and is made of amorphous silicon (a-3i) using silane as a source gas.
Form to a thickness of ~0.5 μm. Subsequently, an ohmic contact layer 6 made of amorphous silicon (n"-a-3t) to which phosphorus is added using silane and phosphine (PH3) as raw material gases is formed to a thickness of 0.02 to 0.2 .mu.m.
次に、オーミック接合層6上にCr、AJ。Next, Cr and AJ are deposited on the ohmic contact layer 6.
Mo、Tiスはこれらを含む合金よりなるソース電1i
!7とドレイン電極8を形成し、オーミック接合層6の
ソース電極7とドレイン電極8の間に位置する部分を除
去し、ITOよりなる画素型i9を形成する。The source electrode 1i made of an alloy containing Mo and Ti is
! 7 and a drain electrode 8 are formed, and a portion of the ohmic contact layer 6 located between the source electrode 7 and the drain electrode 8 is removed to form a pixel type i9 made of ITO.
第3図は上記方法により製造されるTPTと画素電極を
表示装置としてのアクティブマトリクス液晶デイスプレ
ィに組み込んだ場合を示す断面図である。同図において
、第1図と同一の構成部分には同一の符号を付して説明
すると、液晶デイスプレィにおいては、第3図(e)の
構成の上に窒化シリコン又は酸化シリコンよりなるパッ
シベーションW:!11が形成され、その上に配向処理
膜12を形成してラビングにより配向処理が行われる。FIG. 3 is a sectional view showing a case where the TPT and pixel electrode manufactured by the above method are incorporated into an active matrix liquid crystal display as a display device. In the figure, the same components as in FIG. 1 are given the same reference numerals and explained. In the liquid crystal display, a passivation W made of silicon nitride or silicon oxide is added to the structure of FIG. 3(e): ! 11 is formed, an alignment treatment film 12 is formed thereon, and alignment treatment is performed by rubbing.
一方、配向処理膜12から所定間隔あけた位置にはカラ
ーフィルター13、ブラックマスク14、対向電極15
、配向処理[16を備えたガラス基板17が備えられ、
2枚のガラス基板1と17の間に液晶18が注入される
。On the other hand, a color filter 13, a black mask 14, and a counter electrode 15 are located at a predetermined distance from the alignment film 12.
, a glass substrate 17 provided with an alignment treatment [16,
Liquid crystal 18 is injected between two glass substrates 1 and 17.
以上に述べた本実施例の製造方法によれば、ガラス基板
1上に形成されたゲート電極2を覆うように、感光性ポ
リイミド10を塗布し、感光性ポリイミド10のゲート
電極2上の部分を除去した後に、陽極酸化により第一ゲ
ート絶縁層3を形成し、感光性ポリイミド10を硬化さ
せているので、第1図(d)に示されるように、第一ゲ
ート絶縁層3と感光性ポリイミド10の上面が平坦化さ
れ、この上に形成される第二ゲート絶縁層4及び半導体
活性層5を平坦に形成できる。よって、さらにその上に
オーミック接合層6を介して形成されるソース電極7及
びドレイン電極8の段差は、第2図(f>に示される従
来のものより、はるかに小さくなり、ステップカバレー
ジ不良によるソース電極7やドレイン電極8の断線(「
段切れ」とも称されている)が発生しにくい。According to the manufacturing method of this embodiment described above, the photosensitive polyimide 10 is applied so as to cover the gate electrode 2 formed on the glass substrate 1, and the portion of the photosensitive polyimide 10 on the gate electrode 2 is coated. After the removal, the first gate insulating layer 3 is formed by anodic oxidation and the photosensitive polyimide 10 is cured, so that the first gate insulating layer 3 and the photosensitive polyimide 10 are bonded together as shown in FIG. 1(d). The upper surface of 10 is flattened, and the second gate insulating layer 4 and semiconductor active layer 5 formed thereon can be formed flat. Therefore, the step difference between the source electrode 7 and the drain electrode 8 formed thereon via the ohmic contact layer 6 is much smaller than that of the conventional one shown in FIG. Disconnection of source electrode 7 and drain electrode 8 (
(also known as "step breakage") is less likely to occur.
また、第一ゲート絶縁層3と感光性ポリイミド10の上
面が平坦化されることにより、第3図に示される配向処
理膜16の凹凸が小さく、配向処理が容易になるので、
ラビング不良やラビング損傷が起こりにくく、表示特性
が良好になる。Furthermore, since the top surfaces of the first gate insulating layer 3 and the photosensitive polyimide 10 are flattened, the unevenness of the alignment film 16 shown in FIG. 3 is reduced, making the alignment process easier.
Rubbing defects and rubbing damage are less likely to occur, and display characteristics are improved.
さらに、本実施例の製造方法においては、感光性ポリイ
ミド10の露光をガラス基板1の裏面側から行いゲート
電@2をマスクとして利用しているので、別途フォトマ
スクを用意する必要がなく、製造工程が簡易である。Furthermore, in the manufacturing method of this example, the photosensitive polyimide 10 is exposed from the back side of the glass substrate 1 and the gate electrode @2 is used as a mask, so there is no need to prepare a separate photomask, and the manufacturing process The process is simple.
第4図及び第5図は他の発明に係る表示装置の製造方法
に関するものであり、第4図は製造された表示装置の一
画素を示す平面図、第5図(a)〜(f)は、その左側
列に第4図のTPT部分(I−n線断面〉をその右側列
に第4図の電極母線部分(II−n線断面)の製造工程
を示す工程説明図である。4 and 5 relate to a method of manufacturing a display device according to another invention, FIG. 4 is a plan view showing one pixel of the manufactured display device, and FIGS. 5(a) to (f) 4 is a process explanatory diagram showing the manufacturing process of the TPT portion (cross section taken along the line I-n) in FIG. 4 in the left column and the electrode busbar portion (cross section taken along the line II-n) shown in FIG. 4 in the right column. FIG.
以下、第4図及び第5図(a)〜(f)に基づきこの実
施例を説明する。先ず、第5図(a)に示されるように
、ガラス基板21の表面上にゲート電極22及び電極母
線22aを形成する。This embodiment will be explained below based on FIG. 4 and FIGS. 5(a) to 5(f). First, as shown in FIG. 5(a), the gate electrode 22 and the electrode busbar 22a are formed on the surface of the glass substrate 21.
次に、同図(b)に示されるように、ガラス基板21上
にゲート電極22と電極母線22aを覆うように、ネガ
型感光性ポリイミド30を塗布し、プリベークを行った
後、ゲート電極22上と電極母線22aのドレイン電極
の母線と交差する部分の上に黒パターンがあるフォトマ
スクMを重ね、このフォトマスクMの上から紫外線UV
Iによる露光を行う。Next, as shown in FIG. 2B, a negative photosensitive polyimide 30 is applied onto the glass substrate 21 so as to cover the gate electrode 22 and the electrode busbar 22a, and after prebaking, the gate electrode 22 is A photomask M having a black pattern is overlapped on the part where the electrode busbar 22a intersects with the drain electrode busbar, and ultraviolet rays are applied from above the photomask M.
Exposure with I is performed.
次に、同図(c)に示されるように、ガラス基板22の
裏面側から紫外線UV2による露光を行う、ここで、紫
外線UV1及びUV2による感光性ポリイミド30の露
光量Eと、現像及び熱硬化を終えた後の感光性ポリイミ
ド30の残存膜厚Tとの間には、一定の関係があり、本
実施例においては、予めこの関係を測定した結果に基づ
いて、感光性ポリイミド30の塗布膜厚及び紫外線うU
VlとUV2の露光量を決定する。Next, as shown in FIG. 3(c), the glass substrate 22 is exposed to ultraviolet light UV2 from the back side. There is a certain relationship between the remaining film thickness T of the photosensitive polyimide 30 after finishing the process, and in this example, the coating film of the photosensitive polyimide 30 is determined based on the results of measuring this relationship in advance. Thickness and UV resistance
Determine the exposure amount of Vl and UV2.
次に、感光性ポリイミド30を現像液により超音波現像
し、同図(d)のように紫外線UV1及びUV2の照射
を受けていないゲート電極22上及びsit線22aの
マスクされた部分の感光性ポリイミド30を除去し、超
音波リンスをし、乾燥した後に、200〜300℃で0
.5〜1時間加熱して感光性ポリイミド30を仮硬化さ
せる。Next, the photosensitive polyimide 30 is ultrasonically developed using a developer, and as shown in FIG. After removing polyimide 30, performing ultrasonic rinsing, and drying, the
.. The photosensitive polyimide 30 is temporarily cured by heating for 5 to 1 hour.
次に、このゲートt[i22が備えられ、且つ、表面を
感光性ポリイミド30で覆われたガラス基板21を電解
液中に浸漬させゲート電極22の表面及び電極母線22
aの露出部分を陽極酸化する。Next, the glass substrate 21 provided with the gate t[i22 and whose surface is covered with the photosensitive polyimide 30 is immersed in an electrolytic solution to remove the surface of the gate electrode 22 and the electrode bus bar 22.
Anodize the exposed portion of a.
すると、同図(e)に示されるように、ゲート電極22
の上に第一ゲート絶縁層23が形成され、また、電極母
線22aの上にも同様な絶縁層23aが形成されて電極
母線22aの肉厚が薄くなる。Then, as shown in FIG. 2(e), the gate electrode 22
A first gate insulating layer 23 is formed thereon, and a similar insulating layer 23a is formed also on the electrode bus bar 22a, thereby reducing the thickness of the electrode bus bar 22a.
その後、400〜500℃で0.5〜1.0時間熱処理
することにより感光性ポリイミド30を硬化させる。Thereafter, the photosensitive polyimide 30 is cured by heat treatment at 400 to 500°C for 0.5 to 1.0 hours.
次に、同図(f)に示されるように、プラズマCVD法
によりシラン(S i H,s )とアンモニア(N
H3)を原料ガスとして窒化シリコン膜(SiN )
よりなる第二ゲート絶縁層24を形成ずる、そして、第
二ゲート絶縁層24上のゲート電極22上方に、シラン
を原料ガスとしてアモルファスシリコン(a−8L)よ
りなる半導体活性層25を形成し、シランとホスフィン
(PH3)を原料ガスとしてリンを添加したアモルファ
スシリコン(n”−a−8t)よりなるオーミック接合
層2を形成し、さらにソース電極27とドレイン電極2
8を形成する。そして、オーミック接合層26のソース
電極27とドレイン電極28の間に位置する部分を除去
し、ITOよりなる画素電極29を形成する。Next, as shown in Figure (f), silane (S i H,s ) and ammonia (N
Silicon nitride film (SiN) using H3) as source gas
forming a second gate insulating layer 24 made of amorphous silicon (a-8L) using silane as a raw material gas above the gate electrode 22 on the second gate insulating layer 24; An ohmic contact layer 2 made of amorphous silicon (n"-a-8t) to which phosphorus is added is formed using silane and phosphine (PH3) as raw material gases, and a source electrode 27 and a drain electrode 2 are formed.
form 8. Then, a portion of the ohmic contact layer 26 located between the source electrode 27 and the drain electrode 28 is removed to form a pixel electrode 29 made of ITO.
以上の実施例の製造方法によれば、第1図の実施例の場
合と同じ理由により、第一ゲート絶縁層23及び半導体
活性層25を平坦に形成でき、その上にオーミック接合
層26を介して形成されるソース@[!27及びドレイ
ン電極28の段差を、小さくでき、ソース電極27やド
レイン電極28の断線が発生しにくく、また、配向処理
が容易になるので、ラビング不良やラビング損傷が起こ
りにくく、表示特性が良好になる。According to the manufacturing method of the embodiment described above, the first gate insulating layer 23 and the semiconductor active layer 25 can be formed flat for the same reason as the embodiment of FIG. The sauce formed by @[! 27 and the drain electrode 28 can be made small, disconnection of the source electrode 27 and drain electrode 28 is less likely to occur, and alignment processing is facilitated, so rubbing defects and rubbing damage are less likely to occur, and display characteristics are improved. Become.
さらにまた、この実施例においては、TPTの製造(第
5同左列側〉と同時に電極母線22aの肉厚を薄くする
ことができ、簡単に電極母線22aの配線抵抗を設定で
きる。Furthermore, in this embodiment, the thickness of the electrode bus bar 22a can be made thinner at the same time as TPT manufacturing (fifth same left column side), and the wiring resistance of the electrode bus bar 22a can be easily set.
以上説明したように、本発明の製造方法によれば、第一
ゲート絶縁層及び感光性ポリイミド上に半導体活性層を
平坦に形成でき、その上にソース電極及びトレイン電極
を形成できるので、段差を小さくでき、ソース電極やド
レイン電極の断線が発生しにくくなる。また、段差が小
さいので、配向処理膜がその上に形成された場合の配向
処理が容易になり、ラビング不良やラビング損傷が起こ
りにくくなるので、表示特性が良好になるという効果を
有する。As explained above, according to the manufacturing method of the present invention, the semiconductor active layer can be formed flat on the first gate insulating layer and the photosensitive polyimide, and the source electrode and the train electrode can be formed thereon, so that the difference in level can be reduced. It can be made smaller, and disconnection of the source and drain electrodes is less likely to occur. Furthermore, since the step is small, the alignment treatment when an alignment treatment film is formed thereon becomes easy, and rubbing defects and rubbing damage are less likely to occur, resulting in the effect of improving display characteristics.
さらにまた、他の発明によれば、上記効果に加えて、電
極母線の配線抵抗を容易に設定でき、製造方法の簡略化
を図ることができるという効果がある。Furthermore, according to another invention, in addition to the above-mentioned effects, the wiring resistance of the electrode bus bar can be easily set, and the manufacturing method can be simplified.
第1図(a)〜(e)は本発明に係る表示装置の製造方
法の一実施例を説明するための工程説明図、
第2図(a−)〜(f)は従来の表示装置の製造方法を
説明するための工程説明図、
第3図は第1図の方法により製造されるTPTと画素電
極を表示装置としてのアクティブマトリクス液晶デイス
プレィに組み込んだ場合を示す断面図、
第4図は他の発明に係る方法により製造された表示装置
の一画素を示す平面図、
第5図(a)〜(f)は、左側列に第4図のTPT部分
(I−I線断面)を、右側列に第4図の電極母線部分(
I[−II線断面)の製造工程を示す工程説明図である
。
1.21・・・ガラス基板、
2.22・・・ゲート電極、
22a・・・電極母線、
3.23・・・第一ゲート絶縁層、
23a・・・絶縁層、
4.24・・・第二ゲート絶縁層、
5.25・・・半導体活性層、
6.26・・・オーミック接合層、
7.27・・・ソース電極、
8.28・・・ドレイン電極、
9.29・・・画素電極、
10.30・・・感光性ポリイミド。FIGS. 1(a) to (e) are process explanatory diagrams for explaining one embodiment of the method for manufacturing a display device according to the present invention, and FIGS. 2(a-) to (f) are diagrams of a conventional display device. 3 is a cross-sectional view showing a case where the TPT and pixel electrode manufactured by the method shown in FIG. 1 are incorporated into an active matrix liquid crystal display as a display device; FIG. 4 is a process explanatory diagram for explaining the manufacturing method; FIG. Plan views showing one pixel of a display device manufactured by a method according to another invention, FIGS. The electrode busbar part in Figure 4 is shown in the right column (
It is a process explanatory diagram which shows the manufacturing process of I [-II line cross section). 1.21... Glass substrate, 2.22... Gate electrode, 22a... Electrode bus bar, 3.23... First gate insulating layer, 23a... Insulating layer, 4.24... Second gate insulating layer, 5.25... Semiconductor active layer, 6.26... Ohmic contact layer, 7.27... Source electrode, 8.28... Drain electrode, 9.29... Pixel electrode, 10.30...photosensitive polyimide.
Claims (2)
物が形成可能な金属よりなるゲート電極を形成する工程
と、 上記基板上に、上記ゲート電極を覆うように、ネガ型感
光性ポリイミドを塗布する工程と、上記基板の裏面側か
ら上記感光性ポリイミドに露光を施す工程と、 上記感光性ポリイミドを現像し、感光性ポリイミドの露
光されなかった上記ゲート電極上の部分のみを除去する
工程と、 上記ゲート電極の表面を陽極酸化することにより第一ゲ
ート絶縁層を形成する工程と、 上記感光性ポリイミドを熱処理して硬化させる工程と、 この硬化された感光性ポリイミド及び上記第一ゲート絶
縁層上に第二ゲート絶縁層を形成する工程と、 上記第二ゲート絶縁層上に半導体活性層、ソース電極、
ドレイン電極及び画素電極を形成する工程とを有するこ
とを特徴とする表示装置の製造方法。(1) A step of forming a gate electrode made of a metal that can form an insulator by anodic oxidation on the surface of a transparent insulating substrate, and forming a negative photosensitive polyimide on the substrate so as to cover the gate electrode. a step of exposing the photosensitive polyimide from the back side of the substrate; and a step of developing the photosensitive polyimide and removing only the unexposed portion of the photosensitive polyimide on the gate electrode. a step of forming a first gate insulating layer by anodizing the surface of the gate electrode; a step of curing the photosensitive polyimide by heat treatment; and a step of curing the photosensitive polyimide and the first gate insulating layer. forming a second gate insulating layer on the second gate insulating layer; a semiconductor active layer, a source electrode on the second gate insulating layer;
1. A method for manufacturing a display device, comprising the step of forming a drain electrode and a pixel electrode.
物が形成可能な金属よりなる電極母線及びこの電極母線
に接続されるゲート電極を形成する工程と、 上記基板上に、上記電極母線及び上記ゲート電極を覆う
ようにネガ型感光性ポリイミドを塗布する工程と、 上記基板の表面側に、上記電極母線の一部及び上記ゲー
ト電極を覆うフォトマスクを当て、このフォトマスクの
上から上記感光性ポリイミドに第一の露光を施す工程と
、 上記基板の裏面側から上記感光性ポリイミドに第二の露
光を施す工程と、 上記感光性ポリイミドを現像し、上記電極母線上の感光
性ポリイミドの露光されなかった部分及びゲート電極上
の感光性ポリイミドを除去する工程と、 上記電極母線の感光性ポリイミドで覆われていない部分
及び上記ゲート電極を陽極酸化することにより、上記電
極母線の肉厚を薄くすると共に、上記ゲート電極上に第
一ゲート絶縁層を形成する工程と、 上記感光性ポリイミドを熱処理して硬化させる工程と、 この硬化された感光性ポリイミド、上記電極母線の表面
部分に形成された絶縁層及び上記第一ゲート絶縁層上に
第二ゲート絶縁層を形成する工程と、 上記第二ゲート絶縁層上に半導体活性層、ソース電極、
ドレイン電極及び画素電極を形成する工程とを有するこ
とを特徴とする表示装置の製造方法。(2) forming, on the surface of the transparent insulating substrate, an electrode bus bar made of a metal capable of forming an insulator by anodic oxidation, and a gate electrode connected to the electrode bus bar; and a step of applying negative photosensitive polyimide to cover the gate electrode, applying a photomask covering a part of the electrode bus bar and the gate electrode to the front side of the substrate, and applying the photomask from above the photomask. a step of subjecting the photosensitive polyimide to a first exposure; a step of subjecting the photosensitive polyimide to a second exposure from the back side of the substrate; and developing the photosensitive polyimide to remove the photosensitive polyimide on the electrode busbar. The thickness of the electrode busbar is reduced by removing the photosensitive polyimide on the unexposed part and the gate electrode, and anodizing the part of the electrode busbar not covered with the photosensitive polyimide and the gate electrode. a step of thinning the gate electrode and forming a first gate insulating layer on the gate electrode; a step of heat-treating and curing the photosensitive polyimide; forming a second gate insulating layer on the insulating layer and the first gate insulating layer; a semiconductor active layer, a source electrode on the second gate insulating layer;
1. A method for manufacturing a display device, comprising the step of forming a drain electrode and a pixel electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1212608A JP2938895B2 (en) | 1989-08-18 | 1989-08-18 | Display device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1212608A JP2938895B2 (en) | 1989-08-18 | 1989-08-18 | Display device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0376232A true JPH0376232A (en) | 1991-04-02 |
JP2938895B2 JP2938895B2 (en) | 1999-08-25 |
Family
ID=16625508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1212608A Expired - Fee Related JP2938895B2 (en) | 1989-08-18 | 1989-08-18 | Display device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2938895B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203579A (en) * | 2004-01-16 | 2005-07-28 | Chi Mei Electronics Corp | Array substrate with reduced wiring resistance and its manufacturing method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57153427A (en) * | 1981-03-17 | 1982-09-22 | Fujitsu Ltd | Manufacture of thin film device |
JPS61170776A (en) * | 1985-01-24 | 1986-08-01 | セイコーインスツルメンツ株式会社 | Manufacture of substrate for active matrix display unit |
JPS62171160A (en) * | 1986-01-22 | 1987-07-28 | Sharp Corp | Thin film transistor |
JPS63184726A (en) * | 1987-01-28 | 1988-07-30 | Hitachi Ltd | Liquid crystal display and its production |
JPH01165127A (en) * | 1987-12-22 | 1989-06-29 | Nippon Telegr & Teleph Corp <Ntt> | Method of flattening surface |
-
1989
- 1989-08-18 JP JP1212608A patent/JP2938895B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57153427A (en) * | 1981-03-17 | 1982-09-22 | Fujitsu Ltd | Manufacture of thin film device |
JPS61170776A (en) * | 1985-01-24 | 1986-08-01 | セイコーインスツルメンツ株式会社 | Manufacture of substrate for active matrix display unit |
JPS62171160A (en) * | 1986-01-22 | 1987-07-28 | Sharp Corp | Thin film transistor |
JPS63184726A (en) * | 1987-01-28 | 1988-07-30 | Hitachi Ltd | Liquid crystal display and its production |
JPH01165127A (en) * | 1987-12-22 | 1989-06-29 | Nippon Telegr & Teleph Corp <Ntt> | Method of flattening surface |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203579A (en) * | 2004-01-16 | 2005-07-28 | Chi Mei Electronics Corp | Array substrate with reduced wiring resistance and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP2938895B2 (en) | 1999-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100325079B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
US6204081B1 (en) | Method for manufacturing a substrate of a liquid crystal display device | |
US10698248B2 (en) | Counter substrate, display panel, display device and fabricating method | |
JPH01124824A (en) | Production of thin film transistor | |
JPH043121A (en) | Liquid crystal display and manufacture thereof | |
JP3844745B2 (en) | Liquid crystal display element and manufacturing method thereof | |
JP2002341355A (en) | Method of manufacturing liquid crystal display device and array substrate as well as liquid crystal display device | |
JPH0376232A (en) | Manufacture of display device | |
JPH03223810A (en) | Manufacture of base plate for liquid crystal cell with black matrix zone | |
JP2001100247A (en) | Active matrix type liquid crystal display device and method for manufacturing the same | |
JPH0667135A (en) | Production of liquid crystal display device | |
WO2015096395A1 (en) | Manufacturing method for array substrate, array substrate and display device | |
JPS6242122A (en) | Color liquid crystal display device and its manufacture | |
JPS59105617A (en) | Production of liquid crystal display device | |
JPH11337724A (en) | Production of color filter panel and production of liquid crystal display device | |
JPH02139972A (en) | Manufacture of semiconductor device | |
JPH11119251A (en) | Production of active matrix substrate | |
JPS6115179A (en) | Manufacture of substrate for liquid crystal element | |
JP2001066606A (en) | Liquid crystal display device and its manufacture | |
US10756122B2 (en) | Production method of an array substrate of a display device using TFT as a pixel control unit | |
JPH0990412A (en) | Production of liquid crystal display device and liquid crystal display device produced by the process | |
JP2945727B2 (en) | Method of patterning electroless plating film and method of manufacturing liquid crystal display element | |
JPH04309927A (en) | Manufacture of active matrix substrate and liquid crystal display element using the same | |
JP3620933B2 (en) | Manufacturing method of liquid crystal display panel | |
JPH0750736Y2 (en) | TFT panel with storage capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |