JP2001100247A - Active matrix type liquid crystal display device and method for manufacturing the same - Google Patents

Active matrix type liquid crystal display device and method for manufacturing the same

Info

Publication number
JP2001100247A
JP2001100247A JP27394299A JP27394299A JP2001100247A JP 2001100247 A JP2001100247 A JP 2001100247A JP 27394299 A JP27394299 A JP 27394299A JP 27394299 A JP27394299 A JP 27394299A JP 2001100247 A JP2001100247 A JP 2001100247A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
active matrix
display device
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27394299A
Other languages
Japanese (ja)
Inventor
Kazutoshi Onozawa
和利 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP27394299A priority Critical patent/JP2001100247A/en
Publication of JP2001100247A publication Critical patent/JP2001100247A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the alignment defect of liquid crystals. SOLUTION: The upper part of a thin-film transistor 2, gate wiring 4 and source wiring 7 is provided with a first planarization layer 10 and the surface of the first lanarization layer 10 is provided with a first pixel electrode 12. A second planarization layer 11 is disposed on a contact connecting a drain region and the first pixel electrode 12 and a second pixel electrode 13 is disposed on the first pixel electrode 12 and the second planarization layer 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置及びその製造方法に関し、特に、画
素電極とスイッチング用の薄膜トランジスタ(TFT)
とが集積的に形成されたアクティブマトリクス基板の平
坦化技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device and a method of manufacturing the same, and more particularly to a pixel electrode and a switching thin film transistor (TFT).
And a flattening technique for an active matrix substrate formed integrally.

【0002】[0002]

【従来の技術】図7は従来技術におけるアクティブマト
リクス型液晶表示装置の一般的な構造を示す概略断面図
である。図7に示すように、絶縁基板31の表面には複
数の薄膜トランジスタ(TFT)32がマトリクス状に
形成されている。薄膜トランジスタ32は島状にパター
ニングされた半導体薄膜44を素子領域として利用して
いる。半導体薄膜44の上には一層のゲート絶縁膜を介
してゲート配線43がパターニングして形成されてい
る。薄膜トランジスタ32のソース領域には第1の層間
絶縁膜33を介してソース配線34が電気的に接続され
ている。また、薄膜トランジスタ32のドレイン領域に
は第1の層間絶縁膜33及び第2の層間絶縁膜35を介
して画素電極36が電気的に接続されている。このよう
に薄膜トランジスタ32及び画素電極36が集積的に形
成された下側の絶縁基板31を、以下『アクティブマト
リクス基板45』という。第2の層間絶縁膜35及び画
素電極36の表面は配向膜37によって被覆されてい
る。アクティブマトリクス基板45の対向位置には所定
の間隔をおいて対向基板38が配置されている。対向基
板38の内表面にはブラックマトリクス(遮光層)3
9、対向電極40及び配向膜41が形成されている。ア
クティブマトリクス基板45と対向基板38との間に
は、配向膜37、41によって配向制御された液晶42
が注入されている。
2. Description of the Related Art FIG. 7 is a schematic sectional view showing a general structure of an active matrix type liquid crystal display device according to the prior art. As shown in FIG. 7, a plurality of thin film transistors (TFTs) 32 are formed in a matrix on the surface of an insulating substrate 31. The thin film transistor 32 uses a semiconductor thin film 44 patterned in an island shape as an element region. On the semiconductor thin film 44, a gate wiring 43 is formed by patterning via a single gate insulating film. A source wiring 34 is electrically connected to a source region of the thin film transistor 32 via a first interlayer insulating film 33. Further, a pixel electrode 36 is electrically connected to a drain region of the thin film transistor 32 via a first interlayer insulating film 33 and a second interlayer insulating film 35. The lower insulating substrate 31 on which the thin film transistors 32 and the pixel electrodes 36 are integrally formed is hereinafter referred to as an “active matrix substrate 45”. The surfaces of the second interlayer insulating film 35 and the pixel electrode 36 are covered with an alignment film 37. Opposite substrates 38 are arranged at predetermined positions at positions opposing the active matrix substrate 45. A black matrix (light shielding layer) 3 is provided on the inner surface of the counter substrate 38.
9, the counter electrode 40 and the alignment film 41 are formed. Between the active matrix substrate 45 and the counter substrate 38, a liquid crystal 42 whose orientation is controlled by the orientation films 37 and 41 is provided.
Has been injected.

【0003】上記アクティブマトリクス型液晶表示装置
において、薄膜トランジスタ32のゲート配線43に選
択信号を印加した状態で、ソース配線34を介して画像
信号が供給されると、画素電極36に所定の信号電圧が
書き込まれ、画素電極36と対向電極40との間に生じ
た電圧によって液晶42の分子配列が変化する。これに
より、画像表示が行なわれる。
In the above-mentioned active matrix type liquid crystal display device, when an image signal is supplied via the source wiring 34 in a state where a selection signal is applied to the gate wiring 43 of the thin film transistor 32, a predetermined signal voltage is applied to the pixel electrode 36. The molecular arrangement of the liquid crystal 42 changes according to the voltage written between the pixel electrode 36 and the counter electrode 40. Thus, an image is displayed.

【0004】[0004]

【発明が解決しようとする課題】図7に示した従来のア
クティブマトリクス型液晶表示装置においては、アクテ
ィブマトリクス基板45に薄膜トランジスタ32、ゲー
ト配線43、ソース配線34などが集積的に形成されて
おり、その表面は起伏が激しく無数の凹凸や段差を含ん
でいる。このため、液晶42の配向制御が困難となり、
均一な画像表示を得ることができないという問題があ
る。特に、画素電極36の端部の段差部分においては液
晶の配向が乱れ、プレチルト角が逆転したリバースチル
トドメインが発生し、表示品位が著しく損なわれる。加
えて、従来の構造では、アクティブマトリクス基板45
の表面の凹凸の影響を受け、液晶42に印加される電界
の方向が不均一となり、一様な透過率制御が困難になる
という問題がある。また、液晶42は画素電極36と対
向電極40との間に印加される電界によって配向状態が
変化し、オン/オフ制御が行なわれるが、画素電極36
の周囲のソース配線34やゲート配線43等の横方向の
電界の影響を受け、これがプレチルト角の乱れと相乗的
に作用して、正常な動作が乱されてしまう。
In the conventional active matrix type liquid crystal display device shown in FIG. 7, a thin film transistor 32, a gate wiring 43, a source wiring 34 and the like are integrally formed on an active matrix substrate 45. Its surface is very undulating and contains countless irregularities and steps. This makes it difficult to control the alignment of the liquid crystal 42,
There is a problem that uniform image display cannot be obtained. In particular, in the step portion at the end of the pixel electrode 36, the alignment of the liquid crystal is disturbed, and a reverse tilt domain in which the pretilt angle is reversed occurs, and the display quality is significantly impaired. In addition, in the conventional structure, the active matrix substrate 45
There is a problem that the direction of the electric field applied to the liquid crystal 42 becomes non-uniform due to the influence of the unevenness of the surface, and it becomes difficult to uniformly control the transmittance. The orientation of the liquid crystal 42 is changed by an electric field applied between the pixel electrode 36 and the counter electrode 40, and on / off control is performed.
Of the source wiring 34 and the gate wiring 43 in the peripheral direction, this acts synergistically with the disturbance of the pretilt angle, and the normal operation is disturbed.

【0005】本発明は、従来技術における前記課題を解
決するためになされたものであり、液晶の配向不良の抑
制と液晶表示の開口率の向上を図ることができると共
に、製造工程を簡略化することができ、かつ、平坦化層
と画素電極との密着性も良く、ソース領域と画素電極と
の電気的な接続も良好なアクティブマトリクス型液晶表
示装置及びその製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the prior art, and can suppress defective alignment of liquid crystal, improve the aperture ratio of liquid crystal display, and simplify the manufacturing process. It is an object of the present invention to provide an active matrix type liquid crystal display device, which has good adhesion between the planarizing layer and the pixel electrode, and has good electrical connection between the source region and the pixel electrode, and a method for manufacturing the same. I do.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るアクティブマトリクス型液晶表示装置
の構成は、マトリクス状に配列された複数の薄膜トラン
ジスタを備え、前記薄膜トランジスタが、ゲート配線に
接続されたゲート電極と、ソース配線に接続されたソー
ス領域と、画素電極に接続されたドレイン領域とを有す
るアクティブマトリクス型液晶表示装置であって、前記
薄膜トランジスタ、前記ゲート配線及び前記ソース配線
の上部に第1の平坦化層が設けられ、前記第1の平坦化
層上に第1の画素電極が設けられ、前記ドレイン領域と
前記第1の画素電極とを接続するコンタクト上に第2の
平坦化層が設けられ、前記第1の画素電極及び前記第2
の平坦化層上に第2の画素電極が設けられていることを
特徴とする。このアクティブマトリクス型液晶表示装置
の構成によれば、画素電極上を完全に平坦化することが
できる。その結果、画素電極上の液晶の配向が段差によ
って乱れることはないので、液晶を安定に制御すること
ができ、画像を正確に再生することができる。
In order to achieve the above object, an active matrix type liquid crystal display device according to the present invention comprises a plurality of thin film transistors arranged in a matrix, wherein the thin film transistors are connected to a gate wiring. An active matrix liquid crystal display device having a gate electrode, a source region connected to a source line, and a drain region connected to a pixel electrode, wherein the thin film transistor, the gate line, and the source line A first planarization layer is provided, a first pixel electrode is provided on the first planarization layer, and a second planarization is provided on a contact connecting the drain region and the first pixel electrode. A layer provided between the first pixel electrode and the second pixel electrode.
Wherein a second pixel electrode is provided on the flattening layer. According to the configuration of the active matrix type liquid crystal display device, the pixel electrode can be completely flattened. As a result, the alignment of the liquid crystal on the pixel electrode is not disturbed by the steps, so that the liquid crystal can be controlled stably and an image can be accurately reproduced.

【0007】また、前記本発明のアクティブマトリクス
型液晶表示装置の構成においては、前記第1の画素電極
と前記ドレイン領域とを接続する接続電極をさらに備
え、前記接続電極と前記第1の画素電極とが、前記第1
の平坦化層を貫通するコンタクトホールを介して接続さ
れているのが好ましい。この好ましい例によれば、第1
の画素電極とドレイン領域とを、接続電極によって容易
に接続することが可能となり、電気抵抗を安定させるこ
とができる。その結果、画素電極上の液晶を電気的に安
定に制御することができるので、画像を正確に再生する
ことができる。また、この場合には、前記接続電極の全
部又は一部が前記ソース配線と同じ層に設けられている
のが好ましい。この好ましい例によれば、接続電極にソ
ース配線と同一の材料を用いることにより、ソース配線
と同一のプロセスで接続電極を形成することができるの
で、接続電極の形成工程を省略することができる。ま
た、この場合には、前記第1の画素電極と前記接続電極
とを接続するシリサイド化合物層又は金属窒化物層をさ
らに備えているのが好ましい。この好ましい例によれ
ば、画素電極のコンタクト特性が向上する。その結果、
画素電極上の液晶を電気的に安定に制御することができ
るので、画像を正確に再生することができる。この場合
にはさらに、マトリクス状に配列された前記第1又は第
2の画素電極の境界に整合してブラックマトリクスが一
体的に形成され、前記ブラックマトリクスの一部が前記
シリサイド化合物層又は金属窒化物層によって形成され
ているのが好ましい。この好ましい例によれば、対向基
板側のブラックマトリクスを省略することができる。ま
た、ブラックマトリクスの形成精度を、アクティブマト
リクス基板と対向基板の機械的な合わせ精度から半導体
プロセスのリソグラフィーの精度まで向上させることが
できる。さらには、前記ブラックマトリクスが前記ソー
ス配線を兼ねるのが好ましい。この好ましい例によれ
ば、ソース配線の材料として遮光性を有する導電材料を
用いることにより、配向の乱れを遮光することができ
る。その結果、新たに遮光膜を設けることなく、表示品
位の向上と共に開口率の向上をも図ることができる。
Further, in the configuration of the active matrix type liquid crystal display device according to the present invention, a connection electrode for connecting the first pixel electrode and the drain region is further provided, and the connection electrode and the first pixel electrode are connected. And the first
Are preferably connected via a contact hole penetrating the flattening layer. According to this preferred example, the first
Pixel electrode and the drain region can be easily connected by the connection electrode, and the electric resistance can be stabilized. As a result, the liquid crystal on the pixel electrode can be controlled electrically stably, so that an image can be accurately reproduced. In this case, it is preferable that all or a part of the connection electrode is provided in the same layer as the source wiring. According to this preferred example, by using the same material as the source wiring for the connection electrode, the connection electrode can be formed in the same process as the source wiring, so that the step of forming the connection electrode can be omitted. In this case, it is preferable that the semiconductor device further includes a silicide compound layer or a metal nitride layer that connects the first pixel electrode and the connection electrode. According to this preferred example, the contact characteristics of the pixel electrode are improved. as a result,
Since the liquid crystal on the pixel electrode can be controlled electrically stably, an image can be accurately reproduced. In this case, a black matrix is further formed integrally with the boundary between the first or second pixel electrodes arranged in a matrix, and a part of the black matrix is formed by the silicide compound layer or the metal nitride. It is preferably formed of a material layer. According to this preferred example, the black matrix on the counter substrate side can be omitted. Further, the formation accuracy of the black matrix can be improved from the mechanical alignment accuracy of the active matrix substrate to the counter substrate to the lithography accuracy of the semiconductor process. Further, it is preferable that the black matrix also serves as the source wiring. According to this preferred example, by using a conductive material having a light-shielding property as a material of the source wiring, the disorder of the orientation can be shielded from light. As a result, it is possible to improve the display quality and the aperture ratio without newly providing a light shielding film.

【0008】また、前記本発明のアクティブマトリクス
型液晶表示装置の構成においては、前記第1及び第2の
平坦化層の上に設けられた前記第1及び第2の画素電極
と、前記ゲート配線、前記ソース配線のうちの少なくと
もいずれかが配線幅方向に重ねて設けられているのが好
ましい。この好ましい例によれば、開口率を向上させる
ことが可能になると共に、横電界を防止することができ
る。その結果、画素電極上の液晶を垂直方向の電界によ
って安定に制御することができるので、液晶の配向不良
を抑制することが可能となり、画像を正確に再生するこ
とができる。
Further, in the configuration of the active matrix type liquid crystal display device of the present invention, the first and second pixel electrodes provided on the first and second planarization layers, and the gate wiring Preferably, at least one of the source wirings is provided so as to overlap in the wiring width direction. According to this preferred example, the aperture ratio can be improved, and the lateral electric field can be prevented. As a result, the liquid crystal on the pixel electrode can be stably controlled by the electric field in the vertical direction, so that it is possible to suppress poor alignment of the liquid crystal and to reproduce an image accurately.

【0009】また、前記本発明のアクティブマトリクス
型液晶表示装置の構成においては、前記第1及び第2の
平坦化層が有機膜からなるのが好ましい。また、この場
合には、前記有機膜がポジ型感光性アクリル樹脂からな
るのが好ましい。この好ましい例によれば、ポジ型感光
性アクリル樹脂をスピンコーティング法によって塗布
し、露光及びアルカリ現像によってパターニングして、
数μmという膜厚の平坦化層を容易に得ることができ
る。その結果、無機膜を用いた場合に比べて生産性が良
く、低コストで画素電極上を完全に平坦化することがで
きる。
In the configuration of the active matrix type liquid crystal display device according to the present invention, it is preferable that the first and second flattening layers are made of an organic film. In this case, it is preferable that the organic film is made of a positive photosensitive acrylic resin. According to this preferred example, a positive photosensitive acrylic resin is applied by a spin coating method, patterned by exposure and alkali development,
A flattening layer having a thickness of several μm can be easily obtained. As a result, the productivity is better than when an inorganic film is used, and the pixel electrode can be completely flattened at low cost.

【0010】また、前記本発明のアクティブマトリクス
型液晶表示装置の構成においては、前記第1及び第2の
平坦化層が光学的又は化学的な脱色処理が施された樹脂
からなるのが好ましい。この好ましい例によれば、透過
率の高いアクティブマトリクス型液晶表示装置を実現す
ることができる。
In the configuration of the active matrix type liquid crystal display device according to the present invention, it is preferable that the first and second flattening layers are made of resin which has been subjected to optical or chemical decolorization. According to this preferred example, an active matrix liquid crystal display device having a high transmittance can be realized.

【0011】また、本発明に係るアクティブマトリクス
型液晶表示装置の製造方法は、基板上に、複数の薄膜ト
ランジスタをマトリクス状に形成すると共に、前記薄膜
トランジスタのゲート電極に接続されるゲート配線と前
記薄膜トランジスタのソース領域に接続されるソース配
線を互いに交差するように形成し、かつ、前記薄膜トラ
ンジスタのドレイン領域に接続されるコンタクトを形成
する工程と、前記薄膜トランジスタ、前記ゲート配線、
前記ソース配線及び前記コンタクトの上部に、スピンコ
ーティング法によって有機膜を形成した後、前記有機膜
をパターニングして第1の平坦化層を形成すると共に、
前記第1の平坦化層を貫通させて前記コンタクトに達す
るコンタクトホールを形成する工程と、前記第1の平坦
化層上及び前記コンタクトホール内に第1の画素電極層
を形成する工程と、前記第1の画素電極層の上に、スピ
ンコーティング法によって有機膜を形成した後、前記有
機膜をパターニングして前記コンタクトホール内に第2
の平坦化層を形成する工程と、前記第1の画素電極層及
び前記第2の平坦化層の上に第2の画素電極層を形成す
る工程と、前記第1及び第2の画素電極層を所定の形状
にパターニングして画素電極を形成する工程とを備えた
ことを特徴とする。このアクティブマトリクス型液晶表
示装置の製造方法によれば、有機膜によって比較的膜厚
の厚い平坦化が可能となり、かつ、画素電極上を完全に
平坦化することができる。その結果、その下層の配線な
どによる段差部で起こっていた画素電極のドレイン側に
おける断線などを防止することができると共に、段差に
よる配向不良を防止することもできる。また、ソース配
線と画素電極との間が絶縁され、ソース配線と画素電極
と間の電気的リークによる欠陥絵素が極めて少なくなる
ので、製造歩留の向上が可能になると共に、製造コスト
の低減が可能になる。
In a method of manufacturing an active matrix type liquid crystal display device according to the present invention, a plurality of thin film transistors are formed in a matrix on a substrate, and a gate wiring connected to a gate electrode of the thin film transistor and a thin film transistor of the thin film transistor are formed. Forming a source line connected to the source region so as to intersect with each other, and forming a contact connected to the drain region of the thin film transistor;
Forming an organic film on the source wiring and the contact by spin coating, and then patterning the organic film to form a first planarization layer;
Forming a contact hole reaching the contact by penetrating the first planarization layer; forming a first pixel electrode layer on the first planarization layer and in the contact hole; After an organic film is formed on the first pixel electrode layer by a spin coating method, the organic film is patterned and a second film is formed in the contact hole.
Forming a flattening layer, forming a second pixel electrode layer on the first pixel electrode layer and the second flattening layer, and forming the first and second pixel electrode layers. And forming a pixel electrode by patterning the pixel electrode into a predetermined shape. According to the method of manufacturing an active matrix type liquid crystal display device, a relatively thick flattening can be performed by the organic film, and the pixel electrode can be completely flattened. As a result, disconnection on the drain side of the pixel electrode, which has occurred at the stepped portion due to the underlying wiring or the like, can be prevented, and alignment failure due to the step can be prevented. In addition, the source wiring and the pixel electrode are insulated from each other, and the number of defective picture elements due to electric leakage between the source wiring and the pixel electrode is extremely reduced, so that the manufacturing yield can be improved and the manufacturing cost can be reduced. Becomes possible.

【0012】また、前記本発明のアクティブマトリクス
型液晶表示装置の製造方法においては、前記第1及び第
2の画素電極層を、その端部が前記ゲート配線、前記ソ
ース配線のうち少なくともいずれかと配線幅方向に重な
るように形成するのが好ましい。
In the method of manufacturing an active matrix type liquid crystal display device according to the present invention, the first and second pixel electrode layers may be connected to at least one of the gate line and the source line at an end thereof. It is preferable to form them so as to overlap in the width direction.

【0013】また、前記本発明のアクティブマトリクス
型液晶表示装置の製造方法においては、前記有機膜がポ
ジ型感光性アクリル樹脂からなり、前記第1及び第2の
平坦化層と前記コンタクトホールは、前記ポジ型感光性
アクリル樹脂を露光及び現像することによって形成され
るのが好ましい。この好ましい例によれば、無機膜を用
いて平坦化層を形成するために必要なCVD等による成
膜、フォトレジストによるパターン形成工程、エッチン
グ、レジスト剥離、洗浄工程を必要とせず、感光性アク
リル樹脂の塗布、露光及び現像工程のみによって平坦化
層を形成することが可能となる。従って、製造工程の短
縮化、簡素化及び製造コストの低減を図ることができ
る。また、この場合には、前記ポジ型感光性アクリル樹
脂を露光及び現像した後、基板全面又は少なくとも前記
画素電極全面に露光を行う工程をさらに備えているのが
好ましい。この好ましい例によれば、感光性アクリル樹
脂に含有されている不要な感光剤を反応させて、透明化
することができる。従って、透明度の高い平坦化層を実
現することが可能となる。この場合にはさらに、前記ポ
ジ型感光性アクリル樹脂を露光及び現像した後、前記基
板全面又は少なくとも前記画素電極全面に露光を行う工
程が完了するまで、前記ポジ型感光性アクリル樹脂の温
度を100℃以下に保つのが好ましい。この好ましい例
によれば、感光性アクリル樹脂に含有されている不要な
感光剤を安定して反応させることができる。従って、透
明度が高く、透過率が安定した平坦化層を実現すること
が可能となる。また、この場合には、前記ポジ型感光性
アクリル樹脂を、その濃度が0.1から0.5mol%
のテトラメチルアンモニウムヒドロオキサイド現像液に
よってパドル現像することにより、前記第1及び第2の
平坦化層を形成するのが好ましい。この好ましい例によ
れば、感光性アクリル樹脂に対して所望のパターンに従
って露光を行い、アルカリ性の溶液、テトラメチルアン
モニウムヒドロオキサイド(以下『TMAH』と略記す
る。)によって現像処理を行うことにより、露光された
部分がアルカリ性の溶液によってエッチングされ、コン
タクトホール等が形成される。しかし、TMAH現像液
の濃度が0.5mol%以上である場合には、露光され
ていない部分の感光性アクリル樹脂の膜厚の減少量が大
きく、膜厚の制御が困難となる。TMAH現像液の濃度
が2.4mol%と高濃度の場合には、現像のヌキの部
分に感光性アクリル樹脂の変質物が残さとして残り、コ
ンタクト不良が生じる。また、TMAH現像液の濃度が
0.1mol%以下の場合、現像液を循環して繰り返し
使用する方式の現像装置では濃度の変動が大きいために
濃度の制御が困難となる。一方、TMAH現像液の濃度
を0.1〜0.5mol%に設定すれば、上記のような
問題が解消され、安定して平坦化層を形成することがで
きる。
In the method of manufacturing an active matrix liquid crystal display device according to the present invention, the organic film is made of a positive photosensitive acrylic resin, and the first and second planarizing layers and the contact hole are It is preferably formed by exposing and developing the positive photosensitive acrylic resin. According to this preferred example, it is not necessary to form a film by CVD or the like necessary for forming a flattening layer using an inorganic film, a pattern forming step by a photoresist, an etching, a resist peeling, a washing step, and a photosensitive acrylic resin. The flattening layer can be formed only by applying, exposing, and developing the resin. Therefore, the manufacturing process can be shortened and simplified, and the manufacturing cost can be reduced. In this case, it is preferable that the method further includes a step of exposing and developing the positive photosensitive acrylic resin and thereafter exposing the entire surface of the substrate or at least the entire surface of the pixel electrode. According to this preferred example, an unnecessary photosensitive agent contained in the photosensitive acrylic resin can be reacted to make the acrylic resin transparent. Therefore, it is possible to realize a flattening layer having high transparency. In this case, further, after exposing and developing the positive photosensitive acrylic resin, the temperature of the positive photosensitive acrylic resin is kept at 100 until the step of exposing the entire surface of the substrate or at least the entire surface of the pixel electrode is completed. It is preferred to keep the temperature below ° C. According to this preferred example, an unnecessary photosensitive agent contained in the photosensitive acrylic resin can be reacted stably. Therefore, it is possible to realize a flattening layer having high transparency and stable transmittance. In this case, the positive photosensitive acrylic resin is used in a concentration of 0.1 to 0.5 mol%.
Preferably, the first and second planarization layers are formed by performing paddle development with a tetramethylammonium hydroxide developer. According to this preferred example, the photosensitive acrylic resin is exposed according to a desired pattern, and is developed by an alkaline solution, tetramethylammonium hydroxide (hereinafter abbreviated as “TMAH”). The etched portion is etched with an alkaline solution to form a contact hole and the like. However, when the concentration of the TMAH developer is 0.5 mol% or more, the amount of decrease in the thickness of the photosensitive acrylic resin in the unexposed portion is large, and it is difficult to control the thickness. When the concentration of the TMAH developer is as high as 2.4 mol%, a modified product of the photosensitive acrylic resin remains as a residue in a developing portion, resulting in a contact failure. Further, when the concentration of the TMAH developer is 0.1 mol% or less, it is difficult to control the concentration in a developing device of a type in which the developer is circulated and used repeatedly because the concentration varies greatly. On the other hand, if the concentration of the TMAH developer is set to 0.1 to 0.5 mol%, the above-mentioned problem is solved, and the flattening layer can be stably formed.

【0014】また、前記本発明のアクティブマトリクス
型液晶表示装置の製造方法においては、前記第1の平坦
化層の厚さが1.0μm以上であるのが好ましい。この
好ましい例によれば、画素電極と各配線(ゲート配線、
ソース配線)とを1μm以上オーバーラップさせても、
各配線と画素電極との間の容量は十分小さくなり、時定
数も小さくなる。従って、容量成分が表示に与えるクロ
ストークなどの影響が低減され、より良好な表示が得ら
れる。
In the method for manufacturing an active matrix type liquid crystal display device according to the present invention, it is preferable that the thickness of the first flattening layer is 1.0 μm or more. According to this preferred example, the pixel electrode and each wiring (gate wiring,
Source wiring) overlaps 1 μm or more,
The capacitance between each wiring and the pixel electrode is sufficiently small, and the time constant is also small. Therefore, the influence of the capacitance component on the display, such as crosstalk, is reduced, and a better display is obtained.

【0015】また、前記本発明のアクティブマトリクス
型液晶表示装置の製造方法においては、前記有機膜を形
成する前に、前記有機膜が形成される部位にヘキサメチ
ルジシラザンを塗布する工程をさらに備えているのが好
ましい。この好ましい例によれば、有機膜と有機膜が形
成される部位との密着性が向上する。従って、その後の
拡散工程及び組立工程における有機膜の剥離の発生を防
止することができる。
Further, the method of manufacturing an active matrix type liquid crystal display device according to the present invention further comprises a step of applying hexamethyldisilazane to a portion where the organic film is to be formed before forming the organic film. Is preferred. According to this preferred example, the adhesion between the organic film and the portion where the organic film is formed is improved. Therefore, the occurrence of peeling of the organic film in the subsequent diffusion step and assembly step can be prevented.

【0016】また、前記本発明のアクティブマトリクス
型液晶表示装置の製造方法においては、前記第1の画素
電極層を形成する前に、前記有機膜からなる第1の平坦
化層の表面に対してRF(高周波)によるAr逆スパッ
タ処理を行う工程をさらに備えているのが好ましい。こ
の好ましい例によれば、第1の平坦化層とその上に成膜
される第1の画素電極層との間の密着性が向上する。従
って、液晶パネル組立プロセス中の処理に対してより安
定なデバイスが実現され、歩留も向上する。また、この
場合には、前記Ar逆スパッタ処理が、前記有機膜から
なる第1の平坦化層に前記コンタクトホールを形成した
後に行われるのが好ましい。この好ましい例によれば、
第1の画素電極とドレイン領域又は接続電極とを接続す
るコンタクトホール部の残留物を除去することができ
る。従って、コンタクトホール部における接続不良の発
生を抑制することができる。また、この場合には、前記
Ar逆スパッタ処理を行う前に、前記有機膜を110℃
〜240℃に加熱する工程をさらに備えているのが好ま
しい。この好ましい例によれば、架橋反応によって有機
膜を硬化させることができる。従って、その後の拡散工
程及び組立工程における有機膜の剥離の発生を防止する
ことができる。また、画素電極の形成等のプロセスによ
る有機膜の劣化を抑制することができる。
In the method for manufacturing an active matrix type liquid crystal display device according to the present invention, before forming the first pixel electrode layer, the surface of the first planarizing layer made of the organic film may be removed. It is preferable that the method further includes a step of performing an Ar reverse sputtering process by RF (high frequency). According to this preferred example, the adhesion between the first planarization layer and the first pixel electrode layer formed thereon is improved. Therefore, a device that is more stable to processing during the liquid crystal panel assembly process is realized, and the yield is improved. In this case, it is preferable that the Ar reverse sputtering process is performed after forming the contact hole in the first planarization layer made of the organic film. According to this preferred example,
The residue in the contact hole portion connecting the first pixel electrode and the drain region or the connection electrode can be removed. Therefore, occurrence of a connection failure in the contact hole can be suppressed. In this case, the organic film is heated to 110 ° C. before the Ar reverse sputtering process is performed.
Preferably, the method further comprises a step of heating to a temperature of up to 240 ° C. According to this preferred example, the organic film can be cured by a crosslinking reaction. Therefore, the occurrence of peeling of the organic film in the subsequent diffusion step and assembly step can be prevented. Further, deterioration of the organic film due to a process such as formation of a pixel electrode can be suppressed.

【0017】また、前記本発明のアクティブマトリクス
型液晶表示装置の製造方法においては、前記画素電極間
の前記第1の平坦化層を5〜100nmの厚み分だけ除
去するのが好ましい。この好ましい例によれば、画素電
極間の絶縁を完全なものにすることができる。従って、
画素間リークなどの不良を抑制し、歩留及び性能を安定
化させることができる。また、この場合には、前記第1
の平坦化層の除去を、酸素プラズマを用いたプラズマエ
ッチングによって行うのが好ましい。この好ましい例に
よれば、例えば、表面が変質して炭化している場合であ
っても画素電極間の第1の平坦化層を除去することが可
能となる。従って、前工程のプロセス条件に関係なく、
画素間リークなどの不良を抑制し、歩留及び性能を安定
化させることができる。
In the method of manufacturing an active matrix liquid crystal display device according to the present invention, it is preferable that the first flattening layer between the pixel electrodes is removed by a thickness of 5 to 100 nm. According to this preferred example, complete insulation between the pixel electrodes can be achieved. Therefore,
It is possible to suppress defects such as leaks between pixels, and to stabilize yield and performance. In this case, the first
It is preferable to remove the flattening layer by plasma etching using oxygen plasma. According to this preferred example, for example, even when the surface is deteriorated and carbonized, the first flattening layer between the pixel electrodes can be removed. Therefore, regardless of the process conditions of the previous process,
It is possible to suppress defects such as leaks between pixels, and to stabilize yield and performance.

【0018】また、前記本発明のアクティブマトリクス
型液晶表示装置の製造方法においては、前記有機膜を形
成する前に、前記コンタクトを外部に露出させる工程を
さらに備えているのが好ましい。この好ましい例によれ
ば、有機膜を形成する前に、外部と接続するためのコン
タクト端子上のSiO2膜やSiN膜などの無機物を除
去し、コンタクト端子を露出させることにより、SiO
2膜やSiN膜などのエッチングや、そのためのレジス
ト除去工程における有機膜へのダメージを無くすことが
できる。
Further, the method of manufacturing an active matrix type liquid crystal display device according to the present invention preferably further comprises a step of exposing the contact to the outside before forming the organic film. According to this preferred example, before forming the organic film, the inorganic material such as the SiO 2 film and the SiN film on the contact terminal for connection to the outside is removed, and the contact terminal is exposed, so that the SiO 2 film is exposed.
It is possible to eliminate the damage to the organic film in the etching of the two films and the SiN film and the like and the resist removing process therefor.

【0019】[0019]

【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。尚、以下の説明に用いる各
図は本発明を理解することができる程度に概略的に示し
てあるにすぎず、本発明は各図に示す例のみに限定され
るものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described more specifically with reference to embodiments. It should be noted that the drawings used in the following description are only schematically shown to the extent that the present invention can be understood, and the present invention is not limited to the examples shown in the drawings.

【0020】図1は本発明の一実施の形態におけるアク
ティブマトリクス基板の基本的な構成を示す概略断面
図、図2は本発明の一実施の形態におけるアクティブマ
トリクス型液晶表示装置の基本的な構成を示す概略断面
図である。
FIG. 1 is a schematic sectional view showing a basic configuration of an active matrix substrate according to an embodiment of the present invention, and FIG. 2 is a basic configuration of an active matrix liquid crystal display device according to an embodiment of the present invention. FIG.

【0021】図1において、アクティブマトリクス基板
17は石英ガラス等からなる絶縁基板1を用いて構成さ
れており、その表面には複数の薄膜トランジスタ(以下
『TFT』と略記する。)2がマトリクス状に配列され
た状態でそれぞれ集積的に形成されている。TFT2は
島状にパターニングされた半導体薄膜3を素子領域とし
て利用している。すなわち、半導体薄膜3内にソース領
域3aとドレイン領域3bが設けられている。半導体薄
膜3は、例えばポリシリコンからなる。尚、半導体薄膜
3の材料はポリシリコンに限定されるものではなく、単
結晶シリコンや非晶質シリコンを用いることもできる。
半導体薄膜3の上には一層のゲート絶縁膜4aを介して
ゲート配線4がパターニングして形成されている。この
ゲート配線4は、例えばポリシリコンからなる。ここ
で、ゲート配線4の一部を構成し、半導体薄膜3と重な
った部分が『ゲート電極』となる。絶縁基板1の上に
は、TFT2を被覆した状態で第1の層間絶縁膜5が形
成されている。第1の層間絶縁膜5は、例えば、窒素が
ドーピングされたガラスと、ボロンと燐がドーピングさ
れたガラスとの積層体からなる。TFT2のソース領域
3aには、第1の層間絶縁膜5に設けられた第1のコン
タクトホール6を介してソース配線7が電気的に接続さ
れている。ソース配線7は、例えばアルミニウムからな
り、画像信号ラインその他を構成している。一方、TF
T2のドレイン領域3bには、第1のコンタクトホール
6を介して接続電極16が電気的に接続されている。こ
のように、接続電極16は、その一部がソース配線7と
同じ層に設けられている。このため、接続電極16にソ
ース配線7と同一の材料を用いれば、ソース配線7と同
一のプロセスで接続電極16を形成することができるの
で、接続電極16の形成工程を省略することができる。
尚、接続電極16の全部をソース配線7と同じ層に設け
るようにしてもよい。
In FIG. 1, an active matrix substrate 17 is formed using an insulating substrate 1 made of quartz glass or the like, and a plurality of thin film transistors (hereinafter abbreviated as “TFT”) 2 are arranged in a matrix on the surface thereof. Each of them is formed in an integrated manner in an arranged state. The TFT 2 uses a semiconductor thin film 3 patterned in an island shape as an element region. That is, the source region 3a and the drain region 3b are provided in the semiconductor thin film 3. The semiconductor thin film 3 is made of, for example, polysilicon. Incidentally, the material of the semiconductor thin film 3 is not limited to polysilicon, and single crystal silicon or amorphous silicon can also be used.
On the semiconductor thin film 3, a gate wiring 4 is formed by patterning via a single layer of a gate insulating film 4a. The gate wiring 4 is made of, for example, polysilicon. Here, a part of the gate wiring 4 and a part overlapping with the semiconductor thin film 3 becomes a “gate electrode”. On the insulating substrate 1, a first interlayer insulating film 5 is formed so as to cover the TFT2. The first interlayer insulating film 5 is made of, for example, a laminate of glass doped with nitrogen and glass doped with boron and phosphorus. A source line 7 is electrically connected to a source region 3 a of the TFT 2 via a first contact hole 6 provided in the first interlayer insulating film 5. The source wiring 7 is made of, for example, aluminum and forms an image signal line and the like. On the other hand, TF
The connection electrode 16 is electrically connected to the drain region 3b of T2 via the first contact hole 6. As described above, a part of the connection electrode 16 is provided in the same layer as the source wiring 7. Therefore, if the same material as the source wiring 7 is used for the connection electrode 16, the connection electrode 16 can be formed in the same process as that of the source wiring 7, so that the step of forming the connection electrode 16 can be omitted.
Note that the entire connection electrode 16 may be provided on the same layer as the source wiring 7.

【0022】第1の層間絶縁膜5の上には、ソース配線
7を被覆するように第2の層間絶縁膜8が成膜されてい
る。第2の層間絶縁膜8は、例えば、プラズマCVD法
によって成長させたシリコン酸化膜からなる。接続電極
16上の第2の層間絶縁膜8には、第2のコンタクトホ
ール9が設けられており、さらにはシリサイド化合物で
あるWSiがバリアメタル14として形成されている。
また、WSiは第2の層間絶縁膜8の上にTFT2の遮
光層15としても形成されている。尚、バリアメタル1
4、遮光層15の材料としては必ずしもWSi等のシリ
サイド化合物に限定されるものではなく、例えば、金属
窒化物等を用いることもできる。
On the first interlayer insulating film 5, a second interlayer insulating film 8 is formed so as to cover the source wiring 7. The second interlayer insulating film 8 is made of, for example, a silicon oxide film grown by a plasma CVD method. A second contact hole 9 is provided in the second interlayer insulating film 8 on the connection electrode 16, and WSi as a silicide compound is formed as a barrier metal 14.
WSi is also formed on the second interlayer insulating film 8 as a light shielding layer 15 of the TFT 2. In addition, barrier metal 1
4. The material of the light-shielding layer 15 is not necessarily limited to a silicide compound such as WSi. For example, a metal nitride or the like can be used.

【0023】さらに、第2の層間絶縁膜8の上には有機
膜材料からなる第1の平坦化層10が形成され、この第
1の平坦化層10には第2のコンタクトホール9が設け
られている。そして、第1の平坦化層10の上には、第
1の画素電極12と第2の画素電極13がパターニング
して形成されており、第1の画素電極12はバリアメタ
ル14と接続電極16を介してTFT2のドレイン領域
3bに電気的に接続されている。また、第1の画素電極
12と第2の画素電極13との間の第2のコンタクトホ
ール9内には有機膜材料からなる第2の平坦化層11が
介在している。第1及び第2の平坦化層10、11の有
機膜材料としては、例えばアクリル樹脂やポリイミド樹
脂を挙げることができるが、本実施の形態においては、
所定の粘性を有し凹凸を埋めるのに好適なアクリル樹脂
を用いている。マトリクス状に配列された個々の第1の
画素電極12は、第2の層間絶縁膜8と第1の平坦化層
10に設けられた第2のコンタクトホール9を介して対
応するTFT2のドレイン領域3bに電気的に接続され
ている。
Further, a first planarization layer 10 made of an organic film material is formed on the second interlayer insulating film 8, and a second contact hole 9 is provided in the first planarization layer 10. Have been. A first pixel electrode 12 and a second pixel electrode 13 are formed on the first flattening layer 10 by patterning, and the first pixel electrode 12 is formed by a barrier metal 14 and a connection electrode 16. Is electrically connected to the drain region 3b of the TFT 2 via Further, a second planarization layer 11 made of an organic film material is interposed in the second contact hole 9 between the first pixel electrode 12 and the second pixel electrode 13. As an organic film material of the first and second planarization layers 10 and 11, for example, an acrylic resin or a polyimide resin can be used. In the present embodiment,
An acrylic resin having a predetermined viscosity and suitable for filling unevenness is used. The individual first pixel electrodes 12 arranged in a matrix form correspond to the drain region of the corresponding TFT 2 via the second interlayer insulating film 8 and the second contact hole 9 provided in the first planarization layer 10. 3b.

【0024】図2に示すように、アクティブマトリクス
基板17の対向位置には所定の間隔をおいて石英ガラス
等からなる対向基板21が配置されている。対向基板2
1の内表面には、対向電極23と配向膜24が順に形成
されている。また、アクティブマトリクス基板17の表
面にも配向膜25が形成されている。そして、アクティ
ブマトリクス基板17と対向基板21との間には液晶4
2が注入され、これによりアクティブマトリクス型液晶
表示装置が構成されている。液晶22の配向制御は、一
対の配向膜24、25によって行なわれ、例えばツイス
トネマティックモードが得られる。
As shown in FIG. 2, a counter substrate 21 made of quartz glass or the like is arranged at a predetermined position at a position opposing the active matrix substrate 17. Counter substrate 2
A counter electrode 23 and an alignment film 24 are sequentially formed on the inner surface of 1. Also, an alignment film 25 is formed on the surface of the active matrix substrate 17. The liquid crystal 4 is provided between the active matrix substrate 17 and the counter substrate 21.
2 are injected, thereby forming an active matrix type liquid crystal display device. The alignment of the liquid crystal 22 is controlled by a pair of alignment films 24 and 25, for example, a twist nematic mode is obtained.

【0025】本アクティブマトリクス型液晶表示装置に
おいては、従来の構造と異なり、画素電極内にはコンタ
クトホールがなく、配向膜25は極めて平坦な面を有し
段差部がないため、一様なラビング処理を行なうことが
できる。従って、画面全体にわたって均一な配向制御が
可能となる。また、画素電極内にはなんら凹凸部分が存
在しないため、液晶22は対向電極23と第2の画素電
極13との間に作用する垂直方向の電界によって駆動制
御され、横方向の電界の影響は小さい。その結果、従来
問題となっていたリバースチルトドメインによる表示品
位の劣化を有効に改善することができる。また、互いに
隣接する画素電極の境界部分については、ソース配線7
をブラックマトリクスとして利用することにより、少な
くとも部分的に遮蔽することができる。しかし、TFT
2部分についてはこの遮光構造を採用することはできな
い。そこで、TFT2部分を選択的に遮蔽するために、
シリサイド化合物又は金属窒化物等からなる遮光層15
が用いられている。
In the present active matrix type liquid crystal display device, unlike the conventional structure, there is no contact hole in the pixel electrode, the alignment film 25 has an extremely flat surface and no step, so that uniform rubbing is performed. Processing can be performed. Therefore, uniform orientation control over the entire screen is possible. Further, since there is no uneven portion in the pixel electrode, the liquid crystal 22 is driven and controlled by a vertical electric field acting between the counter electrode 23 and the second pixel electrode 13, and the influence of the horizontal electric field is reduced. small. As a result, degradation of display quality due to the reverse tilt domain, which has conventionally been a problem, can be effectively improved. Further, at the boundary between pixel electrodes adjacent to each other, the source line 7
Can be at least partially shielded by using as a black matrix. However, TFT
This light-shielding structure cannot be adopted for two parts. Therefore, in order to selectively shield the TFT2 portion,
Light shielding layer 15 made of silicide compound or metal nitride, etc.
Is used.

【0026】次に、図1に示すアクティブマトリクス基
板の製造方法について、図3〜図5を参照しながら説明
する。
Next, a method of manufacturing the active matrix substrate shown in FIG. 1 will be described with reference to FIGS.

【0027】まず、図3の工程Aにおいて、石英ガラス
等からなる絶縁基板1の表面に、減圧CVD(LPCV
D)法によってアモルファスシリコンを成膜する。次い
で、アモルファスシリコンを固相成長させて大粒径化
し、ポリシリコン化する。次いで、このポリシリコンを
島状にパターニングして素子領域を形成する。これによ
り、ポリシリコンからなる半導体薄膜3が得られる。次
いで、ポリシリコンからなる半導体薄膜3の表面を熱酸
化する(加熱温度:1100℃、加熱時間:23分)。
これにより、SiO2からなるゲート酸化膜(ゲート絶
縁膜)4aが得られる。尚、同時に、ポリシリコンから
なる半導体薄膜3をパターニングして保持容量を形成で
きるようにしておく。
First, in step A in FIG. 3, a low pressure CVD (LPCV
An amorphous silicon film is formed by the method D). Next, amorphous silicon is grown in a solid phase to have a large grain size, and is converted to polysilicon. Next, the polysilicon is patterned into an island shape to form an element region. Thereby, a semiconductor thin film 3 made of polysilicon is obtained. Next, the surface of the semiconductor thin film 3 made of polysilicon is thermally oxidized (heating temperature: 1100 ° C., heating time: 23 minutes).
Thus, a gate oxide film (gate insulating film) 4a made of SiO 2 is obtained. At the same time, the semiconductor thin film 3 made of polysilicon is patterned so that a storage capacitor can be formed.

【0028】次に、図3の工程Bにおいて、ゲート酸化
膜4aの上に、LPCVD法によってポリシリコンを成
膜する。そして、リンドープによってこのポリシリコン
の低抵抗化を図った後、所定の形状にパターニングす
る。これにより、ゲート配線4と保持容量配線4bが得
られる。次いで、Nチャンネル型のTFT2は、LDD
(lightly doped drain)構造とするために、セルフア
ライメントにより、ゲート配線4をマスクとしてポリシ
リコンからなる半導体薄膜3にドーズ量1×10 13/c
2 の燐イオンを注入し、さらにLDD領域をマスキン
グして、半導体薄膜3にドーズ量4×1015/cm2
燐イオンを注入し、半導体薄膜3内にソース領域3aと
ドレイン領域3bを設ける。
Next, in step B of FIG.
Polysilicon is formed on the film 4a by LPCVD.
Film. And this polysilicon by phosphorus doping
After reducing the resistance of the
You. As a result, the gate wiring 4 and the storage capacitor wiring 4b are obtained.
Can be Next, the N-channel type TFT 2 is
(Lightly doped drain) structure.
The gate line 4 as a mask
A dose of 1 × 10 is applied to the semiconductor thin film 3 made of silicon. 13/ C
mTwoImplant phosphorus ions and further mask the LDD region
The semiconductor thin film 3 with a dose of 4 × 10Fifteen/ CmTwoof
Phosphorus ions are implanted, and a source region 3a is formed in the semiconductor thin film 3.
A drain region 3b is provided.

【0029】以上の工程により、絶縁基板1上に複数の
Nチャネル型のTFT2がマトリクス状に形成される。
尚、Pチャネル型のTFTを形成する場合には、ボロン
イオンが注入される。
Through the above steps, a plurality of N-channel TFTs 2 are formed on the insulating substrate 1 in a matrix.
When a P-channel TFT is formed, boron ions are implanted.

【0030】次に、図3の工程Cにおいて、絶縁基板1
の表面に、窒素がドーピングされたガラスと、ボロンと
燐がドーピングされたガラスとの積層体からなる第1の
層間絶縁膜5を常圧CVD(APCVD)法によって堆
積する。次いで、この第1の層間絶縁膜5に第1のコン
タクトホール6をパターン形成した後、スパッタリング
によってアルミニウム(Al)を全面的に成膜する。そ
して、これを所定の形状にパターニングして、TFT2
のソース領域3aに電気的に接続されるソース配線7に
加工する。このとき、同時に、接続電極16も形成す
る。ここで、ソース配線7はゲート配線4と互いに交差
させて形成される。
Next, in step C of FIG.
A first interlayer insulating film 5 made of a laminate of glass doped with nitrogen and glass doped with boron and phosphorus is deposited on the surface of the substrate by a normal pressure CVD (APCVD) method. Next, after patterning a first contact hole 6 in the first interlayer insulating film 5, aluminum (Al) is entirely formed by sputtering. Then, this is patterned into a predetermined shape,
Is processed into a source wiring 7 electrically connected to the source region 3a. At this time, the connection electrode 16 is also formed at the same time. Here, the source wiring 7 is formed so as to intersect with the gate wiring 4.

【0031】次に、図3の工程Dにおいて、第1の層間
絶縁膜5の上に、プラズマCVD法によってシリコン酸
化膜を堆積して第2の層間絶縁膜8を形成し、アルミニ
ウム(Al)からなるソース配線7を完全に被覆する。
さらに、接続電極16上の第2の層間絶縁膜8に第2の
コンタクトホール9を形成する。
Next, in step D of FIG. 3, a silicon oxide film is deposited on the first interlayer insulating film 5 by a plasma CVD method to form a second interlayer insulating film 8, and aluminum (Al) Is completely covered.
Further, a second contact hole 9 is formed in the second interlayer insulating film 8 on the connection electrode 16.

【0032】次に、図3の工程Eにおいて、スパッタリ
ングによってWSiを全面的に成膜する。そして、これ
を所定の形状にパターニングして、接続電極16に対す
るバリアメタル14とTFT2に対する遮光層15を形
成する。
Next, in step E of FIG. 3, WSi is entirely formed by sputtering. Then, this is patterned into a predetermined shape to form a barrier metal 14 for the connection electrode 16 and a light shielding layer 15 for the TFT 2.

【0033】次に、図4の工程Fにおいて、第2の層間
絶縁膜8の上に、所定の粘性(粘度:30cp)を有す
る液状のポジ型感光性アクリル樹脂(有機膜)をスピン
コーティング法によって塗布して、第2の層間絶縁膜8
の表面を平坦化する。次いで、ポジ型感光性アクリル樹
脂を、i線ステッパーを用いて露光し、濃度が0.1〜
0.5mol%のテトラメチルアンモニウムヒドロオキ
サイド現像液を用いたパドル現像法によって現像して、
第2のコンタクトホール9を形成する。この第2のコン
タクトホール9の底部には、TFT2のドレイン領域3
b又は接続電極16が露出している。次いで、基板全面
又は少なくとも有効画素電極領域全面を紫外線を用いて
露光して、ポジ型感光性アクリル樹脂を透明化する。次
いで、加熱処理を施してポジ型感光性アクリル樹脂を硬
化させる。加熱方式としては、ホットプレート方式、ク
リーンオーブン方式のどちらでもよい。ホットプレート
方式の場合、加熱温度は220℃、加熱時間は10分で
あり、クリーンオーブン方式の場合、加熱温度は220
℃、加熱時間は60分である。これにより、第1の平坦
化層10が得られる。第1の平坦化層10の厚さは1.
0μm以上であるのが望ましい。第1の平坦化層10の
厚さを1.0μm以上に設定すれば、画素電極と各配線
(ゲート配線、ソース配線)とを1μm以上オーバーラ
ップさせても、各配線と画素電極との間の容量は十分小
さくなり、時定数も小さくなる。従って、容量成分が表
示に与えるクロストークなどの影響が低減され、より良
好な表示が得られる。但し、第1の平坦化層10の厚さ
が5.0μm以上になると、膜厚の均一性が悪く、ムラ
が発生し易くなるため、望ましくない。
Next, in step F of FIG. 4, a liquid positive photosensitive acrylic resin (organic film) having a predetermined viscosity (viscosity: 30 cp) is spin-coated on the second interlayer insulating film 8 by a spin coating method. To form a second interlayer insulating film 8
The surface of is flattened. Next, the positive photosensitive acrylic resin is exposed using an i-line stepper, and the concentration is 0.1 to
Developed by a paddle developing method using a 0.5 mol% tetramethylammonium hydroxide developing solution,
A second contact hole 9 is formed. The drain region 3 of the TFT 2 is formed at the bottom of the second contact hole 9.
b or the connection electrode 16 is exposed. Next, the entire surface of the substrate or at least the entire surface of the effective pixel electrode region is exposed to ultraviolet light to make the positive photosensitive acrylic resin transparent. Next, heat treatment is performed to cure the positive photosensitive acrylic resin. The heating method may be either a hot plate method or a clean oven method. In the case of the hot plate method, the heating temperature is 220 ° C., and the heating time is 10 minutes. In the case of the clean oven method, the heating temperature is 220 ° C.
℃, the heating time is 60 minutes. Thereby, the first planarization layer 10 is obtained. The thickness of the first planarization layer 10 is 1.
It is desirable that the thickness be 0 μm or more. If the thickness of the first planarization layer 10 is set to 1.0 μm or more, even if the pixel electrode and each wiring (gate wiring and source wiring) overlap by 1 μm or more, the distance between each wiring and the pixel electrode can be reduced. Has a sufficiently small capacity and a small time constant. Accordingly, the influence of the capacitance component on the display, such as crosstalk, is reduced, and a better display is obtained. However, when the thickness of the first flattening layer 10 is 5.0 μm or more, the uniformity of the film thickness is poor and unevenness is likely to occur, which is not desirable.

【0034】尚、ポジ型感光性アクリル樹脂を露光・現
像した後、基板全面又は少なくとも有効画素電極領域全
面を紫外線を用いて露光する工程が完了するまで、ポジ
型感光性アクリル樹脂の温度を100℃以下に保つこと
により、ポジ型感光性アクリル樹脂の透明化を安定に行
うことができる。
After exposing and developing the positive photosensitive acrylic resin, the temperature of the positive photosensitive acrylic resin is kept at 100 until the step of exposing the entire surface of the substrate or at least the entire effective pixel electrode region with ultraviolet light is completed. By keeping the temperature at not more than ° C., it is possible to stably make the positive photosensitive acrylic resin transparent.

【0035】また、第2の層間絶縁膜8の上にポジ型感
光性アクリル樹脂(有機膜)を塗布する前に、第2の層
間絶縁膜8の表面にヘキサメチルジシラザンを塗布する
ことにより、第2の層間絶縁膜8とポジ型感光性アクリ
ル樹脂(有機膜)との密着性を向上させることができ
る。
Before applying a positive photosensitive acrylic resin (organic film) on the second interlayer insulating film 8, hexamethyldisilazane is applied to the surface of the second interlayer insulating film 8. In addition, the adhesion between the second interlayer insulating film 8 and the positive photosensitive acrylic resin (organic film) can be improved.

【0036】本実施の形態のように、平坦化層をポジ型
感光性アクリル樹脂で構成するようにすれば、スピンコ
ーティング法を用いて薄膜を形成することができるの
で、数μmという膜厚の薄膜を容易に形成することがで
きる。しかも、露光及びアルカリ現像によってパターニ
ングを行うことができるので、生産性の点でも有利であ
る。ここで用いたポジ型感光性アクリル樹脂は塗布前に
着色されているものであり、パターニング後に全面露光
処理を施こすことによって脱色し、透明化することがで
きる。このような脱色処理は、光学的に行うことができ
るだけでなく、化学的にも行うことができる。
If the flattening layer is made of a positive photosensitive acrylic resin as in the present embodiment, a thin film can be formed by the spin coating method. A thin film can be easily formed. In addition, patterning can be performed by exposure and alkali development, which is advantageous in terms of productivity. The positive photosensitive acrylic resin used here is colored before coating, and can be decolorized and made transparent by performing an overall exposure process after patterning. Such a decolorization treatment can be performed not only optically but also chemically.

【0037】次に、図4の工程Gにおいて、第1の平坦
化層10の上に、スパッタリングによって透明導電膜を
成膜して第1の画素電極12を形成する。本実施の形態
においては、透明導電膜の材料としてITOが用いられ
ている。透明導電膜の材料としてのITOは第2のコン
タクトホール9の内部にも充填され、第1の画素電極1
2はバリアメタル14と接続電極16とを介してTFT
2のドレイン領域3bに電気的に接続される。
Next, in step G of FIG. 4, a transparent conductive film is formed on the first flattening layer 10 by sputtering to form a first pixel electrode 12. In this embodiment, ITO is used as the material of the transparent conductive film. The ITO as a material of the transparent conductive film is also filled in the second contact hole 9 and the first pixel electrode 1
2 is a TFT via a barrier metal 14 and a connection electrode 16
2 is electrically connected to the drain region 3b.

【0038】尚、スパッタリングによって透明導電膜を
成膜して第1の画素電極12を形成する前に、RF(高
周波)によるAr逆スパッタ処理によって第1の平坦化
層10の表面処理を行えば、第1の平坦化層10とその
上に成膜される透明導電膜からなる第1の画素電極12
との間の密着性が向上し、組立プロセス中の処理に対し
てより安定なデバイスを実現することができると共に、
歩留も向上する。
Before the transparent conductive film is formed by sputtering and the first pixel electrode 12 is formed, the surface treatment of the first flattening layer 10 is performed by Ar reverse sputtering using RF (high frequency). A first pixel electrode 12 made of a first planarization layer 10 and a transparent conductive film formed thereon
And the device is more stable to the processing during the assembly process.
Yield also improves.

【0039】また、Ar逆スパッタ処理を行う前に、ポ
ジ型感光性アクリル樹脂(有機膜)を110℃〜240
℃に加熱すれば、架橋反応によってポジ型感光性アクリ
ル樹脂(有機膜)を硬化させることができる。従って、
その後の拡散工程及び組立工程におけるポジ型感光性ア
クリル樹脂(有機膜)の剥離の発生を防止することがで
きる。また、画素電極の形成等のプロセスによるポジ型
感光性アクリル樹脂(有機膜)の劣化を抑制することも
できる。
Before the Ar reverse sputtering process, the positive photosensitive acrylic resin (organic film) is heated to 110 ° C. to 240 ° C.
When heated to ° C., the positive photosensitive acrylic resin (organic film) can be cured by a crosslinking reaction. Therefore,
The peeling of the positive photosensitive acrylic resin (organic film) in the subsequent diffusion step and assembly step can be prevented. Further, deterioration of the positive photosensitive acrylic resin (organic film) due to a process such as formation of a pixel electrode can be suppressed.

【0040】次に、図4の工程Hにおいて、第1の画素
電極12の上に、所定の粘性を有する液状のポジ型感光
性アクリル樹脂をスピンコーティング法によって塗布す
る。次いで、ポジ型感光性アクリル樹脂を、i線ステッ
パーを用いて露光し、パドル現像法を用いて現像して、
不要部分を除去する。これにより、第2のコンタクトホ
ール9の内部にポジ型感光性アクリル樹脂が充填され
る。次いで、基板全面又は少なくとも有効画素電極領域
全面を紫外線を用いて露光して、ポジ型感光性アクリル
樹脂を透明化する。次いで、加熱処理を施してポジ型感
光性アクリル樹脂を硬化させる。これにより、第2の平
坦化層11が得られる。
Next, in step H of FIG. 4, a liquid positive photosensitive acrylic resin having a predetermined viscosity is applied on the first pixel electrode 12 by spin coating. Next, the positive photosensitive acrylic resin is exposed using an i-line stepper, and developed using a paddle developing method.
Remove unnecessary parts. As a result, the inside of the second contact hole 9 is filled with the positive photosensitive acrylic resin. Next, the entire surface of the substrate or at least the entire surface of the effective pixel electrode region is exposed to ultraviolet light to make the positive photosensitive acrylic resin transparent. Next, heat treatment is performed to cure the positive photosensitive acrylic resin. Thereby, the second planarization layer 11 is obtained.

【0041】尚、この場合にも、ポジ型感光性アクリル
樹脂を露光・現像した後、基板全面又は少なくとも有効
画素電極領域全面を紫外線を用いて露光する工程が完了
するまで、ポジ型感光性アクリル樹脂の温度を100℃
以下に保つのが望ましい。
In this case as well, after exposing and developing the positive-type photosensitive acrylic resin, the positive-type photosensitive acrylic resin is exposed until the step of exposing the entire substrate or at least the entire effective pixel electrode region with ultraviolet light is completed. 100 ℃ of resin temperature
It is desirable to keep the following.

【0042】また、この場合にも、第1の画素電極12
の上にポジ型感光性アクリル樹脂(有機膜)を塗布する
前に、第1の画素電極12の表面にヘキサメチルジシラ
ザンを塗布するのが望ましい。
Also in this case, the first pixel electrode 12
It is desirable to apply hexamethyldisilazane to the surface of the first pixel electrode 12 before applying a positive photosensitive acrylic resin (organic film) on the surface.

【0043】次に、図5の工程Iにおいて、第2の平坦
化層11及び第1の画素電極12の上に、スパッタリン
グによって透明導電膜を成膜して第2の画素電極13を
形成する。本実施の形態においては、透明導電膜の材料
としてITOが用いられている。
Next, in step I of FIG. 5, a transparent conductive film is formed on the second planarization layer 11 and the first pixel electrode 12 by sputtering to form a second pixel electrode 13. . In this embodiment, ITO is used as the material of the transparent conductive film.

【0044】次に、図5の工程Jにおいて、第1及び第
2の画素電極12、13の材料であるITOを所定の形
状にパターニングして、画素電極とする。
Next, in step J of FIG. 5, ITO as a material of the first and second pixel electrodes 12 and 13 is patterned into a predetermined shape to form a pixel electrode.

【0045】ところで、RFによるAr逆スパッタ処理
によって第1の平坦化層10の表面処理を行う場合や、
スパッタリングによって透明導電膜を成膜して第1及び
第2の画素電極12、13を形成する場合に、平坦化層
がダメージを受けて絶縁性が低下する場合がある。
By the way, when the surface treatment of the first flattening layer 10 is performed by Ar reverse sputtering by RF,
In the case where the first and second pixel electrodes 12 and 13 are formed by forming a transparent conductive film by sputtering, the planarization layer may be damaged and the insulating property may be reduced.

【0046】このため、最後に、図5の工程Kにおい
て、図5の工程Jにおいて所定の形状にパターニングさ
れた画素電極間の第1の平坦化層10を、酸素プラズマ
を用いたプラズマエッチングによって5〜100nmの
厚み分だけ除去する。この場合の酸素プラズマエッチン
グの条件は、300W、800mTorr、400sc
cm、50℃である。
Therefore, finally, in step K of FIG. 5, the first flattening layer 10 between the pixel electrodes patterned into a predetermined shape in step J of FIG. 5 is subjected to plasma etching using oxygen plasma. It is removed by a thickness of 5 to 100 nm. The conditions of the oxygen plasma etching in this case are: 300 W, 800 mTorr, 400 sc
cm, 50 ° C.

【0047】以上の工程により、画素電極上が完全に平
坦化されたアクティブマトリクス基板が得られる。
Through the steps described above, an active matrix substrate having the pixel electrodes completely flattened can be obtained.

【0048】以下、本発明における開口率の改善手段に
ついて、図6を参照しながら説明する。図6は本発明の
一実施の形態におけるブラックマトリクス構造を示す模
式的な断面図である。
Hereinafter, the means for improving the aperture ratio in the present invention will be described with reference to FIG. FIG. 6 is a schematic sectional view showing a black matrix structure according to one embodiment of the present invention.

【0049】まず、理解を容易にするために、従来のブ
ラックマトリクス構造について、図8を参照しながら説
明する。図8に示すように、アクティブマトリクス基板
51の内表面には、所定の配列ピッチで複数の画素電極
52がマトリクス状に形成されている。隣接する画素電
極52間にはソース配線53が形成されており、画素電
極52とソース配線53との間には所定の間隙が設けら
れている。従って、画素電極52の寸法は配列ピッチに
比べ小さい。また、アクティブマトリクス基板51の対
向位置には、液晶54を挟んで対向基板55が配置され
ている。対向基板55の内表面には対向電極56が形成
されている。さらに、対向基板55の内表面には、互い
に隣接する画素電極52間に整合するようにブラックマ
トリクス57がパターン形成されている。アクティブマ
トリクス基板51と対向基板55とのアライメントマー
ジンを確保するために、ブラックマトリクス57は平面
的に見て画素電極52の端部と重なっており、ブラック
マトリクス57によって囲まれた開口部の寸法は画素電
極52の寸法に比べ小さくなっている。以上の構成によ
り、ブラックマトリクス57によって光の漏れが防止さ
れ、コントラストの改善が図られている。しかし、図8
から理解されるように、配列ピッチに比べて画素電極5
2の寸法は小さく、有効画素面積を規定する開口部の寸
法はさらに小さくなっている。従って、開口率は比較的
小さな値に止まっている。
First, in order to facilitate understanding, a conventional black matrix structure will be described with reference to FIG. As shown in FIG. 8, on the inner surface of the active matrix substrate 51, a plurality of pixel electrodes 52 are formed in a matrix at a predetermined arrangement pitch. A source wiring 53 is formed between adjacent pixel electrodes 52, and a predetermined gap is provided between the pixel electrode 52 and the source wiring 53. Therefore, the size of the pixel electrode 52 is smaller than the arrangement pitch. A counter substrate 55 is disposed at a position facing the active matrix substrate 51 with the liquid crystal 54 interposed therebetween. A counter electrode 56 is formed on the inner surface of the counter substrate 55. Further, a black matrix 57 is formed in a pattern on the inner surface of the counter substrate 55 so as to match between the pixel electrodes 52 adjacent to each other. In order to secure an alignment margin between the active matrix substrate 51 and the counter substrate 55, the black matrix 57 overlaps the edge of the pixel electrode 52 in plan view, and the size of the opening surrounded by the black matrix 57 is The size is smaller than the size of the pixel electrode 52. With the above configuration, light leakage is prevented by the black matrix 57, and the contrast is improved. However, FIG.
As can be understood from FIG.
2, the size of the opening defining the effective pixel area is further reduced. Therefore, the aperture ratio remains at a relatively small value.

【0050】これに対し、図6に示す本発明のブラック
マトリクス構造においては、アクティブマトリクス基板
61の表面凹凸を埋めるように平坦化層68が形成され
ており、さらにその上にはマトリクス状に所定の配列ピ
ッチで画素電極62が形成されている。また、アクティ
ブマトリクス基板61には、互いに隣接する画素電極6
2の境界部と整合するようにソース配線63がパターン
形成されている。従って、このソース配線63がブラッ
クマトリクスとして機能することとなる。ソース配線6
3は、平面的に見て、画素電極62の端部と1μm程度
配線幅方向に重なっている。従って、画素電極62の寸
法は配列ピッチに比べて若干短くなっている。一方、ア
クティブマトリクス基板61の対向位置に液晶64を挟
んで配置された対向基板65にはブラックマトリクスを
形成する必要がないため、対向基板65側から見た開口
部の寸法は、画素寸法からソース配線63が重複した部
分を差し引いたものとなり、配列ピッチに比べて若干小
さくなるに過ぎない。従って、従来のブラックマトリク
ス構造に比べて開口率を相当程度改善することができ
る。
On the other hand, in the black matrix structure of the present invention shown in FIG. 6, a flattening layer 68 is formed so as to fill the unevenness of the surface of the active matrix substrate 61, and a predetermined layer is formed on the flattening layer 68. The pixel electrodes 62 are formed at an arrangement pitch of. The active matrix substrate 61 has pixel electrodes 6 adjacent to each other.
The source wiring 63 is formed in a pattern so as to be aligned with the boundary between the two. Therefore, the source wiring 63 functions as a black matrix. Source wiring 6
Numeral 3 overlaps the end of the pixel electrode 62 by about 1 μm in the wiring width direction when viewed in plan. Therefore, the size of the pixel electrode 62 is slightly shorter than the arrangement pitch. On the other hand, since it is not necessary to form a black matrix on the opposing substrate 65 which is disposed at a position opposing the active matrix substrate 61 with the liquid crystal 64 interposed therebetween, the size of the opening viewed from the opposing substrate 65 depends on the pixel size and the source size. The overlapped portion of the wiring 63 is subtracted, which is only slightly smaller than the arrangement pitch. Therefore, the aperture ratio can be considerably improved as compared with the conventional black matrix structure.

【0051】尚、ここでは、ソース配線63とブラック
マトリクスを兼用しているが、必ずしもこの構成に限定
されるものではなく、例えば、互いに隣接する画素電極
62の境界部に沿って第2の層間絶縁膜上に遮光用の金
属系の膜を配置してもよい。しかし、TFTの部分につ
いては、ソース配線63だけを用いた遮光構造を採用す
ることはできない。そこで、図1に示す構造において
は、TFT2を選択的に遮蔽するために、第2の層間絶
縁膜8の上にシリサイド化合物層又は金属窒化物層から
なる遮光層15が設けられている。
Although the source wiring 63 and the black matrix are used here as well, the present invention is not necessarily limited to this configuration. For example, the second wiring may be formed along the boundary between the pixel electrodes 62 adjacent to each other. A metal film for light shielding may be provided over the insulating film. However, the light-shielding structure using only the source wiring 63 cannot be adopted for the TFT portion. Therefore, in the structure shown in FIG. 1, a light-shielding layer 15 made of a silicide compound layer or a metal nitride layer is provided on the second interlayer insulating film 8 in order to selectively shield the TFT 2.

【0052】また、ここでは、平面的に見て、ソース配
線63が画素電極62の端部と配線幅方向に重なってい
る場合を例に挙げて説明しているが、ゲート配線、ソー
ス配線のうち少なくともいずれかが画素電極62と配線
幅方向に重ねて設けられていれば、同様の効果が得られ
る。
Although the case where the source wiring 63 overlaps the end of the pixel electrode 62 in the wiring width direction when viewed in plan is described here as an example, the gate wiring and the source wiring are not shown. If at least one of them is provided so as to overlap with the pixel electrode 62 in the wiring width direction, the same effect can be obtained.

【0053】[0053]

【発明の効果】以上説明したように、本発明によれば、
画素電極上を完全に平坦化することができる。その結
果、画素電極上の液晶の配向が段差によって乱れること
はないので、液晶を安定に制御することができ、画像を
正確に再生することができる。また、マトリクス状の画
素電極を被覆するように設けられる配向層が段差部の影
響を受けることがないので、リバースチルトドメインを
低減させることが可能となる。また、画素電極の周囲に
盛り上がった部分が存在しないため、横方向の電界の影
響を受けることがなく、液晶のオン/オフ制御を安定に
行なうことができる。さらに、平坦化層を利用してアク
ティブマトリクス基板上にブラックマトリクスパターン
を一体的に形成することができるため、貼り合わせのア
ライメント誤差を考慮する必要がなくなり、上下一対の
基板のアライメント精度を緩和することができると共
に、従来に比べて画素電極の有効表示部を拡大し開口率
の改善を図ることができる。
As described above, according to the present invention,
The pixel electrode can be completely flattened. As a result, the alignment of the liquid crystal on the pixel electrode is not disturbed by the steps, so that the liquid crystal can be controlled stably and an image can be accurately reproduced. In addition, since the alignment layer provided so as to cover the pixel electrodes in the matrix shape is not affected by the step, the reverse tilt domain can be reduced. Further, since there is no raised portion around the pixel electrode, the liquid crystal can be stably controlled to be turned on / off without being affected by a lateral electric field. Further, since the black matrix pattern can be integrally formed on the active matrix substrate by using the flattening layer, there is no need to consider an alignment error in bonding, and the alignment accuracy of the pair of upper and lower substrates is reduced. In addition to this, the effective display portion of the pixel electrode can be enlarged and the aperture ratio can be improved as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態におけるアクティブマト
リクス基板の基本的な構成を示す概略断面図
FIG. 1 is a schematic cross-sectional view illustrating a basic configuration of an active matrix substrate according to an embodiment of the present invention.

【図2】本発明の一実施の形態におけるアクティブマト
リクス型液晶表示装置の基本的な構成を示す概略断面図
FIG. 2 is a schematic cross-sectional view illustrating a basic configuration of an active matrix liquid crystal display device according to an embodiment of the present invention.

【図3】本発明の一実施の形態におけるアクティブマト
リクス基板の製造方法を示す工程図
FIG. 3 is a process chart showing a method for manufacturing an active matrix substrate in one embodiment of the present invention.

【図4】本発明の一実施の形態におけるアクティブマト
リクス基板の製造方法を示す工程図
FIG. 4 is a process chart showing a method for manufacturing an active matrix substrate in one embodiment of the present invention.

【図5】本発明の一実施の形態におけるアクティブマト
リクス基板の製造方法を示す工程図
FIG. 5 is a process chart showing a method for manufacturing an active matrix substrate in one embodiment of the present invention.

【図6】本発明の一実施の形態におけるブラックマトリ
クス構造を示す模式的な断面図
FIG. 6 is a schematic sectional view showing a black matrix structure according to one embodiment of the present invention.

【図7】従来技術におけるアクティブマトリクス型液晶
表示装置の一般的な構造を示す概略断面図
FIG. 7 is a schematic cross-sectional view showing a general structure of an active matrix type liquid crystal display device according to the related art.

【図8】従来技術におけるブラックマトリクス構造を示
す模式的な断面図
FIG. 8 is a schematic cross-sectional view illustrating a black matrix structure according to the related art.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 薄膜トランジスタ(TFT) 3 半導体薄膜 4 ゲート配線 5 第1の層間絶縁膜 6 第1のコンタクトホール 7 ソース配線 8 第2の層間絶縁膜 9 第2のコンタクトホール 10 第1の平坦化層 11 第2の平坦化層 12 第1の画素電極 13 第2の画素電極 14 バリアメタル 15 遮光層 16 接続電極 17 アクティブマトリクス基板 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Thin film transistor (TFT) 3 Semiconductor thin film 4 Gate wiring 5 First interlayer insulating film 6 First contact hole 7 Source wiring 8 Second interlayer insulating film 9 Second contact hole 10 First planarization layer DESCRIPTION OF SYMBOLS 11 2nd planarization layer 12 1st pixel electrode 13 2nd pixel electrode 14 Barrier metal 15 Shield layer 16 Connection electrode 17 Active matrix substrate

フロントページの続き Fターム(参考) 2H092 GA29 HA27 JA24 JA37 JA41 JA46 JB58 MA05 MA07 MA08 MA09 MA10 MA12 MA17 MA29 NA04 NA07 NA18 NA19 NA25 NA27 NA29 5C094 AA03 AA05 AA10 AA36 AA43 AA55 BA03 BA43 CA19 DA13 DB04 EA04 EA05 EB02 ED14 ED20 FA01 FA02 FB01 FB02 FB12 FB15 GB10 JA01 JA08 JA20 Continued on the front page F term (reference) 2H092 GA29 HA27 JA24 JA37 JA41 JA46 JB58 MA05 MA07 MA08 MA09 MA10 MA12 MA17 MA29 NA04 NA07 NA18 NA19 NA25 NA27 NA29 5C094 AA03 AA05 AA10 AA36 AA43 AA55 BA03 BA43 CA19 DA13 DB04 EA04 ED04 FA02 FB01 FB02 FB12 FB15 GB10 JA01 JA08 JA20

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に配列された複数の薄膜ト
ランジスタを備え、前記薄膜トランジスタが、ゲート配
線に接続されたゲート電極と、ソース配線に接続された
ソース領域と、画素電極に接続されたドレイン領域とを
有するアクティブマトリクス型液晶表示装置であって、
前記薄膜トランジスタ、前記ゲート配線及び前記ソース
配線の上部に第1の平坦化層が設けられ、前記第1の平
坦化層上に第1の画素電極が設けられ、前記ドレイン領
域と前記第1の画素電極とを接続するコンタクト上に第
2の平坦化層が設けられ、前記第1の画素電極及び前記
第2の平坦化層上に第2の画素電極が設けられているこ
とを特徴とするアクティブマトリクス型液晶表示装置。
1. A thin film transistor comprising: a plurality of thin film transistors arranged in a matrix; wherein the thin film transistors include a gate electrode connected to a gate wiring, a source region connected to a source wiring, and a drain region connected to a pixel electrode. An active matrix type liquid crystal display device having
A first planarization layer is provided above the thin film transistor, the gate wiring, and the source wiring, a first pixel electrode is provided on the first planarization layer, and the drain region and the first pixel are provided. An active element, wherein a second planarizing layer is provided on a contact connecting to an electrode, and a second pixel electrode is provided on the first pixel electrode and the second planarizing layer. Matrix type liquid crystal display device.
【請求項2】 前記第1の画素電極と前記ドレイン領域
とを接続する接続電極をさらに備え、前記接続電極と前
記第1の画素電極とが、前記第1の平坦化層を貫通する
コンタクトホールを介して接続されている請求項1に記
載のアクティブマトリクス型液晶表示装置。
2. A contact hole for connecting the first pixel electrode to the drain region, wherein the connection electrode and the first pixel electrode penetrate the first planarization layer. The active matrix liquid crystal display device according to claim 1, wherein the active matrix type liquid crystal display device is connected via a liquid crystal display.
【請求項3】 前記接続電極の全部又は一部が前記ソー
ス配線と同じ層に設けられた請求項2に記載のアクティ
ブマトリクス型液晶表示装置。
3. The active matrix liquid crystal display device according to claim 2, wherein all or a part of the connection electrode is provided in the same layer as the source wiring.
【請求項4】 前記第1の画素電極と前記接続電極とを
接続するシリサイド化合物層又は金属窒化物層をさらに
備えた請求項2に記載のアクティブマトリクス型液晶表
示装置。
4. The active matrix type liquid crystal display device according to claim 2, further comprising a silicide compound layer or a metal nitride layer connecting the first pixel electrode and the connection electrode.
【請求項5】 マトリクス状に配列された前記第1又は
第2の画素電極の境界に整合してブラックマトリクスが
一体的に形成され、前記ブラックマトリクスの一部が前
記シリサイド化合物層又は金属窒化物層によって形成さ
れた請求項4に記載のアクティブマトリクス型液晶表示
装置。
5. A black matrix is formed integrally with a boundary of the first or second pixel electrode arranged in a matrix, and a part of the black matrix is formed of the silicide compound layer or the metal nitride. The active matrix liquid crystal display device according to claim 4, wherein the active matrix liquid crystal display device is formed by a layer.
【請求項6】 前記ブラックマトリクスが前記ソース配
線を兼ねる請求項5に記載のアクティブマトリクス型液
晶表示装置。
6. The active matrix liquid crystal display device according to claim 5, wherein said black matrix also serves as said source wiring.
【請求項7】 前記第1及び第2の平坦化層の上に設け
られた前記第1及び第2の画素電極と、前記ゲート配
線、前記ソース配線のうちの少なくともいずれかが配線
幅方向に重ねて設けられた請求項1に記載のアクティブ
マトリクス型液晶表示装置。
7. The first and second pixel electrodes provided on the first and second planarization layers, and at least one of the gate wiring and the source wiring are arranged in a wiring width direction. 2. The active matrix liquid crystal display device according to claim 1, wherein the active matrix liquid crystal display device is provided in an overlapping manner.
【請求項8】 前記第1及び第2の平坦化層が有機膜か
らなる請求項1に記載のアクティブマトリクス型液晶表
示装置。
8. The active matrix type liquid crystal display device according to claim 1, wherein said first and second planarization layers are made of an organic film.
【請求項9】 前記有機膜がポジ型感光性アクリル樹脂
からなる請求項8に記載のアクティブマトリクス型液晶
表示装置。
9. The active matrix type liquid crystal display device according to claim 8, wherein said organic film is made of a positive photosensitive acrylic resin.
【請求項10】 前記第1及び第2の平坦化層が光学的
又は化学的な脱色処理が施された樹脂からなる請求項1
に記載のアクティブマトリクス型液晶表示装置。
10. The first and second flattening layers are made of optically or chemically decolorized resin.
4. The active matrix type liquid crystal display device according to item 1.
【請求項11】 基板上に、複数の薄膜トランジスタを
マトリクス状に形成すると共に、前記薄膜トランジスタ
のゲート電極に接続されるゲート配線と前記薄膜トラン
ジスタのソース領域に接続されるソース配線を互いに交
差するように形成し、かつ、前記薄膜トランジスタのド
レイン領域に接続されるコンタクトを形成する工程と、
前記薄膜トランジスタ、前記ゲート配線、前記ソース配
線及び前記コンタクトの上部に、スピンコーティング法
によって有機膜を形成した後、前記有機膜をパターニン
グして第1の平坦化層を形成すると共に、前記第1の平
坦化層を貫通させて前記コンタクトに達するコンタクト
ホールを形成する工程と、前記第1の平坦化層上及び前
記コンタクトホール内に第1の画素電極層を形成する工
程と、前記第1の画素電極層の上に、スピンコーティン
グ法によって有機膜を形成した後、前記有機膜をパター
ニングして前記コンタクトホール内に第2の平坦化層を
形成する工程と、前記第1の画素電極層及び前記第2の
平坦化層の上に第2の画素電極層を形成する工程と、前
記第1及び第2の画素電極層を所定の形状にパターニン
グして画素電極を形成する工程とを備えたアクティブマ
トリクス型液晶表示装置の製造方法。
11. A plurality of thin film transistors are formed in a matrix on a substrate, and a gate wiring connected to a gate electrode of the thin film transistor and a source wiring connected to a source region of the thin film transistor are formed so as to cross each other. And forming a contact connected to the drain region of the thin film transistor;
After forming an organic film on the thin film transistor, the gate wiring, the source wiring and the contact by a spin coating method, patterning the organic film to form a first planarization layer, Forming a contact hole reaching the contact through the planarization layer, forming a first pixel electrode layer on the first planarization layer and in the contact hole, and forming the first pixel Forming an organic film on the electrode layer by a spin coating method, and then patterning the organic film to form a second planarization layer in the contact hole; and forming the first pixel electrode layer and the Forming a second pixel electrode layer on the second planarization layer; and patterning the first and second pixel electrode layers into a predetermined shape to form a pixel electrode. Method for manufacturing an active matrix type liquid crystal display device including the step of forming.
【請求項12】 前記第1及び第2の画素電極層を、そ
の端部が前記ゲート配線、前記ソース配線のうち少なく
ともいずれかと配線幅方向に重なるように形成する請求
項11に記載のアクティブマトリクス型液晶表示装置の
製造方法。
12. The active matrix according to claim 11, wherein the first and second pixel electrode layers are formed such that an end thereof overlaps at least one of the gate wiring and the source wiring in a wiring width direction. Manufacturing method of a liquid crystal display device.
【請求項13】 前記有機膜がポジ型感光性アクリル樹
脂からなり、前記第1及び第2の平坦化層と前記コンタ
クトホールは、前記ポジ型感光性アクリル樹脂を露光及
び現像することによって形成される請求項11に記載の
アクティブマトリクス型液晶表示装置の製造方法。
13. The organic film is made of a positive photosensitive acrylic resin, and the first and second planarizing layers and the contact holes are formed by exposing and developing the positive photosensitive acrylic resin. A method for manufacturing an active matrix liquid crystal display device according to claim 11.
【請求項14】 前記ポジ型感光性アクリル樹脂を露光
及び現像した後、基板全面又は少なくとも前記画素電極
全面に露光を行う工程をさらに備えた請求項13に記載
のアクティブマトリクス型液晶表示装置の製造方法。
14. The method of manufacturing an active matrix liquid crystal display device according to claim 13, further comprising a step of exposing the entire surface of the substrate or at least the entire surface of the pixel electrode after exposing and developing the positive photosensitive acrylic resin. Method.
【請求項15】 前記ポジ型感光性アクリル樹脂を露光
及び現像した後、前記基板全面又は少なくとも前記画素
電極全面に露光を行う工程が完了するまで、前記ポジ型
感光性アクリル樹脂の温度を100℃以下に保つ請求項
14に記載のアクティブマトリクス型液晶表示装置の製
造方法。
15. After exposing and developing the positive photosensitive acrylic resin, the temperature of the positive photosensitive acrylic resin is kept at 100 ° C. until the step of exposing the entire surface of the substrate or at least the entire surface of the pixel electrode is completed. The method for manufacturing an active matrix liquid crystal display device according to claim 14, wherein the following is maintained.
【請求項16】 前記ポジ型感光性アクリル樹脂を、そ
の濃度が0.1から0.5mol%のテトラメチルアン
モニウムヒドロオキサイド現像液によってパドル現像す
ることにより、前記第1及び第2の平坦化層を形成する
請求項13に記載のアクティブマトリクス型液晶表示装
置の製造方法。
16. The first and second planarization layers by subjecting the positive photosensitive acrylic resin to paddle development with a tetramethylammonium hydroxide developer having a concentration of 0.1 to 0.5 mol%. 14. The method for manufacturing an active matrix liquid crystal display device according to claim 13, wherein:
【請求項17】 前記第1の平坦化層の厚さが1.0μ
m以上である請求項11に記載のアクティブマトリクス
型液晶表示装置の製造方法。
17. The method according to claim 17, wherein the thickness of the first planarization layer is 1.0 μm.
The method of manufacturing an active matrix type liquid crystal display device according to claim 11, wherein m is not less than m.
【請求項18】 前記有機膜を形成する前に、前記有機
膜が形成される部位にヘキサメチルジシラザンを塗布す
る工程をさらに備えた請求項11に記載のアクティブマ
トリクス型液晶表示装置の製造方法。
18. The method of manufacturing an active matrix liquid crystal display device according to claim 11, further comprising a step of applying hexamethyldisilazane to a portion where the organic film is to be formed before forming the organic film. .
【請求項19】 前記第1の画素電極層を形成する前
に、前記有機膜からなる第1の平坦化層の表面に対して
RF(高周波)によるAr逆スパッタ処理を行う工程を
さらに備えた請求項11に記載のアクティブマトリクス
型液晶表示装置の製造方法。
19. The method according to claim 19, further comprising performing an Ar reverse sputtering process by RF (high frequency) on a surface of the first planarization layer made of the organic film before forming the first pixel electrode layer. A method for manufacturing an active matrix liquid crystal display device according to claim 11.
【請求項20】 前記Ar逆スパッタ処理が、前記有機
膜からなる第1の平坦化層に前記コンタクトホールを形
成した後に行われる請求項19に記載のアクティブマト
リクス型液晶表示装置の製造方法。
20. The method according to claim 19, wherein the Ar reverse sputtering is performed after forming the contact hole in the first planarization layer made of the organic film.
【請求項21】 前記Ar逆スパッタ処理を行う前に、
前記有機膜を110℃〜240℃に加熱する工程をさら
に備えた請求項19に記載のアクティブマトリクス型液
晶表示装置の製造方法。
21. Before performing the Ar reverse sputtering process,
20. The method according to claim 19, further comprising a step of heating the organic film to 110C to 240C.
【請求項22】 前記画素電極間の前記第1の平坦化層
を5〜100nmの厚み分だけ除去する請求項11に記
載のアクティブマトリクス型液晶表示装置の製造方法。
22. The method according to claim 11, wherein the first flattening layer between the pixel electrodes is removed by a thickness of 5 to 100 nm.
【請求項23】 前記第1の平坦化層の除去を、酸素プ
ラズマを用いたプラズマエッチングによって行う請求項
22に記載のアクティブマトリクス型液晶表示装置の製
造方法。
23. The method according to claim 22, wherein the removal of the first planarization layer is performed by plasma etching using oxygen plasma.
【請求項24】 前記有機膜を形成する前に、前記コン
タクトを外部に露出させる工程をさらに備えた請求項1
1に記載のアクティブマトリクス型液晶表示装置の製造
方法。
24. The method according to claim 1, further comprising: exposing the contact to the outside before forming the organic film.
2. The method for manufacturing an active matrix liquid crystal display device according to item 1.
JP27394299A 1999-09-28 1999-09-28 Active matrix type liquid crystal display device and method for manufacturing the same Pending JP2001100247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27394299A JP2001100247A (en) 1999-09-28 1999-09-28 Active matrix type liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27394299A JP2001100247A (en) 1999-09-28 1999-09-28 Active matrix type liquid crystal display device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2001100247A true JP2001100247A (en) 2001-04-13

Family

ID=17534727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27394299A Pending JP2001100247A (en) 1999-09-28 1999-09-28 Active matrix type liquid crystal display device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2001100247A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004170915A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
JP2005084197A (en) * 2003-09-05 2005-03-31 Seiko Epson Corp Method for manufacturing electrooptical device
JP2005115153A (en) * 2003-10-09 2005-04-28 Sharp Corp Method of manufacturing liquid crystal display device, liquid crystal display device using the same and liquid crystal projector
KR100587496B1 (en) * 2004-04-26 2006-06-08 주식회사 에이스 디지텍 Composition of adhesion containing acrylates resin and the use of its
JP2009003328A (en) * 2007-06-25 2009-01-08 Mitsubishi Electric Corp Display device and its manufacturing method
WO2010070948A1 (en) * 2008-12-16 2010-06-24 シャープ株式会社 Liquid crystal display panel and liquid crystal display
CN104820324A (en) * 2014-01-31 2015-08-05 Jsr株式会社 Liquid crystal display component and radiation-sensitive resin composition
JP2015163946A (en) * 2014-01-31 2015-09-10 Jsr株式会社 Liquid crystal display element and radiation-sensitive resin composition
CN114902127A (en) * 2020-02-27 2022-08-12 株式会社日本显示器 Display device and liquid crystal display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242440B2 (en) 2002-10-31 2007-07-10 Seiko Epson Corporation Electro-optical device and electronic apparatus having coating member coating an inner side wall of a contact hole
JP2004170915A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
JP4655461B2 (en) * 2003-09-05 2011-03-23 セイコーエプソン株式会社 Manufacturing method of electro-optical device
JP2005084197A (en) * 2003-09-05 2005-03-31 Seiko Epson Corp Method for manufacturing electrooptical device
JP2005115153A (en) * 2003-10-09 2005-04-28 Sharp Corp Method of manufacturing liquid crystal display device, liquid crystal display device using the same and liquid crystal projector
KR100587496B1 (en) * 2004-04-26 2006-06-08 주식회사 에이스 디지텍 Composition of adhesion containing acrylates resin and the use of its
JP2009003328A (en) * 2007-06-25 2009-01-08 Mitsubishi Electric Corp Display device and its manufacturing method
WO2010070948A1 (en) * 2008-12-16 2010-06-24 シャープ株式会社 Liquid crystal display panel and liquid crystal display
CN104820324A (en) * 2014-01-31 2015-08-05 Jsr株式会社 Liquid crystal display component and radiation-sensitive resin composition
KR20150091258A (en) * 2014-01-31 2015-08-10 제이에스알 가부시끼가이샤 Liquid crystal display device and radiation-sensitive resin composition
JP2015163946A (en) * 2014-01-31 2015-09-10 Jsr株式会社 Liquid crystal display element and radiation-sensitive resin composition
TWI630450B (en) * 2014-01-31 2018-07-21 日商Jsr股份有限公司 Liquid crystal display device and radiation-sensitive resin composition
KR101971923B1 (en) * 2014-01-31 2019-04-24 제이에스알 가부시끼가이샤 Liquid crystal display device and radiation-sensitive resin composition
CN114902127A (en) * 2020-02-27 2022-08-12 株式会社日本显示器 Display device and liquid crystal display device

Similar Documents

Publication Publication Date Title
US6016181A (en) Liquid crystal device having column spacers with portion on each of the spacers for reflecting or absorbing visible light and method for fabricating the same
KR100290238B1 (en) Method for manufacturing active addressing substrate and liquid crystal display device having the substrate
JP3383047B2 (en) Active matrix substrate
JP3719939B2 (en) Active matrix substrate, method for manufacturing the same, display device, and imaging device
KR0145137B1 (en) Liquid crystal display and its production
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
JP2004110054A (en) Thin film transistor substrate for liquid crystal display, its manufacturing method and liquid crystal display
US6844955B2 (en) Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device
JPH1020298A (en) Liquid crystal display device
JPH1010582A (en) Liquid crystal display device and its manufacture
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
KR100691319B1 (en) organic thin film transistor and method of fabricating the same
JP2001311963A (en) Liquid crystal display device and manufacturing method therefor
JP2003330036A (en) Electro-optical device and method for manufacturing semiconductor device
JP3097841B2 (en) Method of manufacturing photomask and active element array substrate
US7142770B2 (en) Electrooptic device and production method therefor
JP2001100247A (en) Active matrix type liquid crystal display device and method for manufacturing the same
JP2000275680A (en) Reflection type liquid crystal display device and display panel using the same
KR100511578B1 (en) Reflective type electrooptical device and electronic apparatus
US20010024247A1 (en) Active matrix substrate and manufacturing method thereof
JP4154880B2 (en) Electro-optical device and manufacturing method thereof
JP3067938B2 (en) Liquid crystal panel substrate and method of manufacturing the same
US8435722B2 (en) Method for fabricating liquid crystal display device
JP3071650B2 (en) Manufacturing method of liquid crystal display device
JP3769389B2 (en) Electro-optical device manufacturing method and electro-optical device