JPH0376109B2 - - Google Patents
Info
- Publication number
- JPH0376109B2 JPH0376109B2 JP59088723A JP8872384A JPH0376109B2 JP H0376109 B2 JPH0376109 B2 JP H0376109B2 JP 59088723 A JP59088723 A JP 59088723A JP 8872384 A JP8872384 A JP 8872384A JP H0376109 B2 JPH0376109 B2 JP H0376109B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- pulse
- power
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000003079 width control Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はスイツチング制御素子を確実にソフト
スタート動作させる為、制御用電源回路にパワー
オンクリア回路を備えたスイツチング電源制御装
置に関するものである。
スタート動作させる為、制御用電源回路にパワー
オンクリア回路を備えたスイツチング電源制御装
置に関するものである。
従来例の構成とその問題点
現在、スイツチング電源は絶縁が容易で、安定
化特性も優れているのでかなり普及しているが、
その回路構成部品、特にスイツチング制御素子の
保護には多くの回路が必要とされている。即ち、
電源負荷側のシヨート或いは、電源スイツチ投入
時、電源スイツチオフ時等に対しては、スイツチ
ング制御素子がASO領域内で動作しないと同素
子の破壊につながる恐れが十分にある。従つてい
かにASO領域内で動作させるかが大切な設計ポ
イントになつている。
化特性も優れているのでかなり普及しているが、
その回路構成部品、特にスイツチング制御素子の
保護には多くの回路が必要とされている。即ち、
電源負荷側のシヨート或いは、電源スイツチ投入
時、電源スイツチオフ時等に対しては、スイツチ
ング制御素子がASO領域内で動作しないと同素
子の破壊につながる恐れが十分にある。従つてい
かにASO領域内で動作させるかが大切な設計ポ
イントになつている。
第１図に従来のスイツチング電源用制御装置の
一例を示す。図中１が回路構成の全体を示し、１
ａが発振回路、１ｂがパルス幅変調回路、１ｃが
エラーアンプ回路、１ｄがパルス出力回路、１ｅ
が過電流保護回路、１ｆがソフトスタート回路又
図中２がドライブ回路、図中３がスイツチング制
御素子である。
一例を示す。図中１が回路構成の全体を示し、１
ａが発振回路、１ｂがパルス幅変調回路、１ｃが
エラーアンプ回路、１ｄがパルス出力回路、１ｅ
が過電流保護回路、１ｆがソフトスタート回路又
図中２がドライブ回路、図中３がスイツチング制
御素子である。
以上のように構成されたスイツチング電源制御
装置について以下その動作を説明する。まず、電
源投入後、発振回路１ａで発振された信号はパル
ス幅変調回路１ｂに供給される。一方、パルス幅
変調回路１ｂにはスイツチング電源の出力電圧に
対応したフイードバツク信号１ｇがエラーアンプ
回路１ｃを介して供給される。こゝでパルス幅変
調回路１ｂよりのパルスは、フイードバツク信号
１ｇに対応したパルス幅に変調され、パルス出力
回路１ｄを介して、ドライブ回路２へ供給され、
スイツチング制御素子３を駆動する。こゝで、パ
ルス幅変調回路１ｂより出力されるパルスは、電
源投入後、フイードバツク信号１ｇがエラーアン
プ回路１ｃを介して供給されるまで、最大パルス
幅にならない様、徐々にパルス幅を広げて出力さ
れる。この動作はソフトスタート回路１ｆが発振
回路１ａの信号のスライスレベルを徐々に下げて
いくことによりなされている。従つて、このソフ
トスタート回路１ｆが確実に動作しないと、スイ
ツチング制御素子３に急激な電流が流れASO領
域内での動作より外れ、スイツチング制御素子３
を破壊させる危険性がある。
装置について以下その動作を説明する。まず、電
源投入後、発振回路１ａで発振された信号はパル
ス幅変調回路１ｂに供給される。一方、パルス幅
変調回路１ｂにはスイツチング電源の出力電圧に
対応したフイードバツク信号１ｇがエラーアンプ
回路１ｃを介して供給される。こゝでパルス幅変
調回路１ｂよりのパルスは、フイードバツク信号
１ｇに対応したパルス幅に変調され、パルス出力
回路１ｄを介して、ドライブ回路２へ供給され、
スイツチング制御素子３を駆動する。こゝで、パ
ルス幅変調回路１ｂより出力されるパルスは、電
源投入後、フイードバツク信号１ｇがエラーアン
プ回路１ｃを介して供給されるまで、最大パルス
幅にならない様、徐々にパルス幅を広げて出力さ
れる。この動作はソフトスタート回路１ｆが発振
回路１ａの信号のスライスレベルを徐々に下げて
いくことによりなされている。従つて、このソフ
トスタート回路１ｆが確実に動作しないと、スイ
ツチング制御素子３に急激な電流が流れASO領
域内での動作より外れ、スイツチング制御素子３
を破壊させる危険性がある。
発明の目的
本発明は上記欠点を除去するものであり、特に
電源投入後に必ずソフトスタート動作させる為に
制御用電源回路にパワーオンクリア動作をさせる
ことのできるスイツチング電源制御装置を提供す
ることを目的とする。
電源投入後に必ずソフトスタート動作させる為に
制御用電源回路にパワーオンクリア動作をさせる
ことのできるスイツチング電源制御装置を提供す
ることを目的とする。
発明の構成
本発明によるスイツチング電源制御装置は、ス
イツチング制御素子にソフトスタート動作させる
手段と、この動作手段の為の制御用電源回路に電
源投入後パワーオンクリア動作させる手段とを備
えてなるもので、スイツチング制御素子に流れる
電流を徐々に増加させ、上記スイツチング制御素
子をASO領域内で確実に動作させることが可能
となる。
イツチング制御素子にソフトスタート動作させる
手段と、この動作手段の為の制御用電源回路に電
源投入後パワーオンクリア動作させる手段とを備
えてなるもので、スイツチング制御素子に流れる
電流を徐々に増加させ、上記スイツチング制御素
子をASO領域内で確実に動作させることが可能
となる。
実施例の説明
以下本発明の一実施例について、図面を参照し
ながら説明する。
ながら説明する。
第２図が本発明の一実施例の回路構成のブロツ
ク図である。図中４が回路構成の全体を示す。４
ａが発振回路、４ｂがパルス幅変調回路、４ｃが
エラーアンプ回路、４ｄがパルス出力回路、４ｅ
が過電流保護回路、４ｆがソフトスタート回路、
４ｈがパワーオンクリア回路を示す。又、図中５
はドライブ回路、図中６はスイツチング制御素子
を示す。
ク図である。図中４が回路構成の全体を示す。４
ａが発振回路、４ｂがパルス幅変調回路、４ｃが
エラーアンプ回路、４ｄがパルス出力回路、４ｅ
が過電流保護回路、４ｆがソフトスタート回路、
４ｈがパワーオンクリア回路を示す。又、図中５
はドライブ回路、図中６はスイツチング制御素子
を示す。
以上の様に構成されたスイツチング電源制御装
置について以下その動作を説明する。まず、電源
が投入されると、発振回路４ａで発振された信号
はパルス幅変調回路４ｂに供給される。一方ソフ
トスタート回路４ｆは、その動作用電源をパワー
オンクリア回路４ｈより得る様に構成されている
為、電源投入後、一度その動作用電源がリセツト
されることになる。従つて、電源投入後ある時間
を経過してソフトスタート回路４ｆが動作し、パ
ルス幅変調回路４ｂに、発振回路４ａよりの信号
のスライスレベルを制御する為の電圧が徐々に加
えられ、結果としてパルス幅も徐々に広がつてい
く。次に、このパルスはパルス出力回路４ｄを介
してドライブ回路５に加えられ、スイツチング制
御素子６を駆動させる。又、スイツチング制御素
子６に徐々に電流が流れ始めると、フイードバツ
ク信号４ｇがエラーアンプ回路４ｃを介してパル
ス幅変調回路４ｂに加えられあるデユーテイ比の
パルスとなる。以上述べた様に、本構成では電源
投入後、ソフトスタート回路４ｆの働きを、パワ
ーオンクリア回路４ｈにてある時間経過した後開
始させる為、スイツチング制御素子６に徐々に電
流を流すことが出来、確実にASO領域内で該ス
イツチング制御素子を動作させることが可能とな
る。
置について以下その動作を説明する。まず、電源
が投入されると、発振回路４ａで発振された信号
はパルス幅変調回路４ｂに供給される。一方ソフ
トスタート回路４ｆは、その動作用電源をパワー
オンクリア回路４ｈより得る様に構成されている
為、電源投入後、一度その動作用電源がリセツト
されることになる。従つて、電源投入後ある時間
を経過してソフトスタート回路４ｆが動作し、パ
ルス幅変調回路４ｂに、発振回路４ａよりの信号
のスライスレベルを制御する為の電圧が徐々に加
えられ、結果としてパルス幅も徐々に広がつてい
く。次に、このパルスはパルス出力回路４ｄを介
してドライブ回路５に加えられ、スイツチング制
御素子６を駆動させる。又、スイツチング制御素
子６に徐々に電流が流れ始めると、フイードバツ
ク信号４ｇがエラーアンプ回路４ｃを介してパル
ス幅変調回路４ｂに加えられあるデユーテイ比の
パルスとなる。以上述べた様に、本構成では電源
投入後、ソフトスタート回路４ｆの働きを、パワ
ーオンクリア回路４ｈにてある時間経過した後開
始させる為、スイツチング制御素子６に徐々に電
流を流すことが出来、確実にASO領域内で該ス
イツチング制御素子を動作させることが可能とな
る。
以下本発明の一具体例について図面を参照しな
がら説明する。第３図は第２図におけるソフトス
タート回路４ｆ、パワーオンクリア回路４ｈの具
体的な回路構成を示す。始めに、パワーオンクリ
ア回路４ｈから第４図に従つて説明する。電源投
入後、回路の動作用電圧Vccは、第４図Vccに示
す様な電圧の立ち上がり特性を示す。こゝで、ト
ランジスタＱ１よりトランジスタＱ６までで構成
されるコンパレータの入力電圧はトランジスタＱ
１のベースにV1、トランジスタＱ６のベースに
Ｖ２が夫々入力されている。ここで、Ｖ１とＶ２
の夫々の電圧の立ち上がりについて説明する。Ｖ
１はダイオードＤ１により１ダイオード電圧でク
ランプされており、第４図Ｖ１に示す様なVccの
立ち上がりと同じ特性になる。一方、Ｖ２は抵抗
Ｒ１と抵抗Ｒ２で分割された電圧（Ｖ２＝Vcc×
R2／R1＋R2）となり、第４図Ｖ２に示す様なVcc又 はＶ１より傾斜のある立ち上がり特性になる。従
つて、Ｑ１よりトランジスタＱ６で構成されるコ
ンパレータは、電源投入後、第４図に示す様にＶ
２の電圧値がＶ１の電圧値よりも大きくなる時刻
ｔ１までトランジスタＱ６がONし、ついでトラ
ンジスタＱ５，Ｑ４もONすることになる。よつ
て、トランジスタＱ４のVC−Ｅ間に電圧が生じ、
この電圧は抵抗Ｒ３を介して、トランジスタＱ７
をONさせることになる。一方、ダイオードＤ
２，Ｄ３、ツエナーダイオードＤ４及び抵抗Ｒ
４、トランジスタＱ８にて別の定電圧源が構成さ
れており、トランジスタＱ７のコレクタはダイオ
ードＤ２のアナードに接続されている。従つてト
ランジスタＱ７がONすると、トランジスタＱ８
はOFFとなり、そのエミツタ側には電圧が出て
こないことになる。
がら説明する。第３図は第２図におけるソフトス
タート回路４ｆ、パワーオンクリア回路４ｈの具
体的な回路構成を示す。始めに、パワーオンクリ
ア回路４ｈから第４図に従つて説明する。電源投
入後、回路の動作用電圧Vccは、第４図Vccに示
す様な電圧の立ち上がり特性を示す。こゝで、ト
ランジスタＱ１よりトランジスタＱ６までで構成
されるコンパレータの入力電圧はトランジスタＱ
１のベースにV1、トランジスタＱ６のベースに
Ｖ２が夫々入力されている。ここで、Ｖ１とＶ２
の夫々の電圧の立ち上がりについて説明する。Ｖ
１はダイオードＤ１により１ダイオード電圧でク
ランプされており、第４図Ｖ１に示す様なVccの
立ち上がりと同じ特性になる。一方、Ｖ２は抵抗
Ｒ１と抵抗Ｒ２で分割された電圧（Ｖ２＝Vcc×
R2／R1＋R2）となり、第４図Ｖ２に示す様なVcc又 はＶ１より傾斜のある立ち上がり特性になる。従
つて、Ｑ１よりトランジスタＱ６で構成されるコ
ンパレータは、電源投入後、第４図に示す様にＶ
２の電圧値がＶ１の電圧値よりも大きくなる時刻
ｔ１までトランジスタＱ６がONし、ついでトラ
ンジスタＱ５，Ｑ４もONすることになる。よつ
て、トランジスタＱ４のVC−Ｅ間に電圧が生じ、
この電圧は抵抗Ｒ３を介して、トランジスタＱ７
をONさせることになる。一方、ダイオードＤ
２，Ｄ３、ツエナーダイオードＤ４及び抵抗Ｒ
４、トランジスタＱ８にて別の定電圧源が構成さ
れており、トランジスタＱ７のコレクタはダイオ
ードＤ２のアナードに接続されている。従つてト
ランジスタＱ７がONすると、トランジスタＱ８
はOFFとなり、そのエミツタ側には電圧が出て
こないことになる。
又、第４図の時刻ｔ１以降では、Ｖ２がＶ１の
電圧値よりも大きくなる為、トランジスタＱ１か
らＱ６で構成されるコンパレータはトランジスタ
Ｑ１側がONすることになり、トランジスタＱ４
はOFFとなり、トランジスタＱ７もOFFする為、
トランジスタＱ８のエミツタには定電圧が生じる
ことになる。又、一方ソフトスタート回路４ｆ
は、トランジスタＱ９〜Ｑ１２、抵抗Ｒ５〜Ｒ１
１、コンデンサーＣ１で構成されており、電源投
入後、トランジスタＱ１１，Ｑ１２のフリツプフ
ロツプはトランジスタＱ１１がONし、時刻ｔ１
以降トランジスタＱ１０がONし、ついで、トラ
ンジスタＱ１０とカレントミラーになつているト
ランジスタＱ９もONしパルス幅制御用コンデン
サＣ１を充電することになる。従つて、パルス幅
制御用コンデンサＣ１の充電々圧は電源投入後、
ｔ１の時間を経過して徐々に高くなつていく。こ
の状態を第４図Ｖ３に示す。
電圧値よりも大きくなる為、トランジスタＱ１か
らＱ６で構成されるコンパレータはトランジスタ
Ｑ１側がONすることになり、トランジスタＱ４
はOFFとなり、トランジスタＱ７もOFFする為、
トランジスタＱ８のエミツタには定電圧が生じる
ことになる。又、一方ソフトスタート回路４ｆ
は、トランジスタＱ９〜Ｑ１２、抵抗Ｒ５〜Ｒ１
１、コンデンサーＣ１で構成されており、電源投
入後、トランジスタＱ１１，Ｑ１２のフリツプフ
ロツプはトランジスタＱ１１がONし、時刻ｔ１
以降トランジスタＱ１０がONし、ついで、トラ
ンジスタＱ１０とカレントミラーになつているト
ランジスタＱ９もONしパルス幅制御用コンデン
サＣ１を充電することになる。従つて、パルス幅
制御用コンデンサＣ１の充電々圧は電源投入後、
ｔ１の時間を経過して徐々に高くなつていく。こ
の状態を第４図Ｖ３に示す。
又、パルス巾制御用コンデンサＣ１の電圧はパ
ルス幅変調回路４ｂへ供給されており、発振回路
４ａよりの信号Ｖ４のスライスレベルを徐々に変
える様動作する。
ルス幅変調回路４ｂへ供給されており、発振回路
４ａよりの信号Ｖ４のスライスレベルを徐々に変
える様動作する。
第５図に、発振回路４ａよりの信号Ｖ４とソフ
トスタート回路４ｆよりのスライス電圧Ｖ３とパ
ルス幅変調回路４ｂよりの出力パルスＶ５の関係
を示している。第４図、第５図より、電源投入
後、時刻ｔ１を経過して、ソフトスタート回路４
ｆよりのスライス電圧Ｖ３が徐々に出始め、スラ
イスレベルがｔ１からｔ２、そしてｔ３へと変化
し、パルス幅変調回路４ｂの出力パルスＶ５のパ
ルス幅もｔ１〜ｔ２→ｔ３と徐々に広がつていく
様になる。
トスタート回路４ｆよりのスライス電圧Ｖ３とパ
ルス幅変調回路４ｂよりの出力パルスＶ５の関係
を示している。第４図、第５図より、電源投入
後、時刻ｔ１を経過して、ソフトスタート回路４
ｆよりのスライス電圧Ｖ３が徐々に出始め、スラ
イスレベルがｔ１からｔ２、そしてｔ３へと変化
し、パルス幅変調回路４ｂの出力パルスＶ５のパ
ルス幅もｔ１〜ｔ２→ｔ３と徐々に広がつていく
様になる。
発明の効果
以上のように本発明によれば、スイツチング電
源制御装置におけるソフトスタート回路を、電源
投入後ある時刻ｔ１以降動作させることにより、
スイツチング制御素子を確実にASO領域内で動
作させることが可能となり、スイツチング制御素
子の保護にすぐれた効果が得られるものである。
源制御装置におけるソフトスタート回路を、電源
投入後ある時刻ｔ１以降動作させることにより、
スイツチング制御素子を確実にASO領域内で動
作させることが可能となり、スイツチング制御素
子の保護にすぐれた効果が得られるものである。
第１図は従来例におけるスイツチング電源制御
装置のブロツク図、第２図は本発明の一実施例に
おけるスイツチング電源制御装置のブロツク図、
第３図は第２図の要部の具体例を示す回路図、第
４図、第５図はおのおの第３図の動作説明の為の
波形図である。 ４ｆ……ソフトスタート回路、４ｈ……パワー
オンクリア回路、６……スイツチング制御素子。
装置のブロツク図、第２図は本発明の一実施例に
おけるスイツチング電源制御装置のブロツク図、
第３図は第２図の要部の具体例を示す回路図、第
４図、第５図はおのおの第３図の動作説明の為の
波形図である。 ４ｆ……ソフトスタート回路、４ｈ……パワー
オンクリア回路、６……スイツチング制御素子。
Claims (1)
- １ 電源スイツチ投入後、信号を発振する発振回
路４ａと、この発振回路４ａからの出力パルスを
パルス幅変調して出力するパルス幅変調回路４ｂ
と、このパルス幅変調出力信号を入力とし、ドラ
イブ回路５を介してスイツチング制御素子６を駆
動するパルス出力回路４ｄと、前記スイツチング
制御素子６によつて制御されるスイツチング電源
の出力電圧に対応したフイードバツク信号が供給
され、前記パルス幅変調回路４ｂのパルス幅を制
御するエラーアンプ回路４ｃと、前記発振回路４
ａからの出力パルスのスライスレベルを制御する
ための電圧を前記パルス幅変調回路４ｂに徐々に
出力するパルス幅制御用コンデンサC1を有する
ソフトスタート回路４ｆと、前記パルス幅制御用
コンデンサC1の充電開始を前記電源スイツチ投
入後、ある時間経過したあとスタートさせるパワ
ーオンクリア回路４ｈを備えたスイツチング電源
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8872384A JPS60234462A (ja) | 1984-05-02 | 1984-05-02 | スイツチング電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8872384A JPS60234462A (ja) | 1984-05-02 | 1984-05-02 | スイツチング電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60234462A JPS60234462A (ja) | 1985-11-21 |
| JPH0376109B2 true JPH0376109B2 (ja) | 1991-12-04 |
Family
ID=13950821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8872384A Granted JPS60234462A (ja) | 1984-05-02 | 1984-05-02 | スイツチング電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60234462A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62196068A (ja) * | 1986-02-21 | 1987-08-29 | Nec Corp | 電源回路 |
| JPH0649111Y2 (ja) * | 1988-04-07 | 1994-12-12 | ティーディーケイ株式会社 | フライバック型ｄｃ−ｄｃコンバータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341718A (en) * | 1976-09-28 | 1978-04-15 | Matsushita Electric Ind Co Ltd | Converter power unit |
| JPS58389U (ja) * | 1981-06-25 | 1983-01-05 | 和泉電気株式会社 | ランプソケツト |
-
1984
- 1984-05-02 JP JP8872384A patent/JPS60234462A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5341718A (en) * | 1976-09-28 | 1978-04-15 | Matsushita Electric Ind Co Ltd | Converter power unit |
| JPS58389U (ja) * | 1981-06-25 | 1983-01-05 | 和泉電気株式会社 | ランプソケツト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60234462A (ja) | 1985-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0525999B1 (en) | Synchronous rectification method for reducing power dissipation in motor drivers in PWM mode | |
| EP0208711B1 (en) | Dc to dc converter | |
| JPS6022600B2 (ja) | ステップモ−タ駆動回路 | |
| JPH0376109B2 (ja) | ||
| US4599672A (en) | Failsafe power-up/power-down switch | |
| JP3561064B2 (ja) | スイッチングレギュレータ | |
| KR100486354B1 (ko) | 모터구동집적회로의출력단회로 | |
| JPH0355232Y2 (ja) | ||
| JPS6240409Y2 (ja) | ||
| JP2691988B2 (ja) | 直流安定化電源の不起動対策回路 | |
| JP3225159B2 (ja) | 直流モータの制御装置 | |
| JP3581472B2 (ja) | パルス信号発生回路 | |
| JP2558666B2 (ja) | 水平ドライブ回路 | |
| KR0127963Y1 (ko) | 대 전력용 트랜지스터 제어회로 | |
| JP3247411B2 (ja) | ヒータ制御回路 | |
| JPH03135394A (ja) | モータの駆動装置 | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JPH0445300Y2 (ja) | ||
| JPS6337592B2 (ja) | ||
| KR940002251Y1 (ko) | 전자렌지의 전원 제어용 계전기 구동장치 | |
| JPS631038B2 (ja) | ||
| JPH05218542A (ja) | レーザーダイオード駆動回路 | |
| JPS6110914A (ja) | リレ−駆動回路 | |
| JPH065983B2 (ja) | 電源制御回路 | |
| JPH11306943A (ja) | リレー駆動回路 |