JPH0374823B2 - - Google Patents
Info
- Publication number
- JPH0374823B2 JPH0374823B2 JP24083383A JP24083383A JPH0374823B2 JP H0374823 B2 JPH0374823 B2 JP H0374823B2 JP 24083383 A JP24083383 A JP 24083383A JP 24083383 A JP24083383 A JP 24083383A JP H0374823 B2 JPH0374823 B2 JP H0374823B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- unit
- reference information
- defect inspection
- frame memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 29
- 230000007547 defect Effects 0.000 claims description 16
- 238000007689 inspection Methods 0.000 claims description 12
- 238000003672 processing method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【発明の詳細な説明】
本発明のパターンの欠陥検査装置、特に半導体
集積回路の製造に使用するレチクルパターンの欠
陥検査装置に用いる境界の処理方法に関するもの
である。
集積回路の製造に使用するレチクルパターンの欠
陥検査装置に用いる境界の処理方法に関するもの
である。
従来、シリコンウエハー上にマスクを密着させ
て置きホトエツチングすることによつて作成され
るレチクルパターンの欠陥を検査するために、本
願人は特願昭56−144740号において、マスク原版
を作成するときに使用するPG（Pattern
Generation）テープに記憶された情報と、この
テープに基づいて製作された実際のパターンを比
較することによつて信頼度の高い欠陥検査をする
ことができる装置を開発している。
て置きホトエツチングすることによつて作成され
るレチクルパターンの欠陥を検査するために、本
願人は特願昭56−144740号において、マスク原版
を作成するときに使用するPG（Pattern
Generation）テープに記憶された情報と、この
テープに基づいて製作された実際のパターンを比
較することによつて信頼度の高い欠陥検査をする
ことができる装置を開発している。
上述した装置においては、パターンはPGテー
プから各単位走査領域（１mm×１mm）毎のパター
ンに分割して、その単位走査領域毎にレチクルテ
ープ中に矩形要素の集合として記憶されている。
その記憶は例えば矩形要素の４隅の点の座標を記
憶して行なつているため、第１図に示すようにそ
の矩形要素が２つの単位走査領域に亘る場合は、
その境界の点（x1，y1）、（x2，y2）の座標を単位
走査領域との両方に対応するレチクルテープ
中に記憶する必要があつた。そのため、従来のパ
ターン密度の比較的疎なパターンの記憶ではそれ
ほど問題とならなかつたレチクルテープの使用量
が、最近のIC，LSI等の高密度化したパターンの
記憶の場合には問題となつてきた。すなわち、上
述したように２つの単位走査領域にまたがる点を
２重に記憶すると、膨大な量のレチクルテープを
必要となりさらにはその作業の手間がかかる不具
合があつた。
プから各単位走査領域（１mm×１mm）毎のパター
ンに分割して、その単位走査領域毎にレチクルテ
ープ中に矩形要素の集合として記憶されている。
その記憶は例えば矩形要素の４隅の点の座標を記
憶して行なつているため、第１図に示すようにそ
の矩形要素が２つの単位走査領域に亘る場合は、
その境界の点（x1，y1）、（x2，y2）の座標を単位
走査領域との両方に対応するレチクルテープ
中に記憶する必要があつた。そのため、従来のパ
ターン密度の比較的疎なパターンの記憶ではそれ
ほど問題とならなかつたレチクルテープの使用量
が、最近のIC，LSI等の高密度化したパターンの
記憶の場合には問題となつてきた。すなわち、上
述したように２つの単位走査領域にまたがる点を
２重に記憶すると、膨大な量のレチクルテープを
必要となりさらにはその作業の手間がかかる不具
合があつた。
本発明の目的は上述した不具合を解決し、２つ
の単位走査領域にまたがるパターンの境界点をレ
チクルテープに記憶することなく基準情報を得る
ことができるパターンの欠陥検査装置に用いる境
界の処理方法を提供しようとするものである。
の単位走査領域にまたがるパターンの境界点をレ
チクルテープに記憶することなく基準情報を得る
ことができるパターンの欠陥検査装置に用いる境
界の処理方法を提供しようとするものである。
本発明の境界の処理方法は、被検体のパターン
の欠陥、特に半導体集積回路の製造に用いるマス
クのパターンの欠陥を、前記被検体のパターンに
対応した基準情報を蓄積した記録媒体から読み出
した基準情報と前記被検体のパターンを実際に走
査して得た走査情報とを比較して自動的に検知す
る欠陥検査方法において、前記記録媒体から実際
の単位走査領域に対応した単位基準情報を得るに
あたり、第１、第２、第３および第４のフレーム
メモリーを設け、第１、第２および第３、第４の
フレームメモリーをそれぞれ組にして前記第１、
第２のフレームメモリーの組と前記第３、第４の
フレームメモリーの組に前記記録媒体からのパタ
ーンを一定の時間間隔の差をつけて並列に記憶
し、単位基準情報を前記第１と第３のフレームメ
モリーに記憶したパターンの論理和と、前記第２
と第４のフレームメモリーに記憶したパターンの
論理和より求めることを特徴とするものである。
の欠陥、特に半導体集積回路の製造に用いるマス
クのパターンの欠陥を、前記被検体のパターンに
対応した基準情報を蓄積した記録媒体から読み出
した基準情報と前記被検体のパターンを実際に走
査して得た走査情報とを比較して自動的に検知す
る欠陥検査方法において、前記記録媒体から実際
の単位走査領域に対応した単位基準情報を得るに
あたり、第１、第２、第３および第４のフレーム
メモリーを設け、第１、第２および第３、第４の
フレームメモリーをそれぞれ組にして前記第１、
第２のフレームメモリーの組と前記第３、第４の
フレームメモリーの組に前記記録媒体からのパタ
ーンを一定の時間間隔の差をつけて並列に記憶
し、単位基準情報を前記第１と第３のフレームメ
モリーに記憶したパターンの論理和と、前記第２
と第４のフレームメモリーに記憶したパターンの
論理和より求めることを特徴とするものである。
以下図面を参照して本発明を詳細に説明する。
第２図は本発明の境界処理方法を実施するパタ
ーンの欠陥検査装置の全体の構成を示すブロツク
図である。全体の構成は大きく分類してステージ
ユニツト１０、ビデオ信号変換ユニツト３０、制
御ユニツト４０の３つのユニツトから成つてい
る。以下上述した順に各部の動作を簡単に説明す
る。
ーンの欠陥検査装置の全体の構成を示すブロツク
図である。全体の構成は大きく分類してステージ
ユニツト１０、ビデオ信号変換ユニツト３０、制
御ユニツト４０の３つのユニツトから成つてい
る。以下上述した順に各部の動作を簡単に説明す
る。
まずステージユニツト１０においては、被検体
１８のパターン（例えばレチクルパターン等）に
光源１１よりの光を照射し、その透過光をビツト
アレイよりなるイメージセンサー２３に入射して
１ライン分の走査データを得た後、その走査デー
タを制御部４０へ出力している。自動焦点機構１
４を具えた対物レンズ１７は透過光を例えば25倍
に拡大して、イメージセンサー２３のビツトアレ
イに投影するのに使用されている。本例で使用す
る自動焦点の機構は、本願人による特公昭54−
31348号公報で提案されている機構と同一である。
走査領域の選択および走査はＸテーブル１５、Ｙ
テーブル１６を駆動機構１３，１２によつて駆動
することで実行している。Ｘ，Ｙテーブル１５，
１６の制御は、それらの動きをリニアエンコーダ
１９，２０により検知してステージポジシヨンコ
レクター２１に供給することによつて行なわれ
る。ここで、Ｘ，Ｙ方向のずれが検知され、その
ずれより得られる補正信号が駆動機構１３，１２
に供給されて補正が行なわれる。また、この補正
だけでは精度の面で問題があるため、特にＸ方向
に対しては、ステージポジシヨンコレクター２１
からのＸ方向のずれ量に対する補正信号をイメー
ジセンサードライバー２２に供給してイメージセ
ンサー２３中のビツトアレイに入射する光のう
ち、左端、右端の余りの12個のビツトを使用し
て、誤差に対してずらして1000点での走査データ
を得るようにする。
１８のパターン（例えばレチクルパターン等）に
光源１１よりの光を照射し、その透過光をビツト
アレイよりなるイメージセンサー２３に入射して
１ライン分の走査データを得た後、その走査デー
タを制御部４０へ出力している。自動焦点機構１
４を具えた対物レンズ１７は透過光を例えば25倍
に拡大して、イメージセンサー２３のビツトアレ
イに投影するのに使用されている。本例で使用す
る自動焦点の機構は、本願人による特公昭54−
31348号公報で提案されている機構と同一である。
走査領域の選択および走査はＸテーブル１５、Ｙ
テーブル１６を駆動機構１３，１２によつて駆動
することで実行している。Ｘ，Ｙテーブル１５，
１６の制御は、それらの動きをリニアエンコーダ
１９，２０により検知してステージポジシヨンコ
レクター２１に供給することによつて行なわれ
る。ここで、Ｘ，Ｙ方向のずれが検知され、その
ずれより得られる補正信号が駆動機構１３，１２
に供給されて補正が行なわれる。また、この補正
だけでは精度の面で問題があるため、特にＸ方向
に対しては、ステージポジシヨンコレクター２１
からのＸ方向のずれ量に対する補正信号をイメー
ジセンサードライバー２２に供給してイメージセ
ンサー２３中のビツトアレイに入射する光のう
ち、左端、右端の余りの12個のビツトを使用し
て、誤差に対してずらして1000点での走査データ
を得るようにする。
次に第２図中のビデオ変換ユニツト３０につい
て説明する。CDAシステム等により作成された
PGテープは、本システムのフオーマツトを持つ
検査用レチクルテープ３１に変換され、ビデオ変
換ユニツトに供給される。このフオーマツトは各
単位走査領域のＸ方向の一列の群を１フアイルと
して構成されていて、その内容はパターンの４隅
の点の集合として記憶されている。このレチクル
テープ３１は、テープユニツト３２に取り付けら
れた後、制御ユニツト４０中のCPUの制御によ
り磁気テープ制御部３６を介してステージ部１０
で検査されているレチクルマスク１８に対応する
場所をレチクルテープ３１から読み出し、２つ設
けてある磁気テープメモリーのうちの一方へ記憶
する。この磁気テープメモリーに記憶されたレチ
クルテープ３１よりの点の座標群より、磁気テー
プ制御部３６からの同期信号の制御のもとにビデ
オ信号変換部３５により画像に変換された後、２
つ設けてあるビデオメモリーのうちの一方に記憶
される。ビデオ信号変換部３５は主としてビデオ
信号変換器と４つのフレームメモリーより構成さ
れ、本発明の境界処理方法を実施している。画像
としてビデオメモリーに記憶されたデータは、磁
気テープ制御部３６の制御によりステージ部１０
のイメージセンサー２３で走査された部分に対応
してビデオ信号出力制御部３９より読み出され、
制御ユニツト４０の比較器４５に出力される。
て説明する。CDAシステム等により作成された
PGテープは、本システムのフオーマツトを持つ
検査用レチクルテープ３１に変換され、ビデオ変
換ユニツトに供給される。このフオーマツトは各
単位走査領域のＸ方向の一列の群を１フアイルと
して構成されていて、その内容はパターンの４隅
の点の集合として記憶されている。このレチクル
テープ３１は、テープユニツト３２に取り付けら
れた後、制御ユニツト４０中のCPUの制御によ
り磁気テープ制御部３６を介してステージ部１０
で検査されているレチクルマスク１８に対応する
場所をレチクルテープ３１から読み出し、２つ設
けてある磁気テープメモリーのうちの一方へ記憶
する。この磁気テープメモリーに記憶されたレチ
クルテープ３１よりの点の座標群より、磁気テー
プ制御部３６からの同期信号の制御のもとにビデ
オ信号変換部３５により画像に変換された後、２
つ設けてあるビデオメモリーのうちの一方に記憶
される。ビデオ信号変換部３５は主としてビデオ
信号変換器と４つのフレームメモリーより構成さ
れ、本発明の境界処理方法を実施している。画像
としてビデオメモリーに記憶されたデータは、磁
気テープ制御部３６の制御によりステージ部１０
のイメージセンサー２３で走査された部分に対応
してビデオ信号出力制御部３９より読み出され、
制御ユニツト４０の比較器４５に出力される。
上述のようにして作成されたステージユニツト
１０、ビデオ変換ユニツト３０からの両出力は、
制御ユニツト４０に供給される。制御ユニツト４
０においては、その欠陥部分を検知するために両
出力信号を比較器４５により比較している。
１０、ビデオ変換ユニツト３０からの両出力は、
制御ユニツト４０に供給される。制御ユニツト４
０においては、その欠陥部分を検知するために両
出力信号を比較器４５により比較している。
比較器４５を介して比較操作の終了した信号
は、データ処理部４７に供給され各種の処理が行
なわれる。データ処理部４７は各種Ｉ／Ｏインタ
ーフエース、RAM，ROM，CPU、表示部から
構成され、処理されたデータはプリンター４８よ
り出力される。さらに、モニター４１〜４４によ
つて各画像を映出し、その処理を確認できる。
は、データ処理部４７に供給され各種の処理が行
なわれる。データ処理部４７は各種Ｉ／Ｏインタ
ーフエース、RAM，ROM，CPU、表示部から
構成され、処理されたデータはプリンター４８よ
り出力される。さらに、モニター４１〜４４によ
つて各画像を映出し、その処理を確認できる。
第３図Ａ〜Ｆは本発明の境界処理方法を説明す
るための線図である。第３図Ａに示すような単位
走査領域に対応する基準ビデオ信号を得るため
に、まず上述のフオーマツトでレチクルテープに
点の座標群として記憶されているパターン情報を
１／２単位走査領域に対応する時間間隔差をもつて
並列にビデオ信号に変換しながら、第３図Ｂおよ
びＣに示すようにＡ，Ｃのフレームメモリーの組
とＢ，Ｄのフレームメモリーの組に変換されたビ
デオ信号を順次記憶していく。このとき、例えば
フレームメモリーＡとＣの境界に存在するパター
ンは、上述したフオーマツトのレチクルテープか
ら読み出した情報からはＡおよびＣのそれぞれの
フレームメモリーにおいて縦方向の直線でしか表
わされないが、フレームメモリーＢにおいては完
全な矩形パターンとして表わされる。そのため、
フレームメモリーＡおよびＢの論理和をとれば、
第３図Ｄに示すように境界部分でも完全なパター
ンとして表示できる。同様な操作をフレームメモ
リーＣおよびＤについても第３図Ｅに示すように
行なつて、Ａ，Ｂのフレームメモリーの組とＣ，
Ｄのフレームメモリーの組を交互に読み出せば、
境界部分でも完全な基準情報を得ることができ
る。また、第３図ＤおよびＥ中斜線の部分はそれ
ぞれＡとＢ，ＣとＤの論理和をとると画像が存在
するが、出力しない部分を表わしている。以下続
いてフレームメモリーＡ，Ｂ，ＣおよびＤについ
ての上述の操作をくり返せば、全走査領域に対応
する走査情報を得ることができる。なお、各フレ
ームメモリーからのデータの読み出しおよび変換
操作は第３図Ｆに示す期間内に達成できる。
るための線図である。第３図Ａに示すような単位
走査領域に対応する基準ビデオ信号を得るため
に、まず上述のフオーマツトでレチクルテープに
点の座標群として記憶されているパターン情報を
１／２単位走査領域に対応する時間間隔差をもつて
並列にビデオ信号に変換しながら、第３図Ｂおよ
びＣに示すようにＡ，Ｃのフレームメモリーの組
とＢ，Ｄのフレームメモリーの組に変換されたビ
デオ信号を順次記憶していく。このとき、例えば
フレームメモリーＡとＣの境界に存在するパター
ンは、上述したフオーマツトのレチクルテープか
ら読み出した情報からはＡおよびＣのそれぞれの
フレームメモリーにおいて縦方向の直線でしか表
わされないが、フレームメモリーＢにおいては完
全な矩形パターンとして表わされる。そのため、
フレームメモリーＡおよびＢの論理和をとれば、
第３図Ｄに示すように境界部分でも完全なパター
ンとして表示できる。同様な操作をフレームメモ
リーＣおよびＤについても第３図Ｅに示すように
行なつて、Ａ，Ｂのフレームメモリーの組とＣ，
Ｄのフレームメモリーの組を交互に読み出せば、
境界部分でも完全な基準情報を得ることができ
る。また、第３図ＤおよびＥ中斜線の部分はそれ
ぞれＡとＢ，ＣとＤの論理和をとると画像が存在
するが、出力しない部分を表わしている。以下続
いてフレームメモリーＡ，Ｂ，ＣおよびＤについ
ての上述の操作をくり返せば、全走査領域に対応
する走査情報を得ることができる。なお、各フレ
ームメモリーからのデータの読み出しおよび変換
操作は第３図Ｆに示す期間内に達成できる。
以上詳細に説明したところから明らかなよう
に、本発明のパターンの欠陥検査装置に用いる境
界の処理方法によれば、２つの単位走査領域にま
たがるパターンの境界点の座標をレチクルテープ
に記憶することなく、境界部分でも完全な単位走
査領域に対応した基準情報を得ることができると
ともにレチクルテープの使用量を減少できる。
に、本発明のパターンの欠陥検査装置に用いる境
界の処理方法によれば、２つの単位走査領域にま
たがるパターンの境界点の座標をレチクルテープ
に記憶することなく、境界部分でも完全な単位走
査領域に対応した基準情報を得ることができると
ともにレチクルテープの使用量を減少できる。
第１図は従来の境界処理方法を説明するための
線図、第２図は本発明の境界処理方法を実施する
パターンの欠陥検査装置の全体の構成を示すブロ
ツク図、第３図Ａ〜Ｆは本発明の境界処理方法を
説明するための線図である。 １０……ステージユニツト、３０……ビデオ変
換ユニツト、４０……制御ユニツト。
線図、第２図は本発明の境界処理方法を実施する
パターンの欠陥検査装置の全体の構成を示すブロ
ツク図、第３図Ａ〜Ｆは本発明の境界処理方法を
説明するための線図である。 １０……ステージユニツト、３０……ビデオ変
換ユニツト、４０……制御ユニツト。
Claims (1)
- 【特許請求の範囲】 １ 被検体のパターンの欠陥、特に半導体集積回
路の製造に用いるマスクのパターンの欠陥を、前
記被検体のパターンに対応した基準情報を蓄積し
た記録媒体から読み出した基準情報と前記被検体
のパターンを実際に走査して得た走査情報とを比
較して自動的に検知する欠陥検査方法において、
前記記録媒体から実際の単位走査領域に対応した
単位基準情報を得るにあたり、第１、第２、第
３、および第４のフレームメモリーを設け、第
１、第２および第３、第４のフレームメモリーを
それぞれ組にして前記第１、第２のフレームメモ
リーの組と前記第３、第４のフレームメモリーの
組に前記記録媒体からのパターンを一定の時間間
隔の差をつけて並列に記憶し、単位基準情報を前
記第１と第３のフレームメモリーに記憶したパタ
ーンの論理和と、前記第２と第４のフレームメモ
リーに記憶したパターンの論理和より求めること
を特徴とするパターンの欠陥検査装置に用いる境
界の処理方法。 ２ 前記一定の時間間隔が1/2単位走査領域に対
応する時間であることを特徴とする特許請求の範
囲第１項記載のパターンの欠陥検査装置に用いる
境界の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240833A JPS60133726A (ja) | 1983-12-22 | 1983-12-22 | パタ−ンの欠陥検査装置に用いる境界の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240833A JPS60133726A (ja) | 1983-12-22 | 1983-12-22 | パタ−ンの欠陥検査装置に用いる境界の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60133726A JPS60133726A (ja) | 1985-07-16 |
| JPH0374823B2 true JPH0374823B2 (ja) | 1991-11-28 |
Family
ID=17065369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240833A Granted JPS60133726A (ja) | 1983-12-22 | 1983-12-22 | パタ−ンの欠陥検査装置に用いる境界の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60133726A (ja) |
-
1983
- 1983-12-22 JP JP58240833A patent/JPS60133726A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60133726A (ja) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926489A (en) | Reticle inspection system | |
| KR890003145B1 (ko) | 반도체장치 제조용 마스크패턴 검사방법 | |
| JPH0691003B2 (ja) | レチクル／マスクの検査方法とその検査装置 | |
| EP0117559A2 (en) | Pattern checking apparatus | |
| KR960013357B1 (ko) | 화상데이타 검사방법 및 장치 | |
| EP0141548B1 (en) | Photomask pattern inspection | |
| JP2004212221A (ja) | パターン検査方法及びパターン検査装置 | |
| JPS643050B2 (ja) | ||
| JP2002181732A (ja) | 外観検査装置および外観検査方法 | |
| EP0147205B1 (en) | Pattern inspection | |
| JPS60126830A (ja) | パタ−ンの欠陥検査装置に用いる走査方法 | |
| JPH0374823B2 (ja) | ||
| JPS6249481A (ja) | イメ−ジのデイジタル化方法および装置 | |
| JPH0658215B2 (ja) | 半導体ウエハ上の被検査パターンの欠陥検査方法およびその装置 | |
| US4765744A (en) | Method for testing a photomask | |
| JPS6239811B2 (ja) | ||
| JPS6356702B2 (ja) | ||
| JPH058822B2 (ja) | ||
| JP2000180377A (ja) | 欠陥・異物検査装置 | |
| JPH0374822B2 (ja) | ||
| JPS60126828A (ja) | パタ−ンの欠陥検査装置に用いるデ−タ処理方法 | |
| JPS6147635A (ja) | パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法 | |
| JPH0518372B2 (ja) | ||
| JPH0145735B2 (ja) | ||
| JPS60126829A (ja) | パタ−ンの欠陥検査装置に用いる走査速度の自動制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |