JPS60133724A - パタ−ンの欠陥検査装置に用いる歪み補正方法 - Google Patents
パタ−ンの欠陥検査装置に用いる歪み補正方法Info
- Publication number
- JPS60133724A JPS60133724A JP58240831A JP24083183A JPS60133724A JP S60133724 A JPS60133724 A JP S60133724A JP 58240831 A JP58240831 A JP 58240831A JP 24083183 A JP24083183 A JP 24083183A JP S60133724 A JPS60133724 A JP S60133724A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- pattern
- defect inspection
- optical system
- distortion correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 20
- 230000003287 optical effect Effects 0.000 claims abstract description 16
- 238000005070 sampling Methods 0.000 claims abstract description 6
- 238000007689 inspection Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパターンの欠陥検査装置、特に半導体集積回路
の製造に使用するレチクルパターンの欠陥検査装置に用
いる歪み補正方法に関するものである０ 従来、シリコンウエノ１−上にマスクを密着させて置き
ホトエツチングすることによって作成さｎるレチクルパ
ターンの欠陥を検査するために、本願人は％願昭５６−
１４４７４０号において、マスク原版を作成するときに
使用するＰＧ （ＰａｔｔｅｒｎＧｅｎｅｒａｔｉｏｎ
）テープに記憶された情報と、このテープに基づいて
製作さｎた実際のパターンを比較することによって信頼
度の高い欠陥検査をすることができる装置を開発してい
る。上述した装置に゛おいては、１關ｘ１ｍｍの単位走
査領域の縁に投影レンズ系によって２５倍に拡大されイ
メージセンサ−に入射しているが、このとき第１図の下
半分に示すような中心から離ｎるにつれて大きくなる歪
みが投影レンズ系の影響で発生しがちであった。
の製造に使用するレチクルパターンの欠陥検査装置に用
いる歪み補正方法に関するものである０ 従来、シリコンウエノ１−上にマスクを密着させて置き
ホトエツチングすることによって作成さｎるレチクルパ
ターンの欠陥を検査するために、本願人は％願昭５６−
１４４７４０号において、マスク原版を作成するときに
使用するＰＧ （ＰａｔｔｅｒｎＧｅｎｅｒａｔｉｏｎ
）テープに記憶された情報と、このテープに基づいて
製作さｎた実際のパターンを比較することによって信頼
度の高い欠陥検査をすることができる装置を開発してい
る。上述した装置に゛おいては、１關ｘ１ｍｍの単位走
査領域の縁に投影レンズ系によって２５倍に拡大されイ
メージセンサ−に入射しているが、このとき第１図の下
半分に示すような中心から離ｎるにつれて大きくなる歪
みが投影レンズ系の影響で発生しがちであった。
この歪みは１闘ｘ１ｍｉの単位走査領域で約±１〜２１
ｔ１′ｒ１であシ、従来のそｎはどパターン密度の大き
くない被検体に対してはこの歪みによるサンプリングデ
ータのず：ｎはほとんど影響しないが、最近のように検
査の対象がＩＣ、ＬＳＩ等の高密度化したパターンの場
合には上述したサンプリングデータのずｎが欠陥の判定
に大きく影響して、高精度な欠陥検査を実施できない不
具合があった。
ｔ１′ｒ１であシ、従来のそｎはどパターン密度の大き
くない被検体に対してはこの歪みによるサンプリングデ
ータのず：ｎはほとんど影響しないが、最近のように検
査の対象がＩＣ、ＬＳＩ等の高密度化したパターンの場
合には上述したサンプリングデータのずｎが欠陥の判定
に大きく影響して、高精度な欠陥検査を実施できない不
具合があった。
上述した不具合を解決する手段として、従来から補正レ
ンズ元学系を使用してた学的に歪みを除去する方法が提
案さｎているが、レンズ部分の構成が複雑となるととも
に特別の補正レンズが必要となシコスト高となる不具合
があった。
ンズ元学系を使用してた学的に歪みを除去する方法が提
案さｎているが、レンズ部分の構成が複雑となるととも
に特別の補正レンズが必要となシコスト高となる不具合
があった。
本発明の目的は上述した不具合を解決し、画像の光学的
歪みを除去して正確な欠陥検査が可能な°パターンの欠
陥検査装置に用いる歪み補正方法を提供しようとするも
のである。
歪みを除去して正確な欠陥検査が可能な°パターンの欠
陥検査装置に用いる歪み補正方法を提供しようとするも
のである。
本発明の歪み補正方法は、被検体のパターンの欠陥、特
に半導体集積回路の製造に用いるマスクのパターンの欠
陥を、前記被検体のパターンに対応した基準情報を蓄積
した記録媒体から読み出した基準情報と前記被検体のパ
ターンを実際に走査して得た走査情報とを比較して自動
的に検知する欠陥検査方法をおいて、投影レンズ系によ
り生ずる光学的歪みを電気的補正によって除去すること
により、高精度のデータサンプリングを行ない得ること
を特徴とするものである。
に半導体集積回路の製造に用いるマスクのパターンの欠
陥を、前記被検体のパターンに対応した基準情報を蓄積
した記録媒体から読み出した基準情報と前記被検体のパ
ターンを実際に走査して得た走査情報とを比較して自動
的に検知する欠陥検査方法をおいて、投影レンズ系によ
り生ずる光学的歪みを電気的補正によって除去すること
により、高精度のデータサンプリングを行ない得ること
を特徴とするものである。
以下図面を参照して本発明の詳細な説明する。
第２図は本発明の歪み補正方法を実施するノくターンの
欠陥検査装置の全体の一構成を示すブロック図である。
欠陥検査装置の全体の一構成を示すブロック図である。
全体の構成は大きく分類してステージユニット１０、ビ
デオ信号変換ユニｙ卜ｓｏ、制御ユニツ）４１０の８つ
のユニットから成っている。以下上述した順に各部の動
作を簡単に説明する０ ｉｆステージユニット１０においては、被検体１８のパ
ターン（例えばレチクルパターン等）に光源１１よりの
元を照射し、その透過光をビットアレイよりなるイメー
ジセンサ−２８に入射して１ライン分の走査データを得
た後、その走査データを制御部４０へ出力している。自
動焦点機構１４を具えた対物レンズ１７は透過光を例え
ば２５倍に拡大して、イメージセンサ−２８のビットア
レイに投影するのに使用されている。本例で使用する自
動焦点の機構は、本願人による特公昭５４−８１８４８
号公報で提案されている機構と同一である。走査領域の
選択および走査はＸテーブル１５、Ｙテーブル１６を駆
動機構１８．１２によって駆動することで実行し１いる
。、−ｘ、Ｙテーブル１５．１６の制御は、そｎらの動
きをリニアエンコーダ１９．２０により検知してステー
ジポジションコレクター２１に供給することに、ｌニッ
チ行なわ几る。ここで、Ｘ、Ｙ方向のすｎが検知さｎｌ
そのずれよシ得られる補正信号を各駆動機構１８．１２
に供給してＸ、Ｙ方向の補正が行なわγしる。また、こ
の補正だけでは精度の面で問題があるため、特にＸ方向
に対しては、ステージポジションコレクター２１からの
Ｘ方向のずれ量に対する補正信号をイメージセンサ−ド
ライバー２２ニ供給してイメージセンサ−２８中にビッ
トアレイに入射する元のうち、左端、右端の余りの１２
個のビットを使用して、誤差に対してずらして１０００
点での走査データを得るようにする。
デオ信号変換ユニｙ卜ｓｏ、制御ユニツ）４１０の８つ
のユニットから成っている。以下上述した順に各部の動
作を簡単に説明する０ ｉｆステージユニット１０においては、被検体１８のパ
ターン（例えばレチクルパターン等）に光源１１よりの
元を照射し、その透過光をビットアレイよりなるイメー
ジセンサ−２８に入射して１ライン分の走査データを得
た後、その走査データを制御部４０へ出力している。自
動焦点機構１４を具えた対物レンズ１７は透過光を例え
ば２５倍に拡大して、イメージセンサ−２８のビットア
レイに投影するのに使用されている。本例で使用する自
動焦点の機構は、本願人による特公昭５４−８１８４８
号公報で提案されている機構と同一である。走査領域の
選択および走査はＸテーブル１５、Ｙテーブル１６を駆
動機構１８．１２によって駆動することで実行し１いる
。、−ｘ、Ｙテーブル１５．１６の制御は、そｎらの動
きをリニアエンコーダ１９．２０により検知してステー
ジポジションコレクター２１に供給することに、ｌニッ
チ行なわ几る。ここで、Ｘ、Ｙ方向のすｎが検知さｎｌ
そのずれよシ得られる補正信号を各駆動機構１８．１２
に供給してＸ、Ｙ方向の補正が行なわγしる。また、こ
の補正だけでは精度の面で問題があるため、特にＸ方向
に対しては、ステージポジションコレクター２１からの
Ｘ方向のずれ量に対する補正信号をイメージセンサ−ド
ライバー２２ニ供給してイメージセンサ−２８中にビッ
トアレイに入射する元のうち、左端、右端の余りの１２
個のビットを使用して、誤差に対してずらして１０００
点での走査データを得るようにする。
イメージセンサ−２８に入射する５’［対物レンズ１７
を通過しているので、上述したように一走査領域の画像
として見るとその端部と中心部ですｎが生ずる。このず
ｎはイメージセンサ−２８の各画素を読み出すときにイ
メージセンサ−ドライバー２２中の歪み補正用クロック
パルス発生部によって読み出しを制御して補正され、補
正後の画素データを匍］御ユニット４０に出力している
。上述した歪み補正部については後で詳細に説明する。
を通過しているので、上述したように一走査領域の画像
として見るとその端部と中心部ですｎが生ずる。このず
ｎはイメージセンサ−２８の各画素を読み出すときにイ
メージセンサ−ドライバー２２中の歪み補正用クロック
パルス発生部によって読み出しを制御して補正され、補
正後の画素データを匍］御ユニット４０に出力している
。上述した歪み補正部については後で詳細に説明する。
次に第２図中のビデオ変換ユニツ）８０について説明す
る。ＯＡＤシステム等により作成さｎたＰＧテープは、
本システムのフォーマットを持つ検査用レチクルテープ
３１に変換さｎ１ビデオ変換ユニツトに供給さｎる。こ
のレチクルテープ３１は、テープユニット８２に取り付
けられた後、制御ユニット４０中のＣＰＵの制御により
磁気テープ制御部８６を介してステージ部１０で検査さ
れているレチクルマスク１８に対応する場所のファイル
をレチクルテープ８１から読み出し、２つ設けである磁
気テープメモリーのうちの一方へ記憶する。
る。ＯＡＤシステム等により作成さｎたＰＧテープは、
本システムのフォーマットを持つ検査用レチクルテープ
３１に変換さｎ１ビデオ変換ユニツトに供給さｎる。こ
のレチクルテープ３１は、テープユニット８２に取り付
けられた後、制御ユニット４０中のＣＰＵの制御により
磁気テープ制御部８６を介してステージ部１０で検査さ
れているレチクルマスク１８に対応する場所のファイル
をレチクルテープ８１から読み出し、２つ設けである磁
気テープメモリーのうちの一方へ記憶する。
この磁気テープメモリーに記憶されたレチクルテープ３
１よりの点の座標群より、磁気テープ制御部８６からの
同期信号のもとにビデオ信号変換器８５により画像に変
換された後、２つ設けであるビデオメモリーのうちの一
方に記憶さｎる０画像としてビデオメモリーに記憶され
たデータは１磁気テ一プ制御部３６の制御によシステー
ジ部１０のイメージセンサ−２８で走査さｎた部分に対
応してビデオ信号出力制御部３９より読み出さｎ１制御
ユニツト４０の比較器４５に出力さｎる。
１よりの点の座標群より、磁気テープ制御部８６からの
同期信号のもとにビデオ信号変換器８５により画像に変
換された後、２つ設けであるビデオメモリーのうちの一
方に記憶さｎる０画像としてビデオメモリーに記憶され
たデータは１磁気テ一プ制御部３６の制御によシステー
ジ部１０のイメージセンサ−２８で走査さｎた部分に対
応してビデオ信号出力制御部３９より読み出さｎ１制御
ユニツト４０の比較器４５に出力さｎる。
上述のようにして作成されたステージユニット１０、ビ
デオ変換ユニット８０からの面出力は、制御ユニット４
０に供給される。制御ユニット４０においては、その欠
陥部分を検知するために両川力信号を比較器４５により
比較している。
デオ変換ユニット８０からの面出力は、制御ユニット４
０に供給される。制御ユニット４０においては、その欠
陥部分を検知するために両川力信号を比較器４５により
比較している。
比較器４５を介して比較操作の終了した信号は、データ
処理部４７に供給さｎ各種の処理が行々われる。データ
処理部４１７に各種Ｉ１０インターフニー Ｘ 、 Ｒ
ＡＭ 、 ＲＯＭ 、 ＣＰＵ 、表示部から構成さｎ
１処理さ′ｎたデータはプリンター４８よシ出力される
。さらに、モニター４１〜４４によって各画像を映出し
、その処理を確認できる。
処理部４７に供給さｎ各種の処理が行々われる。データ
処理部４１７に各種Ｉ１０インターフニー Ｘ 、 Ｒ
ＡＭ 、 ＲＯＭ 、 ＣＰＵ 、表示部から構成さｎ
１処理さ′ｎたデータはプリンター４８よシ出力される
。さらに、モニター４１〜４４によって各画像を映出し
、その処理を確認できる。
第８図位）〜（Ｄｉは本発明の歪み補正方法を説明する
ための線図である。以下、第３図に基づいて本発明の歪
み補正方法を実施する歪み補正用クロックパルス発生部
および歪み補正部の動作を説明する。従来、イメージセ
ンサ−２８からの走査データの読み出しは、上述したよ
うに１０００画素に対応する時間のクロックパルスをイ
メージセンサ−ドライバー２２中の歪み補正用クロック
パルス発生部↓シ発生はせ、その時間間隔Ｔ内のデータ
を第８図（Ｂ）に示すように読み出して行なっている。
ための線図である。以下、第３図に基づいて本発明の歪
み補正方法を実施する歪み補正用クロックパルス発生部
および歪み補正部の動作を説明する。従来、イメージセ
ンサ−２８からの走査データの読み出しは、上述したよ
うに１０００画素に対応する時間のクロックパルスをイ
メージセンサ−ドライバー２２中の歪み補正用クロック
パルス発生部↓シ発生はせ、その時間間隔Ｔ内のデータ
を第８図（Ｂ）に示すように読み出して行なっている。
本発明では光学系によるずれ量Δは予じめわかるので、
各ライン毎の読み出し時に第８図（Ｃ１に示すようにそ
のラインのずｎｉΔに対応するτ（全体として２τ）だ
け加えたクロックパルスをイメージセンサ−ドライバー
２２中の歪み補正用クロックパルス発生部より発生させ
、１０００画累＋ずれ量Δに対応する画素を読み出す。
各ライン毎の読み出し時に第８図（Ｃ１に示すようにそ
のラインのずｎｉΔに対応するτ（全体として２τ）だ
け加えたクロックパルスをイメージセンサ−ドライバー
２２中の歪み補正用クロックパルス発生部より発生させ
、１０００画累＋ずれ量Δに対応する画素を読み出す。
このとき、光学系の歪みは画像の中心部ではほとんど発
生せず画像の周辺部へ行くに従って歪み量が増加するの
で、第８図ｆｆ）ｌに示すように読み出し速度をその歪
み量に対応して周辺部では遅く中心部では速く変化させ
ている。次に、このようにして読み出した画素を、基準
情報の１ラインに対応する一定のクロックパルスと同じ
時間間隔内に歪み補正部２４により読み出して制御ユニ
ット４０中の比較器４５でアナログ的に比較すれば、光
学的な歪みを除去した状態で比較できる。上述した操作
を走査領域中の全ラインに対して行なえば、全画面に亘
って光学的々歪みのまったくない走査情報を使って比較
操作が行々える。
生せず画像の周辺部へ行くに従って歪み量が増加するの
で、第８図ｆｆ）ｌに示すように読み出し速度をその歪
み量に対応して周辺部では遅く中心部では速く変化させ
ている。次に、このようにして読み出した画素を、基準
情報の１ラインに対応する一定のクロックパルスと同じ
時間間隔内に歪み補正部２４により読み出して制御ユニ
ット４０中の比較器４５でアナログ的に比較すれば、光
学的な歪みを除去した状態で比較できる。上述した操作
を走査領域中の全ラインに対して行なえば、全画面に亘
って光学的々歪みのまったくない走査情報を使って比較
操作が行々える。
第４図は本発明の歪み補正方法を実施するための他の実
施例を表わすブロック図である。第４図中第２図々同一
部分には同一番号を附し、その説明を省略する。第８図
に示す実施例においては、ステージユニット１０でめる
走査情報は歪みを含んだ′−！まめ、ビデオ変換ユニッ
ト８０中のビデオ信号出力制御部８９の後に複数の遅延
回路よりなる歪み補正部４９を設け、基準情報を表わす
ビデオ信号の方を予じめめた各ライン毎のすｎ量に対応
して遅延させて走査情報の歪み分を基準情報中に含ませ
ることにより光学的歪みを除去している。すなわち、第
５図に示すように複数の遅延回路５０−１．５０−２．
・・・、５０−ｎとスイッチ５１を設け、スイッチ５１
をデータ処理部４７の制御のもとに走査情報中の各ライ
ン毎のずれ量に対応した時間だけビデオ信号を遅延させ
るよう切換えて歪み除去を行なっている。このとき、実
際の光学的な歪みに対応して、例えば中央近辺の遅延時
間は少なく周辺部の遅延時間は大きく設定して基準情報
を作成すると、より正確な比較操作を行なうことができ
る。なお、遅延回路の数は歪みの大きさ、補正の程度等
に応じて決めることが好ましい。
施例を表わすブロック図である。第４図中第２図々同一
部分には同一番号を附し、その説明を省略する。第８図
に示す実施例においては、ステージユニット１０でめる
走査情報は歪みを含んだ′−！まめ、ビデオ変換ユニッ
ト８０中のビデオ信号出力制御部８９の後に複数の遅延
回路よりなる歪み補正部４９を設け、基準情報を表わす
ビデオ信号の方を予じめめた各ライン毎のすｎ量に対応
して遅延させて走査情報の歪み分を基準情報中に含ませ
ることにより光学的歪みを除去している。すなわち、第
５図に示すように複数の遅延回路５０−１．５０−２．
・・・、５０−ｎとスイッチ５１を設け、スイッチ５１
をデータ処理部４７の制御のもとに走査情報中の各ライ
ン毎のずれ量に対応した時間だけビデオ信号を遅延させ
るよう切換えて歪み除去を行なっている。このとき、実
際の光学的な歪みに対応して、例えば中央近辺の遅延時
間は少なく周辺部の遅延時間は大きく設定して基準情報
を作成すると、より正確な比較操作を行なうことができ
る。なお、遅延回路の数は歪みの大きさ、補正の程度等
に応じて決めることが好ましい。
以上詳細に説明したところから明らかなように、本発明
のパターンの欠陥検査装置に用いる歪み補正方法によｎ
ば、投影光学系による歪みを電気的に除去することがで
きるので、簡単な構成で高精度の欠陥検査を行なうこと
ができる。
のパターンの欠陥検査装置に用いる歪み補正方法によｎ
ば、投影光学系による歪みを電気的に除去することがで
きるので、簡単な構成で高精度の欠陥検査を行なうこと
ができる。
第１図は光学的な歪みの状態を示す線図、第２図は本発
明の歪み補正方法を実施するパターンの欠陥検査装置の
全体の一構成を示すブロック図、 第８図（Ａ）〜（Ｄ）は本発明の歪み補正方法を説明す
るための線図、 第４図は本発明の歪み補正方法を実施するための他の実
施例を示すブロック図、 第５図は本発明の歪み補正方法を実施する歪み補正部の
構成を示すブロック図である。 １Ｏ・・・ステージユニット ３０・・・ビデオ信号変換ユニット ４０・・・制御ユニット２４ 、 Ｊ“・・・歪み補正
部５Ｏ−１〜５０− ｎ・・・遅延回路 ５１・・・スイッチ。 特許出願人 日本自動制御株式会社
明の歪み補正方法を実施するパターンの欠陥検査装置の
全体の一構成を示すブロック図、 第８図（Ａ）〜（Ｄ）は本発明の歪み補正方法を説明す
るための線図、 第４図は本発明の歪み補正方法を実施するための他の実
施例を示すブロック図、 第５図は本発明の歪み補正方法を実施する歪み補正部の
構成を示すブロック図である。 １Ｏ・・・ステージユニット ３０・・・ビデオ信号変換ユニット ４０・・・制御ユニット２４ 、 Ｊ“・・・歪み補正
部５Ｏ−１〜５０− ｎ・・・遅延回路 ５１・・・スイッチ。 特許出願人 日本自動制御株式会社
Claims (1)
- 【特許請求の範囲】 １ 被検体のパターンの欠陥、特に半導体集積回路の製
造に用いるマスクのパターンの欠陥を、前記被検体のパ
ターンに対応した基準情報を蓄積した記録媒体から読み
出した基準情報と前記被検体のパターンを実際に走査し
て得た走査情報とを比較して自動的に検知する欠陥検査
方法において、投影レンズ系によシ生ずる光学的歪みを
電気的補正によって除去することにより、高精度のデー
タサンプリングを行々い得ることを特徴とするパターン
の欠陥検査装置に用いる歪み補正方法。 乞 前記補正を、サンプリング時のクロック周波数を光
学系の歪みに対応して変化させることによって行なうこ
とを特徴とする特許請求の範囲第１項記載のパターンの
欠陥検査装置に用いる歪み補正方法。 ８、 前記補正を、前記基準情報のビデオ出力１ｆｌｌ
ｌに複数の遅延回路を設け、光学系の歪みに対応して遅
延時間を選択することによって行なうことを特徴とする
特許請求の範囲第１項記載のパターンの欠陥検査装置に
用いる歪み補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240831A JPS60133724A (ja) | 1983-12-22 | 1983-12-22 | パタ−ンの欠陥検査装置に用いる歪み補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240831A JPS60133724A (ja) | 1983-12-22 | 1983-12-22 | パタ−ンの欠陥検査装置に用いる歪み補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60133724A true JPS60133724A (ja) | 1985-07-16 |
Family
ID=17065339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240831A Pending JPS60133724A (ja) | 1983-12-22 | 1983-12-22 | パタ−ンの欠陥検査装置に用いる歪み補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60133724A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419664A (en) * | 1977-07-15 | 1979-02-14 | Nippon Jidoseigyo Ltd | Device for inspecting fault of pattern |
-
1983
- 1983-12-22 JP JP58240831A patent/JPS60133724A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419664A (en) * | 1977-07-15 | 1979-02-14 | Nippon Jidoseigyo Ltd | Device for inspecting fault of pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926489A (en) | Reticle inspection system | |
| US5450204A (en) | Inspecting device for inspecting printed state of cream solder | |
| JPH0691003B2 (ja) | レチクル／マスクの検査方法とその検査装置 | |
| KR960013357B1 (ko) | 화상데이타 검사방법 및 장치 | |
| JP2004212221A (ja) | パターン検査方法及びパターン検査装置 | |
| JP2002181732A (ja) | 外観検査装置および外観検査方法 | |
| US5111513A (en) | Projected image linewidth correction apparatus and method | |
| JPS60133724A (ja) | パタ−ンの欠陥検査装置に用いる歪み補正方法 | |
| US5014326A (en) | Projected image linewidth correction apparatus and method | |
| JPS60126830A (ja) | パタ−ンの欠陥検査装置に用いる走査方法 | |
| JPS6243505A (ja) | 半導体ウエハ上の被検査パターンの欠陥検査方法およびその装置 | |
| JPH058822B2 (ja) | ||
| JPS62144008A (ja) | 印刷回路板のパタ−ン検査装置 | |
| JPH01286244A (ja) | 走査振動を補正する電子ビーム装置 | |
| JPH0145735B2 (ja) | ||
| JP2896153B2 (ja) | 自動検査装置 | |
| JPS6311771B2 (ja) | ||
| JPS6147635A (ja) | パタ−ンの欠陥検査装置に用いるパタ−ンの判定方法 | |
| JPH04326380A (ja) | プリンタ装置の露光位置補正方式 | |
| JPS60126828A (ja) | パタ−ンの欠陥検査装置に用いるデ−タ処理方法 | |
| JPH0374822B2 (ja) | ||
| JPS60133726A (ja) | パタ−ンの欠陥検査装置に用いる境界の処理方法 | |
| JPS58147115A (ja) | パタ−ンの欠陥検査装置に用いるスライス方法 | |
| JP2701872B2 (ja) | 面付パターンの欠陥検査装置 | |
| JPH02108947A (ja) | ホトマスク検査装置 |