JPH0374055U - - Google Patents
Info
- Publication number
- JPH0374055U JPH0374055U JP13572689U JP13572689U JPH0374055U JP H0374055 U JPH0374055 U JP H0374055U JP 13572689 U JP13572689 U JP 13572689U JP 13572689 U JP13572689 U JP 13572689U JP H0374055 U JPH0374055 U JP H0374055U
- Authority
- JP
- Japan
- Prior art keywords
- master
- pal
- bus
- writing
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
Landscapes
- Bus Control (AREA)
Description
第１図は、２ポートＲＡＭの制御信号を作り出
すブロツク図、第２図はデータバス及びアドレス
バスの接続を表すブロツク図、第３図は制御信号
のタイミング図である。 １〜４……ＤＦ／Ｆ、５……同期式カウンタ、
６……タイミング発生同期式ＰＡＬ、７，８……
ＤＦ／Ｆ、９……データセレクタ、１０，１１…
…スタテイツクＲＡＭ、１２，１３……Ｄラツチ
、１４……３ステイトのデータセレクタ。
すブロツク図、第２図はデータバス及びアドレス
バスの接続を表すブロツク図、第３図は制御信号
のタイミング図である。 １〜４……ＤＦ／Ｆ、５……同期式カウンタ、
６……タイミング発生同期式ＰＡＬ、７，８……
ＤＦ／Ｆ、９……データセレクタ、１０，１１…
…スタテイツクＲＡＭ、１２，１３……Ｄラツチ
、１４……３ステイトのデータセレクタ。
Claims (1)
- 汎用のスタテイツクＲＡＭとＰＡＬ（プログラ
マブル・アレイ・ロジツクＩＣ）を用いて、ＶＭ
Ｅバス上のマスターとローカルマスタとの間で非
同期に読み書きできる機能を有することを特徴と
する２ポートＲＡＭコントロール回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572689U JPH0374055U (ja) | 1989-11-21 | 1989-11-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572689U JPH0374055U (ja) | 1989-11-21 | 1989-11-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0374055U true JPH0374055U (ja) | 1991-07-25 |
Family
ID=31682974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13572689U Pending JPH0374055U (ja) | 1989-11-21 | 1989-11-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0374055U (ja) |
-
1989
- 1989-11-21 JP JP13572689U patent/JPH0374055U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0374055U (ja) | ||
| JPH0356983U (ja) | ||
| JPH02145447U (ja) | ||
| JPS6194926U (ja) | ||
| JPH0166697U (ja) | ||
| JPH0191959U (ja) | ||
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPS59161185U (ja) | デジタル画像表示回路 | |
| JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
| JPS6339754U (ja) | ||
| JPS6074297U (ja) | Ｒａｍアクセス回路 | |
| JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
| JPH02118341U (ja) | ||
| JPS63114348U (ja) | ||
| JPH03123292U (ja) | ||
| JPS62161399U (ja) | ||
| JPS6418347U (ja) | ||
| JPS617000U (ja) | メモリ内蔵型ｌｓｉ | |
| JPS6074338U (ja) | クロツク発生回路 | |
| JPS63103151U (ja) | ||
| JPH032280U (ja) | ||
| JPS6043081U (ja) | 同期信号補償回路 | |
| JPS6443470U (ja) | ||
| JPS603999U (ja) | メモリ内蔵ｌｓｉ | |
| JPS62146247U (ja) |