JPH0356983U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の漢字キヤラクタジエネレータ
用リードオンリーメモリの一実施例のブロツク図
、第２図は従来例のブロツク図、第３図は漢字デ
ータ格納例、第４図は一実施例のタイミングチヤ
ートである。 １……アドレスラツチ回路、１′……アドレス
入力バツフア、２，２′……Ｙデコーダ、３，３
′……Ｘデコーダ、４……アドレスラツチ信号、
５，５′……メモリセル、６，６′……Ｙセレク
タ、７，７′……出力バツフア、８，８′……ア
ウトプツトイネーブル入力信号、９……スキヤン
アドレスカウンタ、１０……カウンタクリア信号
、１１……カウンタインクリメント信号、１２…
…チツプイネーブル入力信号。

Claims (1)

【実用新案登録請求の範囲】
1. アドレスを入力するアドレス端子と、漢字デー
   タを出力するデータ出力端子と、出力制御用のア
   ウトプツトイネーブル入力端子と、該アウトプツ
   トイネーブル入力端子に入力される信号により、
   漢字データのスキヤンアドレスをインクリメント
   するカウンタ回路とを備え、前記アドレス端子に
   入力されたアドレスと前記カウンタ回路の出力情
   報とにより、メモリをアドレス指定するようにし
   たことを特徴とする漢字キヤラクタジエネレータ
   。