JPH02145447U - - Google Patents
Info
- Publication number
- JPH02145447U JPH02145447U JP2139889U JP2139889U JPH02145447U JP H02145447 U JPH02145447 U JP H02145447U JP 2139889 U JP2139889 U JP 2139889U JP 2139889 U JP2139889 U JP 2139889U JP H02145447 U JPH02145447 U JP H02145447U
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal processor
- cycle time
- access time
- longer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Description
第1図は本考案に係るデジタル・シグナル・プ
ロセツサ・システムのブロツク構成図、第2図及
び第3図は第1図に示したデジタル・シグナル・
プロセツサ・システムの動作を示すタイミングチ
ヤート、第4図は従来のデジタル・シグナル・プ
ロセツサ・システムのブロツク構成図、第5図及
び第6図は第4図に示したデジタル・シグナル・
プロセツサ・システムの動作を示すタイミングチ
ヤートである。 1…DSP(デジタル・シグナル・プロセツサ
)、2…メモリ、3…アドレスデコーダ、4…レ
ジスタ、5…アドレスバス、6…データバス。
ロセツサ・システムのブロツク構成図、第2図及
び第3図は第1図に示したデジタル・シグナル・
プロセツサ・システムの動作を示すタイミングチ
ヤート、第4図は従来のデジタル・シグナル・プ
ロセツサ・システムのブロツク構成図、第5図及
び第6図は第4図に示したデジタル・シグナル・
プロセツサ・システムの動作を示すタイミングチ
ヤートである。 1…DSP(デジタル・シグナル・プロセツサ
)、2…メモリ、3…アドレスデコーダ、4…レ
ジスタ、5…アドレスバス、6…データバス。
Claims (1)
- 所定のサイクル時間を有するデジタル・シグナ
ル・プロセツサと、前記サイクル時間よりも長い
アクセス時間を有し、前記デジタル・シグナル・
プロセツサによりアクセスされるメモリと、前記
デジタル・シグナル・プロセツサが出力するアド
レスを、少なくとも前記アクセス時間以上の時間
、ラツチするアドレスラツチ手段と、を備えたこ
とを特徴とするデジタル・シグナル・プロセツサ
・システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2139889U JPH02145447U (ja) | 1989-02-28 | 1989-02-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2139889U JPH02145447U (ja) | 1989-02-28 | 1989-02-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02145447U true JPH02145447U (ja) | 1990-12-10 |
Family
ID=31524447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2139889U Pending JPH02145447U (ja) | 1989-02-28 | 1989-02-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02145447U (ja) |
-
1989
- 1989-02-28 JP JP2139889U patent/JPH02145447U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02145447U (ja) | ||
JPH044469U (ja) | ||
JPS60148648U (ja) | デユアル・プロセツサ・システムにおける共有メモリの制御回路 | |
JPH0356983U (ja) | ||
JPH01120251U (ja) | ||
JPS59161185U (ja) | デジタル画像表示回路 | |
JPH0374052U (ja) | ||
JPH0374055U (ja) | ||
JPS63199348U (ja) | ||
JPH02123640U (ja) | ||
JPH0267444U (ja) | ||
JPH03124250U (ja) | ||
JPS6294498U (ja) | ||
JPS6399945U (ja) | ||
JPS6194926U (ja) | ||
JPS6392971U (ja) | ||
JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
JPS62199869U (ja) | ||
JPH0331792U (ja) | ||
JPH03124248U (ja) | ||
JPS6218753U (ja) | ||
JPS635542U (ja) | ||
JPS6074297U (ja) | Ramアクセス回路 | |
JPH01127040U (ja) | ||
JPH0166697U (ja) |