JPH0370305A - 光信号受信装置の等化増幅回路 - Google Patents
光信号受信装置の等化増幅回路Info
- Publication number
- JPH0370305A JPH0370305A JP1207571A JP20757189A JPH0370305A JP H0370305 A JPH0370305 A JP H0370305A JP 1207571 A JP1207571 A JP 1207571A JP 20757189 A JP20757189 A JP 20757189A JP H0370305 A JPH0370305 A JP H0370305A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- amplifier circuit
- emitter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 16
- 230000000694 effects Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 17
- 238000004088 simulation Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 241000282693 Cercopithecidae Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、集積回路化に適した光信号受信装置の等化増
幅回路に関し、 実装上の影響を回避し、高周波領域で安定した動作を実
現することを目的とし、 受光素子で電気信号に変換された信号を増幅する前置増
幅回路と、この前置増幅回路の出力を一定レベルに増幅
する自動利得制御回路とを備えた光信号受信装置の等化
増幅回路において、前記前置増幅回路は、ベース接地さ
れたトランジスタと、その1稟ツタに接続されバイアス
電流を供給する電流源と、そのコレクタに接続された負
荷抵抗器とを備え、前記受光素子の出力信号をトランジ
スタのエミッタに入力し、そのコレクタ電位を出力信号
とする構成である。
幅回路に関し、 実装上の影響を回避し、高周波領域で安定した動作を実
現することを目的とし、 受光素子で電気信号に変換された信号を増幅する前置増
幅回路と、この前置増幅回路の出力を一定レベルに増幅
する自動利得制御回路とを備えた光信号受信装置の等化
増幅回路において、前記前置増幅回路は、ベース接地さ
れたトランジスタと、その1稟ツタに接続されバイアス
電流を供給する電流源と、そのコレクタに接続された負
荷抵抗器とを備え、前記受光素子の出力信号をトランジ
スタのエミッタに入力し、そのコレクタ電位を出力信号
とする構成である。
本発明は、集積回路(以下rlc、という。)化に適し
た光信号受信装置の等化増幅回路に関する。
た光信号受信装置の等化増幅回路に関する。
幹線系光通信システムでは、近年、データ通信あるいは
画像通信などのサービスの多様化に伴って、高速化およ
び長距離化が要求されている。このような光通信システ
ムにおける光信号受信装置には、長距離伝送路より受信
される光信号を電気信号に変換し、さらに等化増幅およ
び識別を行う機能が備えられているが、この等化増幅回
路は、受光素子により変換された超高速信号電流が、長
距離伝送のため非常に微弱なものであるために、超広帯
域かつ低雑音な特性が要求されている。
画像通信などのサービスの多様化に伴って、高速化およ
び長距離化が要求されている。このような光通信システ
ムにおける光信号受信装置には、長距離伝送路より受信
される光信号を電気信号に変換し、さらに等化増幅およ
び識別を行う機能が備えられているが、この等化増幅回
路は、受光素子により変換された超高速信号電流が、長
距離伝送のため非常に微弱なものであるために、超広帯
域かつ低雑音な特性が要求されている。
一方、このような光信号受信装置をIC化する場合に、
その超高速領域では、ICの実装に伴う寄生インダクタ
ンス等の回路特性への影響を抑制する必要があり、回路
と実装を切り離した設計ではなく、両者をふまえた総合
的な設計により実装の影響を受けにくい構成とすること
が重要になっている。
その超高速領域では、ICの実装に伴う寄生インダクタ
ンス等の回路特性への影響を抑制する必要があり、回路
と実装を切り離した設計ではなく、両者をふまえた総合
的な設計により実装の影響を受けにくい構成とすること
が重要になっている。
このような光信号受信装置に使用される等化増幅回路の
前段部は、一般に、光信号から変換された電気信号を規
定の信号レベルに増幅する前置増幅回路と、その出力信
号レベルの変動を補償し、所定レベルの信号を出力する
自動利得制御回路とにより構成される。
前段部は、一般に、光信号から変換された電気信号を規
定の信号レベルに増幅する前置増幅回路と、その出力信
号レベルの変動を補償し、所定レベルの信号を出力する
自動利得制御回路とにより構成される。
従来、前置増幅回路にはトランスインピーダンス型上ξ
ツタ接地増幅回路が使用されている。
ツタ接地増幅回路が使用されている。
第8図は、トランスインピーダンス型エミック接地増幅
回路の接続図である。
回路の接続図である。
図において、入力端子806にはトランジスタ801の
ベースが接続される;また、トランジスタ801のコレ
クタは、トランジスタ804のベースに接続されると共
に、負荷抵抗器802を介して接地端子811に接続さ
れる。さらに、トランジスタ801のエミッタは、電源
端子812に接続される。
ベースが接続される;また、トランジスタ801のコレ
クタは、トランジスタ804のベースに接続されると共
に、負荷抵抗器802を介して接地端子811に接続さ
れる。さらに、トランジスタ801のエミッタは、電源
端子812に接続される。
ところで、トランジスタ804のコレクタは、接地端子
811に接続され、そのエミッタは、出力端子807と
帰還抵抗器803を介してトランジスタ801のベース
に接続されると共に、抵抗器805を介して電源端子8
12に接続される。
811に接続され、そのエミッタは、出力端子807と
帰還抵抗器803を介してトランジスタ801のベース
に接続されると共に、抵抗器805を介して電源端子8
12に接続される。
これにより、トランジスタ804はエミッタフォロワを
構成し、出力端子807を低インピーダンスにすると共
に、帰還抵抗器803と共に負帰還回路を構成する。
構成し、出力端子807を低インピーダンスにすると共
に、帰還抵抗器803と共に負帰還回路を構成する。
第9図は、自動利得制御回路以降に使用される差動増幅
回路の接続図である。
回路の接続図である。
図において、トランジスタ905と907のベースは入
力端子901−1と901−2にそれぞれ接続される。
力端子901−1と901−2にそれぞれ接続される。
また、トランジスタ905と907のコレクタは、それ
ぞれ出力端子909−1と909−2に接続されると共
に、それぞれ負荷抵抗器904と906を介して接地端
子902に接続される。さらに、トランジスタ905と
907のエミッタは直結され、定電流源908を介して
電源端子903に接続される。これにより、出力端子9
09−1と909−2間には、入力端子901−1と9
01−2間に与えられる入力信号に比例した出力が得ら
れ、差動増幅回路を構成する。
ぞれ出力端子909−1と909−2に接続されると共
に、それぞれ負荷抵抗器904と906を介して接地端
子902に接続される。さらに、トランジスタ905と
907のエミッタは直結され、定電流源908を介して
電源端子903に接続される。これにより、出力端子9
09−1と909−2間には、入力端子901−1と9
01−2間に与えられる入力信号に比例した出力が得ら
れ、差動増幅回路を構成する。
なお、第8図および第9図において、接地端子811.
902あるいは電源端子812.903と接地あるいは
電源との間に挿入されるインダクタンス808.809
.910.911は、各増幅回路をIC化した場合に想
定されるボンディングワイヤのインダクタンスを示す。
902あるいは電源端子812.903と接地あるいは
電源との間に挿入されるインダクタンス808.809
.910.911は、各増幅回路をIC化した場合に想
定されるボンディングワイヤのインダクタンスを示す。
このような従来の等化増幅回路の前置増幅回路では、第
8図に示すトランスインピーダンス型エミッタ接地増幅
回路810が使用されているので、動作が電源の変動に
左右されやすく、接地部および電源部ボンディングワイ
ヤのインダクタンス808.809の影響を受ける。
8図に示すトランスインピーダンス型エミッタ接地増幅
回路810が使用されているので、動作が電源の変動に
左右されやすく、接地部および電源部ボンディングワイ
ヤのインダクタンス808.809の影響を受ける。
また、自動利得制御回路以降では、第9図に示す差動増
幅回路912が使用されているので、電源の変動に対し
ては比較的影響を受けにくいが、接地部のボンディング
ワイヤのインダクタンス910の影響を受けやすい。
幅回路912が使用されているので、電源の変動に対し
ては比較的影響を受けにくいが、接地部のボンディング
ワイヤのインダクタンス910の影響を受けやすい。
したがって°、従来の回路構成では、接地側および電源
側共に高周波領域まで安定させる必要があった。
側共に高周波領域まで安定させる必要があった。
一方、ボンディングワイヤのインダクタンス808.8
09を減少させるには、ボンディングワイヤを短く打つ
方法、またはボンディングワイヤを多数本打つ方法その
他の実装上の工夫を要する。
09を減少させるには、ボンディングワイヤを短く打つ
方法、またはボンディングワイヤを多数本打つ方法その
他の実装上の工夫を要する。
しかし、これらの長さや本数は、ICチップとパッケー
ジの物理的サイズにより制限を受けるため、これらの方
法でインダクタンスの影響を抑制することは困難である
。
ジの物理的サイズにより制限を受けるため、これらの方
法でインダクタンスの影響を抑制することは困難である
。
また、トランスインピーダンス型エミッタ接地増幅回路
810は、負帰還回路を伴うため高周波領域で帰還ルー
プの位相遅れにより正帰還に近い動作となり周波数特性
にピーキングを生じ易い。
810は、負帰還回路を伴うため高周波領域で帰還ルー
プの位相遅れにより正帰還に近い動作となり周波数特性
にピーキングを生じ易い。
さらに、このピーキング量は、トランジスタ801のパ
ラメータの変動により影響を受は易く、その変動分を補
償する対策は容易ではない。また、このトランジスタの
素子のバラツキによっても特性が大きく左右される。
ラメータの変動により影響を受は易く、その変動分を補
償する対策は容易ではない。また、このトランジスタの
素子のバラツキによっても特性が大きく左右される。
本発明は、実装上の影響を回避し、高周波領域で安定し
た動作を実現する光信号受信装置の等化増幅回路を提供
することを目的とする。
た動作を実現する光信号受信装置の等化増幅回路を提供
することを目的とする。
第1図は、本発明の原理構成を示すブロック図である。
光信号受信装置の等化増幅回路は、受光素子101で電
気信号に変換された信号を増幅する前置増幅回路102
と、この前置増幅回路102の出力を一定レベルに増幅
する自動利得制御回路lO3とを備える。
気信号に変換された信号を増幅する前置増幅回路102
と、この前置増幅回路102の出力を一定レベルに増幅
する自動利得制御回路lO3とを備える。
本発明は、前置増幅回路102がベース接地されたトラ
ンジスタ104と、そのエミッタに接続されバイアス電
流を供給する電流源105と、そのコレクタに接続され
た負荷抵抗器106とを備え、前記受光素子101の出
力信号をトランジスタ104のエミッタに入力し、その
コレクタ電位を出力信号とする構成である。
ンジスタ104と、そのエミッタに接続されバイアス電
流を供給する電流源105と、そのコレクタに接続され
た負荷抵抗器106とを備え、前記受光素子101の出
力信号をトランジスタ104のエミッタに入力し、その
コレクタ電位を出力信号とする構成である。
上記の構成によれば、前置増幅回路102に使用される
ベース接地増幅回路は、トランジスタ104のエミッタ
より見た電源アースv、Eのインピーダンスが定電流源
105により高くなるため、従来のトランスインピーダ
ンス型エミッタ接地増幅回路の場合に比べてボンディン
グワイヤのインダクタンス809の影響を受けにくくな
る。
ベース接地増幅回路は、トランジスタ104のエミッタ
より見た電源アースv、Eのインピーダンスが定電流源
105により高くなるため、従来のトランスインピーダ
ンス型エミッタ接地増幅回路の場合に比べてボンディン
グワイヤのインダクタンス809の影響を受けにくくな
る。
また、帰還回路を持たないため、ピーキングは生じにく
く、トランジスタ104のパラメータによる影響も小さ
くなる。
く、トランジスタ104のパラメータによる影響も小さ
くなる。
以下、図面に基づいて本発明の実施例について説明する
。
。
第2図は、本発明の等化増幅回路に用いられる前置増幅
回路の第一実施例を示す図である。
回路の第一実施例を示す図である。
図において、トランジスタ202のエミッタは入力端子
204および抵抗器205を介して電源アースVEEに
接続される。また、トランジスタ202のコレクタは出
力端子203および負荷抵抗器201を介して電RV
c cに接続される。
204および抵抗器205を介して電源アースVEEに
接続される。また、トランジスタ202のコレクタは出
力端子203および負荷抵抗器201を介して電RV
c cに接続される。
トランジスタ202のベースは、ダイオード206−1
.206−2を介して電源VCCに接続されバイアス電
流の供給を受けると共に、抵抗器20マを介して電源ア
ースv0に接続され動作点が設定される。
.206−2を介して電源VCCに接続されバイアス電
流の供給を受けると共に、抵抗器20マを介して電源ア
ースv0に接続され動作点が設定される。
なお、このベース接地増幅回路の第1図との対応関係に
おいては、トランジスタ202の動作点がダイオード2
06−L 206−2および抵抗器207により固定的
に設定されることにより、第1図においてトランジスタ
104のエミッタバイアス電流を固定的に設定する電源
107および定電流源105と等価である。
おいては、トランジスタ202の動作点がダイオード2
06−L 206−2および抵抗器207により固定的
に設定されることにより、第1図においてトランジスタ
104のエミッタバイアス電流を固定的に設定する電源
107および定電流源105と等価である。
このベース接地増幅回路では、電源アースVIE側イン
ピーダンスが信号に対しては高くなるのでボンディング
ワイヤのインダクタンス(第8図に示す809に相当)
の影響を受けにくくなる。また、トランスインピーダン
ス型エミッタ接地増幅回路のように帰還回路を持たない
ので、ビーキングが生じにくく、トランジスタ202の
パラメータの影響も小さくなる。
ピーダンスが信号に対しては高くなるのでボンディング
ワイヤのインダクタンス(第8図に示す809に相当)
の影響を受けにくくなる。また、トランスインピーダン
ス型エミッタ接地増幅回路のように帰還回路を持たない
ので、ビーキングが生じにくく、トランジスタ202の
パラメータの影響も小さくなる。
第5図は、5PICEシくニレ−ジョンによる電源部ボ
ンディングワイヤの影響を示す図である。
ンディングワイヤの影響を示す図である。
(a)は、エミッタ接地型増幅回路を示し、(b)は、
ベース接地型増幅回路を示す。
ベース接地型増幅回路を示す。
図において、縦軸はトランスインピーダンス(dBΩ)
、横軸は入力信号周波数(GHz)であり、実線はv0
ボンディング無しの状態、点線はVttボンディング有
りの状態でのシミュレーシ5ン結果を示す。
、横軸は入力信号周波数(GHz)であり、実線はv0
ボンディング無しの状態、点線はVttボンディング有
りの状態でのシミュレーシ5ン結果を示す。
第6図は、5PICEシミユレーシヨンによるトランジ
スタパラメータCjc(ベース・コレクタ間浮遊容量)
の影響を示す図である。(a)は、エミッタ接地型増幅
回路を示し、(b)は、ベース接地型増幅回路を示す。
スタパラメータCjc(ベース・コレクタ間浮遊容量)
の影響を示す図である。(a)は、エミッタ接地型増幅
回路を示し、(b)は、ベース接地型増幅回路を示す。
第7図は、5PICEシミユレーシヨンによるトランジ
スタパラメータτF (ベース走行時間)の影響を示す
図である。(a)は、エミッタ接地型増幅回路を示し、
(b)は、ベース接地型増幅回路を示す。
スタパラメータτF (ベース走行時間)の影響を示す
図である。(a)は、エミッタ接地型増幅回路を示し、
(b)は、ベース接地型増幅回路を示す。
第6図および第7図において、縦軸はトランスインピー
ダンス(dBΩ)、横軸は入力信号周波数(GHz)で
あり、実線はパラメータが標準値の場合、−点M線はパ
ラメータが標準値の2倍の場合、点線はパラメータが標
準値の1/2倍の場合でのシミュレーシッン結果を示す
。
ダンス(dBΩ)、横軸は入力信号周波数(GHz)で
あり、実線はパラメータが標準値の場合、−点M線はパ
ラメータが標準値の2倍の場合、点線はパラメータが標
準値の1/2倍の場合でのシミュレーシッン結果を示す
。
従って、等化増幅回路のIC化におけるチップ上の実装
面では、第5図に示すトランスインピーダンス特性の差
に示されるようにボンディングの影響が軽減され、これ
に伴いICチップの実装に関する制約を軽減できる。
面では、第5図に示すトランスインピーダンス特性の差
に示されるようにボンディングの影響が軽減され、これ
に伴いICチップの実装に関する制約を軽減できる。
また、特性面では、本等化増幅回路の電源回路の安定性
と電源変動に伴う動作の安定性が改善され、さらに、ピ
ーキングが生じにくく、第6図および第7図に示すトラ
ンスインピーダンス特性の差に示されるようにトランジ
スタのパラメータによる特性のバラツキの小さい等化増
幅回路を実現できる。
と電源変動に伴う動作の安定性が改善され、さらに、ピ
ーキングが生じにくく、第6図および第7図に示すトラ
ンスインピーダンス特性の差に示されるようにトランジ
スタのパラメータによる特性のバラツキの小さい等化増
幅回路を実現できる。
第3図は、本発明の等化増幅回路に用いられる前置増幅
回路の第二実施例を示す図である。
回路の第二実施例を示す図である。
図において、トランジスタ302の工ごツタは入力端子
304および抵抗器305を介して電源アースVEEに
接続される。また、トランジスタ302のコレクタは出
力端子303および負荷抵抗器301を介して電源VC
Cに接続される。
304および抵抗器305を介して電源アースVEEに
接続される。また、トランジスタ302のコレクタは出
力端子303および負荷抵抗器301を介して電源VC
Cに接続される。
トランジスタ302のベースは、トランジスタ306.
308、定電流源307.309により構威されるバイ
アス回路に接続され、バイアス電流の供給を受けると共
に、動作点が設定される。
308、定電流源307.309により構威されるバイ
アス回路に接続され、バイアス電流の供給を受けると共
に、動作点が設定される。
このバイアス回路において、トランジスタ306のベー
スは、トランジスタ308を介して電源vccと、定電
流源309を介して電源アース■。
スは、トランジスタ308を介して電源vccと、定電
流源309を介して電源アース■。
にそれぞれ接続する。このような構威により、電源の変
動に対して影響が少なく低インピーダンスの回路にて、
トランジスタ306の動作点を設定する。さらに、トラ
ンジスタ306は、定電流源307と共にエミッタフォ
ロワを構威し、その動作点においてさらに電源の変動に
対して影響が少なく低インピーダンスの回路によりトラ
ンジスタ302の動作点を設定する。
動に対して影響が少なく低インピーダンスの回路にて、
トランジスタ306の動作点を設定する。さらに、トラ
ンジスタ306は、定電流源307と共にエミッタフォ
ロワを構威し、その動作点においてさらに電源の変動に
対して影響が少なく低インピーダンスの回路によりトラ
ンジスタ302の動作点を設定する。
なお、このベース接地増幅回路の第1図との対応関係に
おいては、トランジスタ302の動作点が前記のバイア
ス回路により固定的かつ安定的に設定されることにより
、第1図のトランジスタ104のエミッタバイアス電流
を固定的に設定する電源107および定電流源105と
等価である。
おいては、トランジスタ302の動作点が前記のバイア
ス回路により固定的かつ安定的に設定されることにより
、第1図のトランジスタ104のエミッタバイアス電流
を固定的に設定する電源107および定電流源105と
等価である。
本実施例の回路の動作は、トランジスタ302の動作点
設定が安定化され、第2図に示す第一実施例よりも改善
されたものとなる。
設定が安定化され、第2図に示す第一実施例よりも改善
されたものとなる。
第4図は、本発明の等化増幅回路に用いられる前置増幅
回路の第三実施例を示す図である。
回路の第三実施例を示す図である。
図において、トランジスタ402のエミッタは入力端子
404および抵抗器405を介して電源アース■0に接
続される。また、トランジスタ402のコレクタは出力
端子403′!3よび負荷抵抗器401を介して電源V
CCに接続される。
404および抵抗器405を介して電源アース■0に接
続される。また、トランジスタ402のコレクタは出力
端子403′!3よび負荷抵抗器401を介して電源V
CCに接続される。
トランジスタ402のベースは、抵抗器406を介して
電源VCCに接続され、バイアス電流の供給を受けると
共に、抵抗器407を介して電源ア−スVEEに接続さ
れ動作点が設定される。
電源VCCに接続され、バイアス電流の供給を受けると
共に、抵抗器407を介して電源ア−スVEEに接続さ
れ動作点が設定される。
なお、このベース接地増幅回路の第1図との対応関係に
おいては、トランジスタ402の動作点が抵抗器406
および抵抗器407により固定的に設定されることによ
り、第1図のトランジスタ104のエミッタバイアス電
流を固定的に設定する電源107および定電流源105
と等価である。
おいては、トランジスタ402の動作点が抵抗器406
および抵抗器407により固定的に設定されることによ
り、第1図のトランジスタ104のエミッタバイアス電
流を固定的に設定する電源107および定電流源105
と等価である。
本実施例の回路の動作は、トランジスタ402の動作点
が抵抗器406および抵抗器407により簡易に設定さ
れ、単純な回路構成となっている点に特徴が有る。
が抵抗器406および抵抗器407により簡易に設定さ
れ、単純な回路構成となっている点に特徴が有る。
上述したように、本発明によれば、等化増幅回路のIC
化におけるICチップ上の実装面では、ボンディングお
よび回路配置に関する制約を軽減できる。また、特性面
では、本等化増幅回路の電源回路の安定性と電源変動に
伴う動作の安定性が改善される。さらに、ピーキングが
生じにくく、トランジスタのパラメータによる特性のバ
ラツキの小さい等化増幅回路を構成できる。
化におけるICチップ上の実装面では、ボンディングお
よび回路配置に関する制約を軽減できる。また、特性面
では、本等化増幅回路の電源回路の安定性と電源変動に
伴う動作の安定性が改善される。さらに、ピーキングが
生じにくく、トランジスタのパラメータによる特性のバ
ラツキの小さい等化増幅回路を構成できる。
従って、高周波領域の微弱信号に対して安定した動作を
実現する光信号受信装置の等化増幅回路を提供すること
ができる。
実現する光信号受信装置の等化増幅回路を提供すること
ができる。
第1図は本発明の原理構成を示すブロック図、第2図は
本発明の等化増幅回路に用いられる前置増幅回路の第一
実施例を示す図、 第3図は本発明の等化増幅回路に用いられる前置増幅回
路の第二実施例を示す図、 第4図は本発明の等化増幅回路に用いられる前置増幅回
路の第三実施例を示す図、 第5図は5PICEシミユレーシヨンによる電源部ボン
ディングワイヤの影響を示す図、第6図および第7図は
5PICEシミユレーシヨンによるトランジスタパラメ
ータの影響を示す図、 第8図はトランスインピーダンス型工くツタ接地増幅回
路の接続図、 第9図は自動利得制御回路以降に使用される差動増幅回
路の接続図である。 図において、 101は受光素子、 102は前置増幅回路、 103は自動利得制御回路、 108.204.304.404は入力端子、109.
203.303.403は出力端子、104.202.
302.306.308.402はトランジスタ、 206−1.206−2はダイオード、105.307
.309は定電流源、 107は電源、 205.207.305.405〜407は抵抗器、 106.201.301.401は負荷抵抗器である。 第−A胤例 第2図 %= 実 1九 イタリ 第3図 用板&(G H2) (a)エミ、り捜J也艷 /il求仮(G Hz) (b)ベース接七を 5PICEシミユし−ショシIこJる 第三え尻什j 第4図 用板&(G Hz) エミーノタ篠屯里 /[]表&(GHz) (b>ベー7寿!+!Jヱ 5PICE−ミュしm=−4二にJろトラニ;スタIず
ラメータCjc(ベース、コしフタ間浮Δ、@’りの爽
雪と汗、1 図第 O図 用求叙(G目t) (乙)1ミ 、り禮屯猿 用求仮(G82) (j+)ベース線屯艷 5PICE iミュし−ショシにJるトラ;二゛スタl
\0うメータτF(へ−又り行時閏)の影響と本1図 第 7 図 撞化 トつし又イ;t6−タ゛〉大公 エミ、7フ1舌地4幅回ご谷の将1L凹第8図
本発明の等化増幅回路に用いられる前置増幅回路の第一
実施例を示す図、 第3図は本発明の等化増幅回路に用いられる前置増幅回
路の第二実施例を示す図、 第4図は本発明の等化増幅回路に用いられる前置増幅回
路の第三実施例を示す図、 第5図は5PICEシミユレーシヨンによる電源部ボン
ディングワイヤの影響を示す図、第6図および第7図は
5PICEシミユレーシヨンによるトランジスタパラメ
ータの影響を示す図、 第8図はトランスインピーダンス型工くツタ接地増幅回
路の接続図、 第9図は自動利得制御回路以降に使用される差動増幅回
路の接続図である。 図において、 101は受光素子、 102は前置増幅回路、 103は自動利得制御回路、 108.204.304.404は入力端子、109.
203.303.403は出力端子、104.202.
302.306.308.402はトランジスタ、 206−1.206−2はダイオード、105.307
.309は定電流源、 107は電源、 205.207.305.405〜407は抵抗器、 106.201.301.401は負荷抵抗器である。 第−A胤例 第2図 %= 実 1九 イタリ 第3図 用板&(G H2) (a)エミ、り捜J也艷 /il求仮(G Hz) (b)ベース接七を 5PICEシミユし−ショシIこJる 第三え尻什j 第4図 用板&(G Hz) エミーノタ篠屯里 /[]表&(GHz) (b>ベー7寿!+!Jヱ 5PICE−ミュしm=−4二にJろトラニ;スタIず
ラメータCjc(ベース、コしフタ間浮Δ、@’りの爽
雪と汗、1 図第 O図 用求叙(G目t) (乙)1ミ 、り禮屯猿 用求仮(G82) (j+)ベース線屯艷 5PICE iミュし−ショシにJるトラ;二゛スタl
\0うメータτF(へ−又り行時閏)の影響と本1図 第 7 図 撞化 トつし又イ;t6−タ゛〉大公 エミ、7フ1舌地4幅回ご谷の将1L凹第8図
Claims (1)
- (1)受光素子(101)で電気信号に変換された信号
を増幅する前置増幅回路(102)と、この前置増幅回
路(102)の出力を一定レベルに増幅する自動利得制
御回路(103)とを備えた光信号受信装置の等化増幅
回路において、 前記前置増幅回路(102)は、ベース接地されたトラ
ンジスタ(104)と、そのエミッタに接続されバイア
ス電流を供給する電流源(105)と、そのコレクタに
接続された負荷抵抗器(106)とを備え、前記受光素
子(101)の出力信号をトランジスタ(104)のエ
ミッタに入力し、そのコレクタ電位を出力信号とする構
成であることを特徴とする光信号受信装置の等化増幅回
路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1207571A JPH0370305A (ja) | 1989-08-10 | 1989-08-10 | 光信号受信装置の等化増幅回路 |
CA002021380A CA2021380C (en) | 1989-07-21 | 1990-07-17 | Equalizing and amplifying circuit in an optical signal receiving apparatus |
US07/554,375 US5113151A (en) | 1989-07-21 | 1990-07-19 | Equalizing and amplifying circuit in an optical signal receiving apparatus |
EP19900113949 EP0409259A3 (en) | 1989-07-21 | 1990-07-20 | Equalizing and amplifying circuit in an optical signal receiving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1207571A JPH0370305A (ja) | 1989-08-10 | 1989-08-10 | 光信号受信装置の等化増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0370305A true JPH0370305A (ja) | 1991-03-26 |
Family
ID=16541958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1207571A Pending JPH0370305A (ja) | 1989-07-21 | 1989-08-10 | 光信号受信装置の等化増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0370305A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08504979A (ja) * | 1991-07-15 | 1996-05-28 | ドーグマン、ジョン・ジー | 虹彩解析に基づく生体測定学的人物識別システム |
US6339513B1 (en) | 1998-12-24 | 2002-01-15 | Nec Corporation | Data carrier loader and method for loading |
JP6336217B1 (ja) * | 2017-03-02 | 2018-06-06 | 三菱電機株式会社 | ポリフェーズフィルタ |
-
1989
- 1989-08-10 JP JP1207571A patent/JPH0370305A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08504979A (ja) * | 1991-07-15 | 1996-05-28 | ドーグマン、ジョン・ジー | 虹彩解析に基づく生体測定学的人物識別システム |
US6339513B1 (en) | 1998-12-24 | 2002-01-15 | Nec Corporation | Data carrier loader and method for loading |
JP6336217B1 (ja) * | 2017-03-02 | 2018-06-06 | 三菱電機株式会社 | ポリフェーズフィルタ |
WO2018158902A1 (ja) * | 2017-03-02 | 2018-09-07 | 三菱電機株式会社 | ポリフェーズフィルタ |
US10763826B2 (en) | 2017-03-02 | 2020-09-01 | Mitsubishi Electric Corporation | Polyphase filter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1776783B1 (en) | Transimpedance amplifier with integrated filtering and reduced parasitic capacitance | |
US5023951A (en) | Optical receivers | |
EP0964539A2 (en) | Receiver capable of outputting a high quality signal without regard to an input signal level | |
JP3545142B2 (ja) | 差動増幅器 | |
JPS6193708A (ja) | 光受信装置 | |
JPS5961236A (ja) | 光伝送用受信回路方式 | |
JPH0716142B2 (ja) | フィルター回路 | |
US11329729B2 (en) | Optical receiver circuit, optical receiver, optical terminal device, and optical communication system | |
EP0081268A1 (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
JPH0370305A (ja) | 光信号受信装置の等化増幅回路 | |
EP0314218B1 (en) | Amplifier arrangement and display device including said amplifier arrangement | |
Schild et al. | High-gain SiGe transimpedance amplifier array for a 12× 10 Gb/s parallel optical-fiber link | |
US4425551A (en) | Differential amplifier stage having bias compensating means | |
TW202046633A (zh) | 偏壓裝置 | |
KR100848360B1 (ko) | 집적된 필터링 및 감소된 기생 커패시턴스를 갖는트랜스임피던스 증폭기 | |
JP3344550B2 (ja) | 受光増幅装置 | |
US5786729A (en) | Stable bias current circuit for operational amplifier | |
JPH02244842A (ja) | 位相可変回路 | |
JP3599274B2 (ja) | トランスインピーダンスアンプ | |
JPH04219005A (ja) | 広帯域信号増幅器 | |
JP3937426B2 (ja) | プリアンプ回路 | |
US5003269A (en) | Unity gain amplifier with high slew rate and high bandwidth | |
US6563368B2 (en) | Integrable current supply circuit with parasitic compensation | |
JPH07226557A (ja) | 電子回路およびこれを用いた半導体装置 | |
JPS59183522A (ja) | 電気信号処理装置 |