JPH0365029A - 受電機器用電子制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、少なくとも１つの受電機器を制御するための
電子５ＩＩＩＮ装置に関する。この制御装置は、前記受
を機器の実行すべき仕事を記憶し、主電源から給電を受
ける。該主電源が停電の場合にはそれに代えてバッテリ
から給電を受ける。前記制御装置は、主電源の電圧が特
定の値より低下すると主電源からバッテリに切替える手
段を備える。この切替手段は、主電源の電圧降下を検出
する手段と、バッテリをＩｌｌにｆｉ統する手段とを有
する。

［従来の技術］ 従来のこの種の装置は、いったんバッテリを回路に接続
すると、主電源が正常に回復するまでバッテリの放電を
続行させる。このためバッテリは使用者の意に反して長
期間にわたり放電を続けることがある０例えば、製造し
た機器を倉庫で保管する間バッテリが放電し続けたり、
別荘を長期間不在にするため使用者が故意に主電源を切
ることによってバッテリが放電し続けることがある。す
るとバッテリは急速に消耗してしまう、これに対処する
ため取外し可能なバッテリ装置が開発されている。しか
しこの種の装置はバッテリの設置が面倒であり、バッテ
リ容器が手の届きにくい場所にある時は実用的でない、
また安全基準に合わせるため、主電源からバッテリを遮
断するためのサーキットブレーカをバッテリ容器カバー
に接続したり、主電源から機器への給電を遮断するため
の手段を設ける必要があり、装置が複雑で高価となる。

アキュムレータやオーバキャパシタンスのように充ｔｆ
ｌ源を使用する制御装置も知られているが、アキュムレ
ータを使用するものは高価であり、オーバキャパシタン
スを使用するものは十分なキャパシタンスを提供できな
い。

［発明が解決しようとする課Ｈ］ 本発明の課題は、前記問題を解決し得る制御装置を提供
することである。

［課題を解決するための手段あ・ＩＰｔａｍ］前記課題
を解決するため、本発明に基づく電子制御装置は、パル
スカウンタを有する論理制御装置を備える。このパルス
カウンタは、バッテリを回路に接続する命令によって初
期化され、カウントダウンを開始する。前記論理処理装
置は、電圧降下検出手段を周期的に検査し、前記カウン
タのカウントダウンが完了しても主電源の供給電圧が特
定のレベルに復帰しない場合は前記バッテリを回路から
切り離す命令を出す。

この精成により、主電源の短期または中期の給電停止時
には制御装置の適切な動作が確保され、長期の給電停止
時にはバッテリが回路から切り離される。

本発明の好適実施例において、前記論理処理装置は、前
記カウンタのカウントダウンの完了函に主電源が正常に
戻れば、バッテリを回路から切り離す、そしてメモリに
記憶されている仕事が主電源の給電低下中に影響を受け
たかどうかを検査し、影響を受けていなければ給電低下
中に実行されているべき記憶されている最新の仕事を実
行し、影響を受けていれば仕事を記憶しているメモリを
中立の非プログラミング状態にする。

［実施例］ 添付図面を参照して本発明の詳細な説明する。

これら実施例は本発明を限定するものではない。

第１図において、電子制御装ｆｉｌは主電源（２本の導
線ＰおよびＮで示す）から低電圧供給回路２を介して給
電される。制御装置ｌはいくっがの受ｔｉ器３，４．５
に接続される。これら受電機器は例えば、回転シャッタ
を上下移動させる正逆転モータや、錠前の受座を移動さ
せるモータである。これら受電機器は、出力インタフェ
ース６を介して制御装置１により制御される。入力イン
タフェース７は制御装？ｌ！１とプログラムキーボード
８との間に配置され、制御装Ｎ１と手動制御手段つと自
動制御子８１０とにデータを入力する。制Ｗ装置ｌは、
主ｔｉ検出回路１１と、バッテリ１３を回路に接続する
ためのバッテリ接続回路１２と、論理処理袋２１４とを
備える。さらに制御装置１は、バッテリ１３がトランジ
スタＴ４を介して放電する際、回路２および１１がらバ
ッテリ１３を切り離すためのダイオードＤ１を備える。

第２図の実施例において、主１！源検出回路１１はツェ
ナーダイオードＤＺ２を備える。このダイオードＤＺ２
は低電圧供給口１Ｎ２と論理処理装置１４との間に接続
され、抵抗Ｒ８によって分極される。

バッテリ接続回路１２は、ＰＮＰＩ−ランジスタＴ４と
、該トランジスタのエミッタ・ベース電流を固定する抵
抗Ｒ９と、該トランジスタのベースとコレクタとの間に
接続された抵抗Ｒ１０とを備える。抵抗ＲｌＯは、論理
処理装置１１４の出力Ｓ３の状態が１に変化すると、ト
ランジスタＴ４のベースを急速に１にする。トランジス
タＴ４のエミッタはバッテリ１３に接続され、コレクタ
はダイオードＤＩの陰極に接続される。

論理処理装置１１４はマイクロプロセッサ１５を備える
。マイクロプロセッサ１５の不揮発メモリ１６は、現プ
ログラムと割込プログラムとカウンタ初期値とを保持す
る。マイクロプロセッサの揮発メモリ１７は、クロック
１８と、カウンタ１９と、仕事の実施時間を保持するメ
モリ領域２０と、現時点で主を源が回復した場合に実行
される仕事の状態（０または１〉を保持するフラグ２１
とを有する。このフラグは各受電機器および各仕事に１
つずつ与えられる。

前記現プログラムは次の各命令を含む。

マイクロプロセッサ１５の出力Ｓ３を０に設定する命令
。

入力（手動制御、自動制御〉を走査する命令。

上昇方向の仕事および下降方向の仕事の実施時間のプロ
グラミング、および現在時間のプログラミングを許可す
る命令。

現在の（クロック）時間を増分する命令。

現在時間と仕事の実Ｍ時間とを比較する命令。

論理処理装置１４（第１図）すなわちマイクロプロセッ
サ１５の出力Ｓ４を設定する命令。

第３１ｇに示す割込プログラムは次の各命令を含む、こ
れら命令は主電源の電圧降下の検出〈３ｏ）で開始され
る。

３１、論理処理装置！１４の出力ｓ３を０に設定。

３２゜不揮発メモリ１６に記憶されている値でカウンタ
１９を初期化。

３３、各フラグ２１をＯに設定。

３４１時間待ち。

３５、内部クロック１８の増分。

３６、実行すべき仕事をメモリに保持。

３７、カウンタ１９のカウントダウン。

３８、主電源給電の回復の検査。

３９、カウンタ１９のＯ状態の検査。

４０、出力Ｓ３を１に設定。

４１、出力Ｓ３を１に設定。

４２、主電源給電の中断期間中における記憶されている
仕事の変更の検査。

４３、各フラグ２１の読み取り、各フラグの状態に対応
する命令の実行。

４４、メモリを中立状態に戻す（仕事の変更があった場
合）。

４５、現在時間が下降方向の仕事（回転シャッタの場合
）のプログラム時間に等しいか検査。

４６、現在時間が上昇方向の仕事のプログラム時間に等
しいか検査。

４７、下降方向の仕事に対応するフラグを１に設定、上
昇方向の仕事に対応するフラグをＯに設定。

４８６上昇方向の仕事に対応するフラグを１に設定、下
降方向の仕事に対応するフラグを０に設定。

命令４５〜４８は例えば第１図の受電機器３に関係する
。複数の受電機器がある場合、例えば第１図に示すよう
に３つの受電機器がある場合、受を機器４，５（各々２
ｍの仕事を行う）に関連する命令は、４５′〜４８°お
よび４５”〜４８″である。

第３図に示すフローチャートは命令４９，５０゜４９″
、５０゛をさらに含む、これらは、３つの受電機器３，
４．５　（各々２種の仕事を行う）に加えて２つの受電
機器（各々単一の仕事を行う）が含まれる場合の命令で
ある。命令４９．４９’は、現在時間がプログラム時間
と等しいがどうがを検査し、等しければ命令５０．５０
’において対応するフラグが１に設定される。各追加の
受電機器について、２種の仕事を行う受電機器には各２
つのフラグが、単一の仕事を行う受電機器には各１つの
フラグが揮発メモリ１７に配置される。

次に制御装′１１１の動作を説明する。

主電源検出回路１１において、出力端子Ｓ２の電圧は入
力端子Ｅｌの電圧に等しく、この電圧はツェナーダイオ
ードＤＺ２の端子間電圧よりも低い、主電源が給電して
いれば、主電源検出回路１１１の出力Ｓ２の電圧は一定
レベルに雑持され、論理処理袋ｆＩｌ１４の入力Ｅ２の
状態は１である。主電源の電圧が一定値よりも低くなる
と、主電源検出回路１１の出力Ｓ２の電圧が降下し、論
理処理装置１４の入力Ｅ２の状態はＯとなる。主ｘｉ検
出回ｊｉｌｔは、論理処理装置１４の入力Ｅ２にＯが検
出されても論理処理装置１４が正確に動作するよう、入
力Ｅ３に十分な電圧を送るように構成されている。論理
処理装置Ｅ１４の出力Ｓ３の状態が１に変化すると、ト
ランジスタＴ４がオフとなり、バッテリ接続回路１２の
端子Ｅ・８〜Ｓ７間に電流が８Ｉｔ′Ｌなくなる。この
ためバッテリ１３は回路から切り離される。論理処理袋
７！１１４の出力Ｓ３がＯになると、トランジスタＴ４
が飽和し、バッテリ接続回路１２の端子６８〜８７間が
導通する。このためバッテリ１３はトランジスタＴ４を
介して放電する。

前記制御装置！１の全体的な動作を、正逆の仕事、すな
わち上昇方向と下降方向の２種の仕事を行う受電機器に
ついて説明する。

主電源が給電していれば、論理処理装置１４はその人力
Ｅ２に１を検出する。現プログラムは、論理処理装置１
の出力Ｓ３を１に雑持し、制御手段の入力を走査し、仕
事および現在時間のプログラミングを許可し、現在時間
を増分し、現在時間と実行すべき昇降動作等の仕事のプ
ログラムされた時間とを比較し、入力状態およびプログ
ラムされた実行可能な仕事の状態に応じて論理処理装置
１４の出力Ｓ４を設定する。

主電源の電圧が主電源検出口ｊｌｌｌによって決定され
るスレッショルドよりも低くなると、論理処理装置Ｅ１
４の入力Ｅ２においてＯが検出される。

これにより現プログラムに割込が発生し、第３図のフロ
ーチャートに示す割込プログラムが実行される。

第３図の割込プログラムにおいて、命令３１゜３２．３
３は該割込プログラムの初期化命令である。

命令３１は、論理処理袋ｆｉ１４の出力Ｓ３を０に変化
させ、バッテリ接続回路１２を動作させてバッテリ１３
を回路に接続し、論理処理袋ｆｉ１４の動作を維持する
。

命令３２．３３は、不揮発メモリ１６に保持されている
初期値をカウンタ１９に設定し、各フラグ２１をＯにす
る。

命令３４．３５は、時間待ちを発生し、内部クロック１
８を増分する。

命令４５は、現在時間が下降方向の仕事のプログラム時
間に等しいかどうかを検査し、等しければ命令４７がそ
の下降方向の仕事に対応するフラグを１に設定し、上昇
方向の仕事に対応するフラグを０に設定する。

命令４６は、現在時間が上昇方向の仕事のプログラム時
間に等しいかどうかを検査し、等しければ命令４８がそ
の上昇方向の仕事に対応するフラグをｌに設定し、下降
方向の仕事に対応するフラグを０に設定する。

命令３６．３７は順次実行すべき仕事をメモリ内に保持
し、カウンタ１９のカウントダウンを間軸する。命令３
８は論理処理装置１４の入力Ｅ２を走査することによっ
て主電源の回復を検査し、回復していなければ命令３９
をコールし、回復していれば命令４１をコールする。

命令３９は、カウンタ１９の状態がＯかどうかを検査し
、Ｏでなければ命令３４をコールし、０であれば命令４
０をコールする。

命令４０は、論理処理装置！１４の出力Ｓ３を１に設定
し、バッテリ１３を回路から切り殖す、すると論理処理
袋？］！１４への給電は停止し、記憶されている仕事は
メモリから消去され、プログラムは停止する。主を源が
回復した場合のみ現プログラムが再起動されるが、この
状態では使用者が装置を再プログラムしない限り仕事は
行われない。

これによりバッテリは長時間の割込動作から保護され、
不都合な命令は全く実行されない。

命令３８は、論理処理装置１ｅ１４の入力Ｅ２を走査し
、カウントダウンの完了前に主電源の回復を検出すると
、命令４１が論理処理装置１４の出力Ｓ３を１に設定し
、バッテリ１３を回路から切り離す、そして論理処理装
置１４には主電源から給電される。

命令４２は、プログラムされた仕事が主電源の停止中に
変更されていないかを検査する。変更されていなければ
、命令４３が各フラグ２１の状態を読み取り、対応する
仕事を実行する。変更されていれば、命令４４がメモリ
１６．１７を中立にし、不要な仕事の実行を避ける。い
ずれの場合も、命令５３で現プログラムが再開される。

バッテリ１３は各割込において常に適度に使用されるの
で、機器にバッテリを例えば半田付けによって永久的に
取り付けることが可能となる。この場合、バッテリ１３
の容量は、制御装置１を取り付けた製品の寿命中に発生
し得る主電源の障賽に確実に対処できるものとする。

制御装Ｒ１は２ｍの仕事を行う各受電機器を制御し、割
込プログラムは各党を機器に対して前記命令４５，４６
，４７．４８と同様の命令４５゜４５”・・・、４６’
　、４６”・・・、４７°、４７”・・・４８°、４８
”・・・を各々実行する。

前記構成が１１１の仕事を行う２つの受電機器をさらに
含む場合、前記割込プログラムは対応する命令４９．４
９’を実行する。これら命令は、現在時間がプログラム
時間と等しいかどうかを検査し、等しければ命令５０，
５０°が対応するフラグ２１を１に設定する。揮発メモ
リ１７は、２種の仕事を行う受電機器については各２つ
のフラグ、単一の仕事を行う受電機器については各１つ
のフラグを保持する。

第４図および第５図は本発明に基づく論理処理装置の第
２実珪例を示す、この論理処理装置１４“は、第１実施
例のマイクロプロセッサ１５よりも簡単なマイクロプロ
セッサ１５゛を備える。マイクロプロセッサ１５゛の揮
発メモリ１７°は、りロック１８°と、各仕事の実施時
間を保持するメモリ領域２０′と、フラグ２１′とを備
えるが、カウンタは有さない、マイクロプロセッサ１５
゛は、不揮発メモリ１６と同様の不揮発メモリ１６゜を
さらに備える。ただしこの不揮発メモリ１６゛はカウン
タの初期値を保持しない、！理処理装置１４°は非安定
マルチバイブレータ５１と同期カウンタ５２とをさらに
備える。マルチバイブレータ５１は２つの入力Ｅｌｌ、
Ｅ１４を有する。これら入力は主電源検出回路１１の出
力Ｓ２．ダイオードＤＩの出力に各々接続される。さら
にマルチバイブレータ５１は出力Ｓ８を有する。カウン
タ５２は入力Ｅ１２．Ｅ１３．Ｅ１５を有する。

これら入力は、マルチバイブレータ５１の出力Ｓ８、主
電源検出回路１１の出力Ｓ２．ダイオードＤ１の出力に
各々接続される。さらにカウンタ５２は、あらかじめ該
カウンタ５２を選択する一連の入力Ｅ１６と、バッテリ
接続回路１２の入力Ｅ７に接続された（実行）出力Ｓ９
とを有する。

第２実施例の動作は次の通りである。

マルチバイブレータ５１は、主電源検出回路１１の出力
Ｓ２の電圧が一定のスレッショルド以下の場合、入力Ｅ
ｌｌに○を検出し、出力Ｓ８にパルスを送出する。これ
と逆の場合は出力Ｓ８を０に［ｊする。カウンタ５２は
、主電源検出回路１１の出力Ｓ２の電圧が一定のスレッ
ショルドよりも低くなると、入力ＥｌＢにＯを検出し、
出力Ｓ９にＯを送出し、選択入力Ｅ１６に存在する値に
従う、またカウンタ５２は、入力Ｅ１２に印加されるマ
ルチバイブレータ５１の各パルスごとに１単位ずつカウ
ントダウンし、カウントがＯになると出力Ｓ９から１を
送出する。

主電源からの給電がある場合、マルチバイブレーク５１
の入力Ｅｌｌの状態は１である。そしてマルチバイブレ
ータ５１の出力Ｓ８とカウンタ５２の入力Ｅ１２とは０
、カウンタ５２の出力Ｓ９は１に維持され、バッテリ１
３は回路から切り離される。主電源の電圧が主電源検出
回路１１によって決定されるスレッショルド以下になる
と、各人力Ｅ２．Ｅｌ　１．ＥｌＢにて同時に０が検出
される。

マイクロプロセッサ１５°の入力Ｅ２がＯに変化すると
第１実施例と同様に現プログラムの割込が発生し、割込
プログラムが実行される。第５図はこの割込プログラム
のフローチャートである。

カウンタ５２の入力ＥｌＢが０に変化すると、その出力
Ｓ９がＯに設定され、これがバッテリ接続回路１２を駆
動してバッテリ１３を回路に接続する。マルチバイブレ
ータ５１の入力ＥｌｌがＯに変化すると、その出力Ｓ８
からパルスが送出され、カウンタ５２の入力Ｅ１２に印
加される。これによりカウンタ５２はカウントダウンす
る。

第３図の割込プログラムと比較した場合、第２実施例に
基づく第５図の割込プログラムは命令３１．３２，３９
，４０．４１を含まない、これら命令はマルチバイブレ
ータ５１とカウンタ５２とによって代行される。その他
の命令は第１実施例と同じであり、同一番号で示される
。命令３３゜３４．３５，４５，４６，４７，４８．３
６は第１実施例と同様に実行される。また状況に応じて
命令４５°、４５”、４６’　、４６″、４７゛４７”
、４８°　、４８”、４９，４９°　、５０゜５０°が
同様に実行される。

命令３８は、主を源の回復を検査し、回復していなけれ
ば命令３４をコールし、回復していれば命令４２をコー
ルする。命令４２は第１実施例と同様に実行され、命令
４３によって仕事の実行が行われるか、あるいは命令４
４によってメモリ１６’、１７’が中立状態にされる。

そして命令５３によって現プログラムを復帰させる。

これと同時に各人力Ｅｌｌ、Ｅ１３の状態は１になる。

マルチバイブレータ５１の入力Ｅｌｌが１に変化すると
、その出力Ｓ８はパルスを抑制する。すなわちカウンタ
５２の計数を停止させる。

カウンタ５２の入力ＥｌＢが１に変化すると、カウンタ
５２は初期化され、その出力ｓ９が１に変化する。その
結果、バッテリ１３は回路から切り離される。

主電源が正常に戻る前にカウンタ５２が０になると、カ
ウンタ５２の出力Ｓ９が１に変化し、バッテリ１３を回
路から切り離す。

より簡単な実施例として、割込中に実行されているべき
仕事は、カウントダウンの完了前に主電源が回復しても
実行されないようにすることもできる。

〔発明の効果〕

以上説明したように本発明によれば主電源の短期または
中期の給電停止時には制御装置の適切な動作が確保され
るとともに長期の給電停止時にはバッテリが回路から容
易かつ安価に切り離される効果が期待される。

【図面の簡単な説明】

第１図は、本発明に基づく電子制御装置を示すブロック
図、 第２図は、前記制御装置の回路の第１実斃例を示す図、 第３図は、′＠記第１実施例における論理処理装置を構
成するマイクロプロセッサの不揮発メモリに保持されて
いる割込プログラムを示すフローチャート、 第４図は、前記制御装置の回路の第２実鉋例を示す図、
および 第５図は、前記第２実施例における論理処理装置の一部
を構成するマイクロプロセッサの不揮光メモリに保持さ
れている割込プログラムを示すフローチャートである。 以下余白 １・・・電子制御装置 ２・・・低電圧供給回路 ３．４．５・・・受ｉｔ機器 ６・・・出力インタフェース ７・・・入力インタフェース ８・・・キーボード ９・・・手動制御手段 １０・・・自動制御手段 １１・・・主１！源検出回路 １２・・・バッテリ接続回路 １３・・・バッテリ １４・・・論理処理装置 １５・・・マイクロプロセッサ １６・・・不揮発メモリ １７・・・揮発メモリ １８・・・クロック １つ・・・カウンタ ２０・・・メモリ領域 ２１・・・フラグ ＦＩＧ、２

Claims (1)

1. 【特許請求の範囲】 １、少なくとも１つの受電機器（３、４、５）の実行す
   べき仕事を記憶し、主電源（Ｐ、Ｎ）または該主電源の
   障害時にそれを代行するバッテリ（１３）から給電され
   る論理処理装置（１４）と、前記主電源の電圧が特定の
   レベルよりも低下した場合に前記主電源から前記バッテ
   リに給電先を切り替える手段（１１、１２）とを備え、 前記切替手段が、主電源の電圧降下を検出する手段（１
   １）と、前記バッテリを回路に接続する手段（１２）と
   を備え、 前記論理処理装置（１４）が、前記バッテリを回路に接
   続するための命令の送出と同時に初期化されカウントダ
   ウンを開始するパルスカウンタ（１９、５２）を備える
   と共に、前記電圧降下検出手段（１１）を周期的に検査
   し、前記主電源の給電電圧が特定のレベルを回復する前
   に前記カウンタのカウントダウンが完了した場合は前記
   バッテリを回路から切り離す命令を送出する、少なくと
   も１つの受電機器を制御するための電子制御装置。 ２、前記論理処理装置（１４）が、前記主電源からの給
   電が前記カウンタのカウントダウンの完了前に正常に回
   復した場合、記憶されている仕事（２０）が前記主電源
   の障害期間中に影響を受けたかどうかを検査し、影響を
   受けていなければ前記障害期間中に実行されているべき
   最新の記憶されている仕事を実行し、影響を受けていれ
   ばメモリ（１６、１７）を中立状態にする、請求項１に
   記載の制御装置。 ３、前記論理処理装置（１４）が、不揮発メモリ（１６
   ）と揮発メモリ（１７）とを有するマイクロプロセッサ
   （１５）を備え、 前記不揮発メモリ（１６）が現プログラムと割込プログ
   ラムとカウンタの初期値とを記憶し、前記揮発メモリ（
   １７）が、クロック（１８）と、カウンタ（１９）と、
   各仕事の実施時間を保持するメモリ領域（２０）と、現
   時点で前記主電源の給電が回復した場合に実行される仕
   事に対応する状態を保持する複数のフラグ（２１）とを
   含み、 前記現プログラムが、入力走査用の命令と、仕事の実施
   時間のプログラミングおよび現在時間のプログラミング
   を許可する命令と、現在時間を増分する命令と、現在時
   間と各仕事の実施時間とを比較する命令と、前記論理処
   理装置（１４）から出力を発生させる命令とを有し、 前記割込プログラムが、前記カウンタの初期化およびカ
   ウントダウンを行う命令と、前記論理処理装置の内部ク
   ロックを増分する命令と、実行すべき仕事をメモリに保
   持する命令と、各種検査の実行命令と、各前記フラグを
   ０または１に設定する命令と、前記フラグを読み取る命
   令とを有する、請求項１または２のいずれかに記載の制
   御装置。 ４、前記論理処理装置（１４’）のマイクロプロセッサ
   （１５’）が、 現プログラムと割込プログラムとを記憶する不揮発メモ
   リ（１６’）と、 クロック（１８’）と、各仕事の実施時間を保持するメ
   モリ領域（２０’）と、現時点で前記主電源の給電が回
   復した場合に実行される仕事に対応する状態を保持する
   各フラグ（２１’）と、を含む揮発メモリ（１７’）と
   、 前記マイクロプロセッサから独立したカウンタ（５２）
   と、 前記電圧降下検出手段（１１）によって制御され前記カ
   ウンタをカウントダウンさせる非安定マルチバイブレー
   タ（５１）とを備える、請求項１または２のいずれかに
   記載の制御装置。 ５、前記電圧降下検出手段（１１）が分極抵抗（Ｒ８）
   に接続されたツェナーダイオード（ＤＺ２）を備える、
   請求項１〜４のいずれかに記載の制御装置。 ６、前記バッテリ接続手段（１２）がサーキットブレー
   カとして働くトランジスタ（Ｔ４）を備える、請求項１
   〜４のいずれかに記載の制御装置。