JPH0364886A - エレクトロルミネッセンス素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、キャラクタ−やグラフィックスなどの表示に
用いるエレクトロルミネッセンス（以下ＥＬと略する〉
素子のうち、特に薄膜−粉末混成型ＥＬＩ！子に間する
ものであり、さらに詳しくは、高い発光効率を有するＮ
Ｍ−粉末混成型ＥＬ素子に関する。

【従来の技術］ ＥＬ素子を応用したＥＬデイスプレィは、高い表示品質
のキャラクタ−やグラフィックスなどを表示出来るデイ
スプレィとして、近年ポータプルタイプのコンピュータ
の端末やワークスティジョンの端末などに急速に普及し
つつある有望なフラットデイスプレィの１つである。 キャラクタ−やグラフィックスなどを表示出来るＥＬ素
子には、Ｈｌｍの発光層とその両側に配置された絶縁層
を電極ではさんだ構造を有する交・流薄膜型ＥＬ素子や
、硫化亜鉛の粉末からなる発光層とＣｕをコートした硫
化亜鉛の粉末層からなる電流制限層を電極ではさんだ構
造を有する直流粉末型ＥＬ素子、の２つのタイプが良く
知られており、既に実用化されている。しかし、最近で
はこの２種のＥＬ素子以外にも、優れた表示品質を低コ
ストで達成であるコストパーフォーマンスの高いＥＬ素
子として、薄膜の発光層と粉末の電流制限層とを組み合
わせた薄膜−粉末混成型ＥＬ素子（以下、混成型ＥＬと
呼ぶ）が発表されている。 （例えば、ＧＢ２１７６３４１Ａ） 第４図は、この混成型ＥＬ素子の基本的な構成を示した
図である。この図を用いて混成型ＥＬ素子の基本構造、
製造方法および動作メカニズムを説明する。 ガラス基板ｌ上に、透明電極２としてＩＴＯなとの透明
電極材料をスパッタ、真空蒸着法により成膜した後に、
フォトリソグラフイイなどの方法を用いて所定の形状に
パターニングする。その上に発光層３を真空蒸着法、ス
パッタ法、ＭＯＣＶＤ法などの方法を用いて形成する。 　発光Ｎ３のξ４質としては、Ｚ　ｎ　Ｓ、　　Ｚ　ｎ
　Ｓ　ｅ、　　Ｃａ　Ｓ、　　Ｓ　ｒ　Ｓなとの■−■
族あるいはＩＩ　ａ　−Ｖｌ　ｂ族化合物にＭｎ、Ｃｕ
なとの遷移金属やＴｂ、　　Ｓｍ、　　Ｄｙ、　　Ｅｕ
、Ｃｅなどの希土類あるいはそれらのフッ化物、塩化物
などを発光中心としてドープしたものがよく用いられる
。続いて発光層３の上に、電流制限ｆｆ１４を成膜する
。電流制限ＦＪ４は、発光Ｎ３に過大な電流が流れるの
を防ぐ抵抗の役割を果たし、通常、３Ｘ１０３Ω’ｃｍ
からＩ　Ｘ　１０’Ω”ｃｍの抵抗率を有する導電性微
粉末を、バインダー樹脂等を用いて１から３０μｍの膜
厚に固めた膜から成る。導電性微粉末としては、Ｃｕを
コートしたＺ　ｎ　Ｓ、　　または、ＭｎＯ２、ＰｂＳ
、Ｃｕｂ、Ｐｂｏ＋　　ＴｂＡＯｙ、　　ＥＵ２０３１
　　ＰｒＯ２、カーボン、チタン酸バリウムなどが、単
体、あるいは、混合物の形で用いられる。コントラスト
を上げるために、黒色または暗色の物質が好んで使われ
る。　（しかしながら、かならずしも黒色や暗色である
必要はない、）その上に、上部電極５としてＡＩなどを
真空蒸着法を用いて１μｍ程成膜し、さらにダイヤモン
ドの針を用いて機械的にスクライブすることによってド
ツトマトリックス型あるいはセグメント型の混成型ＥＬ
素子が完成する。 駆動は、通常、透明電極２を陽極に、背面電極５を陰極
にして、直流のパルス電圧を印加させることによって行
う、交流でも駆動することが出来る。キャラクタ−やグ
ラフィックスなどを表示することが出来るドツトマトリ
ックス型の場合は、一般に行側のラインを順次走査する
時分割駆動法を用いる。電子は、電流制限層と発光層と
の間の界面から発光層に注入される。そして発光層中の
高電界により加速され、高いエネルギーを持った状態で
発光中心に衝突し、それにより励起された発光中心が緩
和する時に発光を得る。 さらに、このような基本的な混成型ＥＬ槽構造類似した
構造を持つ混成型ＥＬ素子として、第１図に示すように
発光層と電流制限層との間に暗色の薄膜層を挿入した混
成型ＥＬ素子がある。　（例えば、　ＵＳ４６７２３６
４．　　ＧＢ２１７６３４１Ａ）暗色の薄膜層を挿入す
る目的は、発光層から背面電極側に向けて放たれた光を
薄膜層が吸収することにより、その光が電流制限層によ
り乱反射されるのを防ぎデイスプレィのコントラストを
高めることである。特に、Ｃｕコートした硫化亜鉛粉末
などの暗色でない材料を電流制限層に用いたときにコン
トラストの向上に間し顕著な効果がある。暗色の薄膜層
として、ＺｎＴｅ　（暗かっ色）、ＣｄＴｅ　（黒色）
、ＣｄＳｅ　（黒色／かっ色〉、カルコゲナイドガラス
（黒色）、５ｂ２Ｓ３（黒色／かっ色）、あるいは、任
意の他の適当な暗色の材料、例えば、ＰｂＳ、ＰｂＯ，
Ｃｕｂ、ＭｎＯ２、ＴｂａＯ７、Ｅ　ｕ　２０３、Ｐ　
ｒ　Ｏ２、Ｃｅ２Ｓ３などの遷移金属や希土類の酸化物
・硫化物などの材料が挙げられる。薄膜層の膜厚は、通
常２μｍ以下である。 【発明が解決しようとする課題】 従来の基本構造を有する先の第４図に示したような混成
型ＥＬ素子ては、例えば発光層にＭｎをドープした硫化
亜鉛を用いた場合、その発光エネルギーと素子に投入し
たエネルギーとの比（発光効率）は、０．０２　から０
．０５％Ｗ／Ｗであった。 また、第１図のように発光層と電流制限層の間に暗色の
薄膜層を挿入した従来の混成型ＥＬ素子の場合には、そ
の発光効率は、暗色の薄膜層がない場合よりもさらに小
さくなる。 ところが、これらの混成型ＥＬをキャラクタ−やグラフ
ィックスなどを表示するドツトマトリックス型で使用す
る場合、仮に発光効率が先の例の中で最も良い０．０５
％Ｗ／Ｗであったとしても充分でないという問題点があ
った。 この値では、６４０Ｘ２００ドツト程度の小中容量のデ
イスプレィとして使用する際には、なんとかデイスプレ
ィと（て実用的な輝度である５０ｃｄ／ｍ２を得ること
が出来るが、８４０Ｘ４００、あるいは、　１０２４Ｘ
８００などの現在主流になりつつある中太容量のデイス
プレィとして使用すると、　１素子当りに電圧が印可さ
れる時間、いわゆるデユーティ−比が小さくなるために
、輝度は２０ｃｄ／ｍ２から４０ｃｄ／ｍ２程度となり
実用上不足する。 また、デイスプレィの消費電力は発光効率に反比例する
ため、たとえ小中容量の、例えば６４０×２００ドツト
のデイスプレィとして用いたとしても、Ａ５サイズのパ
ネル面積を考えた場合、混成型ＥＬ素子の消費電力は全
面発光時に２５Ｗ程度になるのに対し、他のデイスプレ
ィ、例えば交流薄膜ＥＬ素子では、同じパネルでＩＯＷ
程度であり、混成型ＥＬ素子は消費電力が著しく大きい
という問題があった。 また、このように消費電力が大きいために、素子に投入
する電力が大きく、そのため寿命が著しく短いという問
題があった。

【ｒ１題を解決するための手段］ 本発明は、上記問題点を解決するためになされたもので
あり、透明な絶縁性基板上に透明電極。 発光層、導電性微粉末を固めて成る電流制限層。 および背面電極を、順次積層したエレクトロルミネッセ
ンス素子において、バンドギャブが２．４ｅＶ以上の半
導体を含むＮＭ中間層を発光層に接する様に設けている
。 前記バンドギャブが２．４ｅＶ以上の半導体としては、
化合物半導体が含まれ、例えば、２元系では、Ｉ−■族
のＣｕＢｒ　（２，９ｅＶ）、　　γＡｇｌ　（２，８
ｅＶ）、ＩＩ−Ｍ族のＣａ５（５，４ｅＶ）＋　　Ｃａ
Ｓｅ　（５，０ｅＶ）＋　　ＣａＴｅ　（４゜３ｅＶ）
、ＭｇＳｅ　（５，８ｅＶ）、ＭｇＴｅ　（４，７ｅＶ
）、ＺｎＯ（３，２ｅＶ）、ＺｎＳ　（３，７ｅＶ）、
Ｚｎ５ｅ　（２，６ｅＶ）、５ｒＯ（５，８ｅＶ）、Ｓ
ｒＳ　（４，８ｅＶ）、５ｒＳｅ（４，６ｅ■）、５ｒ
Ｔｅ（４，０ｅｖ）、ＣｄＳ　（２，４ｅＶ）、ＢａＯ
（４，２ｅＶ）、ＢＢＳ　（４，０ｅＶ）、ＢａＳｅ　
（３，７ｅＶ）。 ＢａＴｅ（３，４ｅＶ）、■−■族のＨｇＩ２＜２−５
ｅＶ）、ｍ−ｖ族のＡ、ＩＡｓ　（２，４ｅＶ）。 ＧａＮ　（３，４ｅＶ）、ＡＩＰ　（３，０ｅＶ）、■
−■族のＡｌ２ｈａ（＞５ｅＶ）、Ａｌ２５３（４゜ｌ
　ｅＶ）、Ａ１２Ｓｅａ（３，１ｅＶ）、ＡｌａＴｅ３
（２，５ｅＶ）、Ｇａ２０３（４，４ｅＶ）＋　　Ｇａ
Ｓ　（２，５ｅＶ）、　　Ｉ　ｎ２０３（３，５ｅＶ）
、■−■族の５ｉＣ（２，９ｅＶ）、ＩＶ−Ｖｌ族のＴ
ｉ０２（３，０ｅＶ）、５ｎＯ２（４，３ｅＶ）、Ｖ−
■族のＡｓ２０ｇ（４，０ｅＶ）＋　　ＡＳ２Ｓ３（２
゜５ｅＶ）＋　　５ｂ２０ｓ（４，２ｅＶ）、　　Ｂ　
　ｉ　２０３（ｅＶ）などが、３元系では、ＰｂＣ０３
（４−４ｅｖ）、　Ｈ３ＢＯ３（５，ｌ　ｅｖ〉、　ｚ
ｎ　Ｉ　ｎ３Ｓ　ｅ　（２，８ｅＶ）などを主なものと
して挙げることがである。ここで、括弧内の数値は、各
物質のバルクでの（自己の）バンドギャブの大きさを表
している。 化合物半導体以外にも、有機半導体、アモルファス半導
体の内、バンドギャブが２．４ｅＶ以上のものは用いる
ことが出来る。 また、通常は絶縁体であるが、ストイキオメトリ−から
ずれているために、半導体的な性質を持つもの、例えば
、Ｂ　ａ　Ｔ　ｉ　Ｏｘ、　　Ｔ　ａ　Ｏｘ、　　Ｓ　
ｉＮ　ｘ、　　Ｓ　ｉ　ＯＮ、　　Ｓ　ｉ　Ａ　Ｉ　Ｏ
Ｎなどの酸化物、窒化物なとも用いることがである。更
に、これ以外でも、バンドギャブが２．４ｅＶ以上で半
導体的な性質を持つ物質は用いることが出来る。 これらの該当する物質は、パントギャブが２゜４ｅＶ以
上になる範囲内で、種々の不純物、例えば、　Ａｇ、　
　Ｃｕ、　　Ｎｉ＋　　Ｗ、　　Ｐ、　　Ｓｂ、　　Ｌ
ｉｔ　　ＣＩ、　　Ｂなどの含んでいても一向にかまわ
ない。 これらの該当する物質は、単体ではもちろんのこと、例
えば、Ｚ　ｎ　Ｓ　Ｓ　ｅ、　　Ｃａ　Ｓ　Ｔ　ｅなど
の混晶系、あるいは、ＺｎＳとＭ　ｇ　Ｔ　ｅを鞘み合
わせたような混合物などであってもかまわない。 さらに、前記薄膜層の形状は薄膜でも微粉末から成る膜
でもどちらであってよい。前記薄膜層の構成は、前記化
合物半導体の単Ｎ膜でもよいし、それらの膜どうしの複
層膜であってもかまわない。 あるいは、それらの膜とそれ以外の物質、例えばＳｉ３
Ｎ４、ＡＩＮなどの窒化物、５ｉＯＮ、５ｉＡＩＯＮな
どの窒酸化物、Ｔ　ａ２０ｓ、　　Ｔ　ｉ　０２などの
酸化物、ＳｉＣ，ＷＳｊなどの炭化物、珪化物との複層
構造、混合構造であってもよい。 前記半導体としては、特にＺ　ｎ　Ｓ、　　Ｚ　ｎ　Ｓ
　ｅ。 Ｃａ　Ｓ、　　Ｃａ　Ｓ　ｅ、　　Ｓ　ｒ　Ｓ、　　Ｓ
　ｒ　Ｓ　ｅ、　　Ｃｄ　Ｓよりなる群より選ばれた少
なくとも１種の半導体が発光効率向上の効果が特に大き
いという点で好ましい。 一般に前記発光層は、発光中心となる元素がドーピング
されているが、本発明に用いる薄膜中間層も発光中心と
なる元素がドーピングされた半導体であってもかまわな
い。 前記薄膜中間層が発光中心となる元素がドーピングされ
た半導体である場合、発光層と薄膜中間層とは実質的に
、発光層と異なる種類の半導体または発光層と同種で異
なるバンドギャブの半導体として区別される。 前記挿入する薄膜中間層の厚みは、　１０ｎｍから３０
０ｎｍの間が好ましい。　１０ｎｍよりも薄いと連続し
た膜になりにくく、輝度むらが生じやすくなるので適当
でない＊　　３００ｎｍより厚くなると発光効率が低下
するだけでなく、駆動電圧が高くなり、ドライバーＩＣ
のコストが高くなりすぎたり、ブレイクダウンが生じや
すくなるなどの問題が生じるため現実的ではない。成膜
条件にも依存するが、通常５０ｎｍから１５０ｎｒｒｘ
の間が最適である。 前記薄膜中間層を挿入する位置は、発光層と電流制限層
の間とするのが通常であるが、例えば発光層と透明電極
との間、発光層を分割してその中間に挿入する等の位置
であってもかまわない。 ここで、通常発光層に用いられるＺｎＳ、ＣａＳ、Ｓｒ
Ｓなとの材料は、３から５ｅＶ程度のバンドギャップを
持っており、また通常ｎ型であることなどから、伝導帯
とフェルミ準位のエネルギー差は、１．　０から１．５
ｅＶ程度になる。したがって、室温状態では、伝導帯上
に励起されている電子の数はほとんどゼロに近く、した
がって、発光層は絶縁体である。しかし、発光層にＩＭ
Ｖ／ｃｍ程度以上の高電界が印加されると、電子は熱電
子状態となり、発光層の導電性は著しく大きくなる。Ｅ
Ｌの発光は、このような状態で起こる。 一方、電流制限層は、常温でａｘｉｏ３Ω・ｃｍからＩ
　Ｘ　１０’Ω・ｃｍの抵抗率を有する導電体に近い半
導体であり、そのため、伝導帯とフェルミ準位のエネル
ギー差は発光層の場合よりもかなり小さく、実際に抵抗
の温度係数から求められる大きさは０．２ｅＶ以下であ
る。したがって、伝導帯上には室温状態でも電子が存在
する。 このような電気的性質を持つ発光層と電流制限層を接触
させ、電流制限層側を陰極に、発光層側を陽極にして電
圧を印可させてＥＬの発光を得るには、ある値以上の電
界を印加する必要がある。 その電界の値は、発光層が熱電子伝導状態になるのに必
要な電界の１ｆｉ（Ａ）より大きいのはもちろんではあ
るが、それに加えて、電子が電流制限層と発光層の間に
存在するエネルギー障壁（ショットキー障壁のようなも
の）を越えることが可能な電界１ａ（Ｂ）以上である必
要がある。後者の値（Ｂ）は前者の値（Ａ）とほぼ等し
いが若干中さいため、通常は、発光層が熱電子伝導状態
になるのに必要な電界の値（Ａ）が、発光時の発光層中
の電界値となる。 しかし、例えば電流制限層と発光層の間に半導体を薄膜
中間層として挿入すると、薄膜中間層と発光層との間に
ヘテロ接合が出来る。薄膜中間層がｎ型の半導体の場合
、発光層がｎ型であってもｐ型であってもヘテロ接合面
に新たにノツチ、スバイツ等のエネルギー障壁が出来る
ため、電子が電流制限層から発光層へ注入される際のエ
ネルギー障壁の大きさは、薄膜中間層がない場合に比べ
て非常に大きくなる。そのため、発光層が熱電子伝導状
態になる電界値（Ａ）よりもむしろ、電流制限層と発光
層の間に存在するエネルギー障壁を越えることが可能に
なるために必要な電界値（Ｂ）の方が大きくなり、結局
、発光時の発光層中の電界の大きさは、薄膜層がない場
合よりも大きくなる。 薄膜中間層がｐ型の半導体の場合で、発光層がｐ型であ
る場合には、ヘテロ接合面には、先はどと同じようにノ
ツチと呼ばれるエネルギー障壁が出来、発光時の発光層
中の電界の大きさは、薄膜中間層がない場合よりも大き
くなる。薄膜中間層がｐ型の半導体の場合で、発光層が
ｎ型である場合には、ヘテロ接合面にはエネルギー障壁
は出来ないが、バンドギャップが２．４ｅＶ以上のｐ型
半導体の伝導帯とフェルミ準位のエネルギー差は、２ｅ
Ｖ弱となり、ｎ型の発光層の伝導帯とフェルミ準位のエ
ネルギー差である１、０から１，５ｅＶよりも大きくな
るため、薄膜中間層自体が電子のエネルギー障壁（Ｃ）
となり、結局この場合も発光層が熱電子伝導状態になる
電界値（Ａ）よりもむしろ、エネルギー障壁（Ｃ）を越
えることが可能になるために必要な電界値（Ｄ）の方が
大きくなり、発光時の発光層中の電界の大きさは、薄膜
中間層がない場合よりも大きくなる。 以上いずれの場合においても、電流制限層と発光層の間
にバンドギャプが２．４ｅＶ以上の半導体を薄膜中間層
として挿入することによって、発光時の発光層中の電界
を大きくでき、発光効率を向上である。 発光層を２またはそれ以上に分割して、その間に薄膜中
間層を設けた構造としても、先と同様の理由により、少
なくとも１つの発光層中の電界は大きくなり、全体とし
ての発光効率は向上する。 また、薄膜中間層を発光層と透明電極との間に挿入した
時には、電子の流れる向きが逆になるので先の説明はそ
のまま適用出来ないが、基本的には同じ様な理由により
、半導体がｎ型、ｐ型のいずれであっても、エネルギー
障壁が出来るため、発光層の電界強度が結果的に大きく
なり発光効率が向上する。 バンドギャップが２．４ｅＶより小さい半導体を薄膜中
間層に用いると、薄膜中間層自体の伝導帯とフェルミ準
位のエネルギー差が、発光層のそれと比べて小さくなる
ために、ノツチ、あるいはスパイクなどへテロ接合面で
新たにエネルギー障壁が出来たとしても、全体としての
エネルギー障壁の大きさは小さくなり、発光層中の電界
強度を大きくする効果がない。そのため、発光効率の向
上に寄与しない。 【作用】 先の様に、従来の第４図に示したような混成型ＥＬ素子
では、例えば発光層にＭｎをドープした硫化亜鉛を用い
た場合、その発光効率は、０．０２から０．０５％Ｗ／
Ｗであった。　（例えば、ＧＢ１７６３４０Ａ、　　あ
るいは５ｏｃｉｅｔｙ　　。 ｆ　　Ｉｎｆｏｒｒｎａｔｉｏｎ　　Ｄｉｓｐｌａｙ（
以下ＳＩＤと略する〉のＤｉｇｅｓｔ　（１９８４）３
０頁） また、第１図のように発光層と電流＊Ｊ限層の間に暗色
の薄膜層を挿入した混成型ＥＬ素子の場合には、Ｓ１０
　　Ｄｉｇｅｓｔ（１９８４）３１頁の右上の第２表に
示されている様に、Ｚ　ｎ　Ｔ　ｅ。 Ｃｄ　Ｔ　ｅ、　　Ｃｄ　Ｓ　ｅ、　　カルコゲナイド
ガラス（黒色）、Ｓｂ２Ｓ３などを発光Ｆｌ　（Ｚｎ　
ｓ：　Ｍｎ）と電流制限層（Ｍｎ０２層）の間に挿入し
た素子の輝度特性では、最も高い輝度を得たカルコゲナ
イドガラスを用いた素子でさえ、その発光効率が、０゜
０１から０．０２％Ｗ／Ｗであり、その値は暗色の薄膜
層がない場合の半分以下である。これ以外にも暗色の薄
膜層を挿入することにより発光効率が小さくなるという
ことは、ＧＢ２１７６３４１Ａなどからも知ることが出
来る。 本発明においては、バンドギャブが２．４ｅＶ以上の半
導体を含む薄膜層を、発光層と電流制限層との間に設け
ているが、該薄膜層を挿入することによって、発光効率
が顕著に向上する理由は、−口に言えば、挿入された薄
膜層の存在により、電子が電流制限層から発光層へ注入
される際の電子障壁が高くなり、その分だけ発光層内の
電界強度が大きくなり、電子の電界から受けるエネルギ
ーが大きくなることに起因すると考えられる。 前記従来の発光層と電流制限層との間に設けている薄膜
層によって、発光効率が増加しない原因は明きらかでは
ないが、従来用いている薄膜層はすべて暗色な物質であ
り、該黒色の物質は、２゜４ｅＶのバンドギャブが５１
７ｎｍの吸収端に相当することから、２．４ｅＶよりも
小さなバンドギャップを有する物質ということが言える
。実際に従来用いられていた、物質のバンドギャップは
ＺｎＴｅ（２，１ｅＶ）、ＣｄＴｅ（１，５ｅＶ）、Ｃ
ｄＳｅ　（１，７ｅＶ）等の値であった。

【実施例】 以下、本発明の効果を実施例を用いて説明する。 実施例１ 実施例１で用いた素子の構造を第１図を用いて説明する
。 透明なガラス基板（ｃｏｒｎｉｎｇ　　７０５９）上に
、透明電極１としてＩＴＯを反応性スパッタ法を用いて
約５００ｎｍの厚さに成膜した後、フォトリソグラフィ
法により１ｍｍ当り５本のピッチでストライブ状にパタ
ーニングした。続いて、発光ｐ１２として、ＺｎＳとＭ
ｎをそれぞれ独立に制御した２源の電子ビーム蒸着法を
用いて、基板温度２００℃、蒸着速度８０ｎｍ／ｍｉｎ
の条件で成膜を行い、Ｍｎｔｔｏ、５重量％含んだＺｎ
Ｓを１μｍ成膜した。その後、真空中、５５０℃で２時
間はどアニールを施した。 次に、純度９９．９９９％のＺｎ５ｅ　（バンドキャブ
２．６ｅＶ）のペレットを蒸着ソースとして、電子ビー
ム蒸着法を用いて、基板温度２５０℃の条件で、９０ｎ
ｍの膜厚のＺｎ５ｅを薄膜層６として成膜した。 続いて、Ｍ　ｎ　Ｏ２粉末を、レジンとシンナーとの混
合液に分散させた塗料をスプレィ−法を用いて塗布、乾
燥させ、抵抗率がＩ　Ｘ　１０’Ω◆ｃｍで膜厚が１２
μｍの電流制限Ｎ４を形成した。 さらに、背面電極６として、ＡＩを電子ビーム蒸着法で
１μｍの膜厚で成膜し、最後に、素子全体をカバーガラ
スで覆うことにより対湿度対策を施し、素子の作製を終
えた。 このようにして作製されたＥＬ素子の電流　対輝度・発
光効率特性を、第２図に示す。薄膜層６を挿入した素子
は、そうでない素子と比べて２倍以上の大幅な発光効率
の向上が達成された。 つまり、従来６０Ｈｚ、３０Ｂｓ、１００ｍＡ／ｃｍ２
で駆動した時（これは、６４０Ｘ４００ドツトの駆動条
件に相当する）には、２０数ｃ　ｄ／ｃｍ２の輝度しか
得られなかったが、薄膜中間層６を挿入したことにより
、同じ駆動条件で７０　ｃ　ｄ／ｃｍ２を上回る、実用
上十二分の輝度が得ることが出来るようになった。また
、このＥＬ素子でＡ５版、６４０Ｘ４００のドツトマト
リックスデイスプレィを作製したところ、５０ｃｄ／Ｃ
ｍ２の輝度を得るのに必要な電瀉値での発光効率は、薄
膜中間層を挿入することによって、従来の０．０５％Ｗ
／Ｗから０．１６％Ｗ／Ｗへと３倍以上向上した。その
ため、消費電力は、従来の２５Ｗから８Ｗへと１／３程
度に大幅に減少した。さらに、消費電力の減少により、
そのため素子の輝度寿命は、従来の１０倍以上と画期的
に改善された。 この実施例では、薄膜中間層は発光層と電流制限層との
間に挿入したが、発光層と透明電極の間、発光層中、あ
るいはそれらすべての部分に挿入しても、発光効率が向
上する効果がある。 また、本実施例では発光層としてＭｎを含む硫化亜鉛を
用いたが、Ｍｎ以外の例えば、Ｔｂ、Ｓｍ、Ｔｍなどの
希土類あるいはそれらのフッ化物、塩化物を含んだ発光
層でも効果がある。 実施例２ 実施例２を第３図を用いて説明する。 ガラス基板上に、透明電極ｌとしてＩＴＯを反応性スパ
ッタ法を用いて約４００ｎｍの厚さに成膜した後、フォ
トリソグラフィ法を用いて１ｍｍ当り３本のピッチでス
トライブ状にバターニングした。続いて、発光Ｎ２とし
てＭｎを０．　６重量％ドープしたＺｎＳを基板温度２
００℃の状態で約０．　８μｍ、抵抗加熱蒸着法を用い
て成膜した。 次に、第１薄膜中間層６として、膜厚５０ｎｍのＣａＳ
　（バンドギャブ５．４ｅＶ）を電子ビーム蒸着法を用
いて成膜し、続いて、第２　ＨＩＩ中中間子７して、膜
厚１１００ｎのＺｎＳを抵抗加熱蒸着法を用いて成膜し
た。成膜時の基板温度はいずれも２００℃であった。引
続き、真空中、５５０℃、２時間の条件でアニールを施
した。 次に、カーボンとチタン酸バリウムの混合粉末を、レジ
ンとシンナーとの混合液に分散させた塗料をスプレー法
で塗装、乾燥させ、抵抗率が８×１０４Ω・ｃｍで膜厚
が１５μｍの電流制限層４を形成した。 次に、背面電極５として、ＡＩを真空蒸着法で１μｍ程
度成膜し、最後に、電流制限Ｎ４と上部電極５を、ダイ
ヤモンド針を用いて、ストライブ状にバターニングした
。 このようにして作製されたＥＬ＊子は、実施例１と同様
の発光効率の向上が認められた。そのため、従来と比べ
て、大幅な輝度の向上、消費電力の低減、寿命の改善な
どを達成することが出来た。 さらに、この複層の薄膜中間層を有する素子は、ＣａＳ
を単体で薄膜中間層に用いた素子と比べて輝度の経時的
な安定性が良かった。つまり、寿命が長かった。これに
は、次のような理由が考えられる。 ＣａＳは、発光効率を向上させるという点では、非常に
優れに電気的特性を有する物質ではあるが、非常に酸化
しやすいという特徴があるため、直接、その上部にある
酸化物からなる電流制限Ｎ４と接すると、長時間の発光
の間に徐々に酸化されてＣａＯとなり、ＣａＳに本来求
められているミス的性貢を失ってしまう、しかし、一方
、ＺｎＳは、ＣａＳに比べて酸化されにくい安定な物質
であるという特徴を持つ、そこで、薄膜中間層をＣａＳ
とＺｎＳの複層構造にして、ＣａＳを発光層側に、Ｚｎ
Ｓを電流制限層に設置することにより、Ｃ＆Ｓは発光効
率の向上に、ＺｎＳは、主として、ＣａＳの酸化の防波
堤として働き、結果として、高発光効率でかつ長寿命の
素子を得ることができたものと考えられる。 このような、複層構造は、ＣａＳ以外にも酸化されやす
い物質であるＳｒＳ、ＢａＳなどを薄膜中間層に用いる
際には有効である。酸化の防波堤の働きをさせる薄膜Ｎ
２に用いることの出来る物質としては、酸素を含まない
、発光層のしきい値電圧以上で、１０３Ω・ｃｍ以下の
抵抗率を持つ物質であればなんでもよい。例えば先のＺ
ｎＳの他に、Ｚ　ｎ　Ｓ　ｅ、　　Ｃｄ　ＳなとのＩＩ
−Ｖｌ族の物質や、酸素を含まない窒化珪素、窒化アル
ミニウムなどの窒化物、小量の酸素しか含まないそれら
の窒酸化物などは優れた働きを持つ。また、そのほかに
、遷移金属の珪化物、炭化物、はう化物などを用いるこ
とが出来る。 膜厚としては、実施例１と同じ理由から、　１０ｎｍか
ら３００ｎｍ程度が適当である。

【発明の効果】

本発明によれば、発光効率が従来の素子と比べて格段に
向上する。そのため、従来よりも、大幅な輝度アップ、
大幅な消費電力の低減、大幅な寿命の向上が可能になり
、デイスプレィとしての性能が飛躍的に改善され、同時
に用途範囲も大きく広げることが出来る。

【図面の簡単な説明】

第１図は、本発明に係る薄膜層を挿入した混成型エレク
トロルミネッセンス素子（以下ＥＬ素子と略称）の断面
図である。第２図は、実施例１において薄膜層を挿入し
た素子としない素子とでの、輝度・発光効率の電流依存
性の違いを示した図である。第３図は、実施例２により
作製された混成型ＥＬ素子の概略を示す断面図である。 第４図は、従来の混成型ＥＬ素子の断面図である。 （１）ガラス基板　　　（２）透明電極（３）発光層　
　　　　（４）電流制限層（５）背面電極 （６）薄膜中間層ｌ（暗色な薄膜層） （７）薄膜中閏Ｎ２ 第 ３ 電流密度（ｍＡ／ｃｍ２） 第

Claims (3)

【特許請求の範囲】
1. （１）透明な絶縁性基板上に透明電極，発光層，導電性
   微粉末を固めて成る電流制限層，および背面電極を、順
   次積層したエレクトロルミネッセンス素子において、バ
   ンドギャブが２．４ｅＶ以上の半導体を含む薄膜中間層
   を発光層に接する様に設けたことを特徴とするエレクト
   ロルミネッセンス素子。
2. （２）前記半導体が、ＺｎＳ，ＺｎＳｅ，ＣａＳ，Ｃａ
   Ｓｅ，ＳｒＳ，ＳｒＳｅ，ＣｄＳよりなる群より選ばれ
   た少なくとも１種の半導体である請求項１記載のエレク
   トロルミネッセンス素子。
3. （３）前記半導体が、前記発光層と異なる種類の半導体
   または前記発光層と同種で異なるバンドギャブの半導体
   である請求項１または２記載のエレクトロルミネッセン
   ス素子。