JPH0364296A - スイッチ回路網制御装置 - Google Patents
スイッチ回路網制御装置Info
- Publication number
- JPH0364296A JPH0364296A JP20169389A JP20169389A JPH0364296A JP H0364296 A JPH0364296 A JP H0364296A JP 20169389 A JP20169389 A JP 20169389A JP 20169389 A JP20169389 A JP 20169389A JP H0364296 A JPH0364296 A JP H0364296A
- Authority
- JP
- Japan
- Prior art keywords
- control
- switch network
- circuit
- command
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims abstract description 11
- 238000010168 coupling process Methods 0.000 claims abstract description 11
- 238000005859 coupling reaction Methods 0.000 claims abstract description 11
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子交換機のスイッチ回路網制御装置に関する
。
。
第２図に従来のスイッチ回路網制御装置の一例を示す。
従来のスイッチ回路網制御装置は、呼処理を制御する複
数の制御プロセッサ１と、制御プロセッサ１の制御を受
けスイッチ回路網５の制御を行う複数のスイッチ回路網
制御回路４と、全体を制御する主プロセツサ２とを有し
ている。
数の制御プロセッサ１と、制御プロセッサ１の制御を受
けスイッチ回路網５の制御を行う複数のスイッチ回路網
制御回路４と、全体を制御する主プロセツサ２とを有し
ている。
これらの制御プロセッサ１とスイッチ回路網５との接続
関係はスイッチ回路網制御回路４を介してｌ対ｌに固定
されているために、スイッチ回路網制御装置のある制御
プロセッサ１は、装ＷＩＮ或により定められている特定
のスイッチ回路網５の制御を行う構成となっている。
関係はスイッチ回路網制御回路４を介してｌ対ｌに固定
されているために、スイッチ回路網制御装置のある制御
プロセッサ１は、装ＷＩＮ或により定められている特定
のスイッチ回路網５の制御を行う構成となっている。
スイッチ回路網制御装置が行う処理は、呼処理の大小に
よって変動する。
よって変動する。
上述した従来のスイッチ回路網制御装置内の各制御プロ
セッサは、特定のスイッチ回路網のみ制御できるので、
制御プロセッサとスイッチ回路網との数量を同一にする
必要があり、スイッチ回路網制御装置全体の処理が少な
いときは、各制御プロセッサに負荷が分散し、制御プロ
セッサの利用率が低下する。
セッサは、特定のスイッチ回路網のみ制御できるので、
制御プロセッサとスイッチ回路網との数量を同一にする
必要があり、スイッチ回路網制御装置全体の処理が少な
いときは、各制御プロセッサに負荷が分散し、制御プロ
セッサの利用率が低下する。
また、ある制御プロセッサに障害等が発生した場合、そ
の制御プロセッサの制御下にあるスイッチ回路網は、所
定の機能を果たすことができなくなるという欠点がある
。
の制御プロセッサの制御下にあるスイッチ回路網は、所
定の機能を果たすことができなくなるという欠点がある
。
本発明の目的は、設備の数量の増減を容易とし、設備の
利用率を高め、障害時の機能停止を防止するスイッチ回
路網制御装置を提供することである。
利用率を高め、障害時の機能停止を防止するスイッチ回
路網制御装置を提供することである。
本発明のスイッチ回路網制御装置は、呼処理を制御する
複数の制御プロセッサと、前記制御プロセッサの制御を
受けスイッチ回路網の制御を行う複数のスイッチ回路網
制御回路と、前記制御プロセッサおよび前記スイッチ回
路網制御回路を相互に接続する結合回路とを有し、任意
の前記制御プロセッサから前記結合回路および前記スイ
ッチ回路網制御回路を介して任意の前記スイッチ回路網
を制御することを特徴とする。
複数の制御プロセッサと、前記制御プロセッサの制御を
受けスイッチ回路網の制御を行う複数のスイッチ回路網
制御回路と、前記制御プロセッサおよび前記スイッチ回
路網制御回路を相互に接続する結合回路とを有し、任意
の前記制御プロセッサから前記結合回路および前記スイ
ッチ回路網制御回路を介して任意の前記スイッチ回路網
を制御することを特徴とする。
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示すブロック図である。本
実施例のスイッチ回路網制御装置は、呼処理を制御する
複数の制御プロセッサ１と制御プロセッサ１の制御を受
けスイッチ回路網５の制御を行う複数のスイッチ回路網
制御回路４とが結合回路３を通して接続されている。各
スイ・ソチ回路網制御回路４には各スイッチ回路網５が
それぞれ対応して接続されている。主プロセツサ２は、
各制御プロセッサ１と接続され、全体の制御を行なう。
実施例のスイッチ回路網制御装置は、呼処理を制御する
複数の制御プロセッサ１と制御プロセッサ１の制御を受
けスイッチ回路網５の制御を行う複数のスイッチ回路網
制御回路４とが結合回路３を通して接続されている。各
スイ・ソチ回路網制御回路４には各スイッチ回路網５が
それぞれ対応して接続されている。主プロセツサ２は、
各制御プロセッサ１と接続され、全体の制御を行なう。
スイッチ回路網制御装置中のある制御プロセッサ１が、
あるスイッチ回路網５を制御したいときは、制御したい
スイッチ回路網５と制御内容とを指定したコマンドを結
合回路３に送出する。結合回路３は、コマンドの内容よ
り、コマンドの送出対象のスイッチ回路網制御回路４を
選択し、コマンドを送出する。スイッチ回路網制御回路
４は、コマンドの内容に従ってスイッチ回路ｍ５を制御
する。
あるスイッチ回路網５を制御したいときは、制御したい
スイッチ回路網５と制御内容とを指定したコマンドを結
合回路３に送出する。結合回路３は、コマンドの内容よ
り、コマンドの送出対象のスイッチ回路網制御回路４を
選択し、コマンドを送出する。スイッチ回路網制御回路
４は、コマンドの内容に従ってスイッチ回路ｍ５を制御
する。
指定されたスイッチ回路ｔＲ５から指定した制御プロセ
ッサ１への応答も、上記と逆のルートで行われる。
ッサ１への応答も、上記と逆のルートで行われる。
以上説明したように、本発明のスイッチ回路網制御装置
は、任意の制御プロセッサが任意のスイッチ回路網を制
御可能なので、装置全体の処理量が少ない場合でも、１
つまたは少数の制御プロセッサに負荷を集中させ、制御
プロセッサの利用率を高めることができる。このとき、
他の制御プロセッサを待機状態にすることにより消費電
力の低減を行うことも可能である。また、制御プロセッ
サに障害が発生し正常な処理が行えなくなった場合には
、その制御プロセッサの負荷を他の待機中の制御プロセ
ッサまたは利用率の低い制御プロセッサ等に分担させる
ことにより゛、容易に正常処理の続行が可能となる。さ
らに、制御プロセッサとスイッチ回路網制御回路、スイ
ッチ回路網との対応関係が固定されていないため、設備
として必要な制御プロセッサまたはスイッチ回路網の数
量の増減を任意にかつ別々に行なうことが可能となると
いう効果がある。
は、任意の制御プロセッサが任意のスイッチ回路網を制
御可能なので、装置全体の処理量が少ない場合でも、１
つまたは少数の制御プロセッサに負荷を集中させ、制御
プロセッサの利用率を高めることができる。このとき、
他の制御プロセッサを待機状態にすることにより消費電
力の低減を行うことも可能である。また、制御プロセッ
サに障害が発生し正常な処理が行えなくなった場合には
、その制御プロセッサの負荷を他の待機中の制御プロセ
ッサまたは利用率の低い制御プロセッサ等に分担させる
ことにより゛、容易に正常処理の続行が可能となる。さ
らに、制御プロセッサとスイッチ回路網制御回路、スイ
ッチ回路網との対応関係が固定されていないため、設備
として必要な制御プロセッサまたはスイッチ回路網の数
量の増減を任意にかつ別々に行なうことが可能となると
いう効果がある。
第１図は本発明のスイッチ回路網制御装置の一実施例を
示すブロック図、第２図は従来のスイッチ回路網制御装
置の一例を示すブロック図である。 １・・・制御プロセッサ、２・・・主プロセツサ、３・
・・結合回路、４・・・スイッチ回路網制御回路、５・
・・スイッチ回路網。
示すブロック図、第２図は従来のスイッチ回路網制御装
置の一例を示すブロック図である。 １・・・制御プロセッサ、２・・・主プロセツサ、３・
・・結合回路、４・・・スイッチ回路網制御回路、５・
・・スイッチ回路網。
Claims (1)
- 呼処理を制御する複数の制御プロセッサと、前記制御プ
ロセッサの制御を受けスイッチ回路網の制御を行う複数
のスイッチ回路網制御回路と、前記制御プロセッサおよ
び前記スイッチ回路網制御回路を相互に接続する結合回
路とを有し、任意の前記制御プロセッサから前記結合回
路および前記スイッチ回路網制御回路を介して任意の前
記スイッチ回路網を制御することを特徴とするスイッチ
回路網制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20169389A JPH0364296A (ja) | 1989-08-02 | 1989-08-02 | スイッチ回路網制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20169389A JPH0364296A (ja) | 1989-08-02 | 1989-08-02 | スイッチ回路網制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364296A true JPH0364296A (ja) | 1991-03-19 |
Family
ID=16445345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20169389A Pending JPH0364296A (ja) | 1989-08-02 | 1989-08-02 | スイッチ回路網制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364296A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003095396A (ja) * | 2001-09-17 | 2003-04-03 | Hoshizaki Electric Co Ltd | 飲料ディスペンサの調圧制御装置 |
-
1989
- 1989-08-02 JP JP20169389A patent/JPH0364296A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003095396A (ja) * | 2001-09-17 | 2003-04-03 | Hoshizaki Electric Co Ltd | 飲料ディスペンサの調圧制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62227243A (ja) | 伝送制御方式 | |
| JPH0364296A (ja) | スイッチ回路網制御装置 | |
| ZA847563B (en) | Switching system central control units | |
| US20080209239A1 (en) | Managing Voltage Supply in Multiple Linked Systems | |
| JPH0650499B2 (ja) | マイクロプロセッサ間デ−タ転送方式 | |
| JPH04165738A (ja) | 自動電源制御機能付通信制御回路 | |
| JPH0338155A (ja) | 自動給電方式 | |
| JPS63232659A (ja) | 二重化伝送処理装置におけるデ−タ処理方式 | |
| JPH04334290A (ja) | 電源容量削減方式 | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPS6155767A (ja) | 入出力バス接続切換装置 | |
| JPH05244135A (ja) | クロック切替回路 | |
| JPH01170154A (ja) | 交換機の監視警報情報転送装置 | |
| JPS56162167A (en) | Switching system for dual computers | |
| JPS61181295A (ja) | デ−タ制御回路 | |
| JPH0467734U (ja) | ||
| JPH04140030A (ja) | 負荷制御システム | |
| JPS63182725A (ja) | 電源シ−ケンス制御方式 | |
| JPH0319443A (ja) | 回線切替方式 | |
| JPH03188516A (ja) | 電源制御方式 | |
| JPH0673923U (ja) | カウンタ共有化回路 | |
| JPS6333751B2 (ja) | ||
| JPH02183693A (ja) | デイジタル伝送システムの端末装置 | |
| JPS6015735A (ja) | 計算機端末装置の切り換え方式 | |
| JPS6180348A (ja) | バス切換装置 |