JPH0363828A - 仮想計算機システム - Google Patents

仮想計算機システム

Info

Publication number
JPH0363828A
JPH0363828A JP19931089A JP19931089A JPH0363828A JP H0363828 A JPH0363828 A JP H0363828A JP 19931089 A JP19931089 A JP 19931089A JP 19931089 A JP19931089 A JP 19931089A JP H0363828 A JPH0363828 A JP H0363828A
Authority
JP
Japan
Prior art keywords
guest
virtual computer
computer system
channel
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19931089A
Other languages
English (en)
Inventor
Mitsuo Morohashi
諸橋 光男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19931089A priority Critical patent/JPH0363828A/ja
Publication of JPH0363828A publication Critical patent/JPH0363828A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [4!!  要] システムを停止することなく、主記憶装置上の仮想計算
機の空間配置を変更する仮想計算機システムに関し、 従来、新たなゲストを開設しようとする場合、実記憶装
置上の、複数個の空きスペースを合計したメモリ容量が
十分にあっても、開設しようとするゲスト○Sのメモリ
が連続して確保できない場合には、−度仮想計算機シス
テムを停止させなければならなかった問題の解決を目的
とし、 ホストには、チャネルに対して、特定の仮想計算機への
入出力オペレーションによるメモリアクセスを禁止/解
除する指示を発行する手段を設け、チャネルには、該指
示により前記特定の仮想計算機への入出カオベレーシ2
ンによるメモリアクセスを抑止/解除する手段を設けて
構成する。
[産業上の利用分野コ 本発明は、−台の実計算機システム〈単に「ホスト」と
もいう〉中に複数個の仮想計算機(単に「ゲスト」とも
いう)を作り出し、異なるオペレーティングシステム(
単に「O3」ともいう)の動作を可能にする仮想計算機
システムに関し、特に主記憶装置のO8格納領域中に、
新たなゲストのO3を格納する際に、仮想計算機システ
ムを停止させることなく、動的にゲストの再配置を行う
ことを可能にする仮想計算機システムに関する。
[従来の技術] 一つの計算機システム(ホスト)中に、複数個の仮想計
算機(ゲスト)を有する仮想計算機システムにおいては
、各ゲストのオペレーティングシステム(○S)は、主
記憶装置のO8領域中に、第7図に示すように配置され
ている。
すなわち、第7図では、主記憶装置中のO5格納領域(
「実記憶装置」ともいう)にはホストのO3の他、ゲス
) (1)、(2)の○Sがそれぞれ格納されている状
態を示している。
この状態で新たな仮想計算機(ゲス) (3) ’)を
開設しようとする場合に、該ゲスト(3)のO3が必要
とするメモリ容量が大きく、実記憶装置に収容不能の場
合にはく実記憶装置上の空きスペースを合計した量が大
きくても、連続して確保できない場合も含めて)、該ゲ
スト(3)の開設はできない。
このような場合に、空きスペース(1)、(2)を集約
すれば、新たなO3を収納できるようになる時には、−
旦仮想計算機システムを停止させ、第8図に示すように
、実記憶装置内のゲストO5の再配置を行ない、新ゲス
ト(3)の開設を行っている。
[発明が解決しようとする課題] 以上説明したように、従来の仮想計算機システムにおい
ては、実記憶装置上の複数個の空きスペースを合計した
メモリ容量が充分にあっても、開設しようとするゲスト
O5のメモリが連続して確保できない場合には、−度仮
想計算機システムを停止させなければならないと言う欠
点があった。
それは、既に開設済のゲストO8を実記憶装置上で再配
置するうえで、移動の対象となるゲストの人出力オペレ
ーションを停止しなければならないと言う制約からであ
る。
本発明は上記問題点に鑑みなされたものであり、新たに
開設するゲス)O5が必要とするメモリ容量が、実記(
1[装置の空きスペースの合計より小さければ、仮惺計
算機システムを停止せずにメモリの再配置および特定の
ゲストの入出力オペレーションを一時抑止することで新
ゲス)O3を開設できる仮想計算機システムを提供する
ことを目的とする。
[課題を解決するための手段] 本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により連成される。
すなわち、本発明は、チャネル処理装置を用いる仮想計
算機システムにおいて、 ホストには2、チャネル処理装置に対して、人出力オペ
レーションによる特定の仮想計算機へのメモリアクセス
を禁止及び該禁止を解除する指示を発行する手段を設け
、 チャネル処理装置には、上記ホストからの指示に従い、
上記特定の仮想計算機へのメモリアクセスを抑止及び該
抑止を解除する手段を設け、仮想計算機システムを停止
することなく、主記憶装置上の仮想計算機の空間配置を
変更する仮想計算機システムである。
[作 用] 一台の実計算機システム中に複数個の仮想計算機(ゲス
ト)が開設されている状態で、新たなゲストを開設する
場合に、新たなゲストのO3のメモリ容量が、実記憶装
置上の複数個の空きスペースの合計よりも小さな場合に
は、既設のゲストO8の再配置を行い、複数個の空きス
ペースを集約して、新たなゲストを開設する。
この場合に、本発明では、上記メモリの再配置に際し、
移動する必要のないゲストは、そのまま運転を続行し、
移動する必要のあるゲストについては、順次移動するゲ
スト毎に、該ゲストに対する人出力オペレーションを禁
止するようチャネル処理装置に指示し、移動完了後に、
上記人出力オペレーションの禁止指示を解除する。
この操作を移動する必要のあるゲスト全てについて順次
繰り返し、空きスペースを確保した後に新たなゲストを
開設する。
従って、仮想計算機システム自体は停止することなく、
新たなゲストを開設することができる。
[実施例] 本発明の実施例を、第1図に示すように既に開設済のゲ
スト〔1)およびゲスト(2)を有する仮想計算機シス
テムにゲスト(3)を追加し、第2図の仮想計算機シス
テムを構築する場合で説明する。
第1図、第2図に示すA M R(1)からA M R
(3)はチャネル処理装置(CHP)が入出力オペレー
ションで主記憶装置1をアクセスする場合に使用される
、アドレス修飾用レジスタ(単にrAMRJともいう〉
であり、(1)から(3)の数字はゲストの番号に対応
する。
各AMHの上位部分はアドレスの修飾用に使用され、ま
た下位部分は最大アドレスのチエツクに使用される。
入出力オペレーションでどのAMRを使用するかは、チ
ャネルコマンドで各サブチャネルに対して使用するドメ
インI D (Domein Identi−fier
 ニドメイン識別子)で指示される。
第3図は本発明が適用されるシステムの構成を示す図で
あり、10は中央処理装置、11はホスト、12.13
はゲスト、14はチャネル処理装置(CHP)、14a
は入出カプロセッサ(IOP)、14bは個別チャネル
部、英字符MPはマイクロプロセッサ、LSはローカル
記憶、BMCはブロック多重チャネル、MXCはバイト
多重チャネルを表わしている。
第4図は、ホストの動作フローを示す。また第5図、第
6図はチャネル処理装置(CHP)におけるドメインI
D単位の入出力オペレーションの抑止指示、解除指示に
おける動作フローを示す。
第1図、第2図において、ゲスト(3)の領域確保のた
め、ホストはゲスト(2)を空スペース(1)のMAX
(最大)アドレスの下位空間に移動する必要がある。し
かし、チャネル処理装置(CHP〉とゲスト(2)の空
間との間でI10オペレージaンを実行中である場合は
、ゲスト(2)空間のデータ化けが発生するため、ドメ
インID(2)に関する入出力オペレーションによるメ
モリアクセスの一時的な抑止をチャネル処理装置(CH
P)に指示する。
その後、ゲスト(2)空間を移動し、AMR(2)の値
を新空間の値に再設定する。次に、抑止していたドメイ
ンID(2)に関するメモリアクセスの解除指示をチャ
ネル処理装置(CHP)に指示する。
次いで、旧ゲスト(2)の区間の一部と空きスペース(
2)の連続区間にゲスト(3)をロードし、AMR(3
)を設定し、ゲスト(3)を起動する。
一方、第3図に示すチャネル処理装置(CHP)14m
は、チャネルコマンドで各サブチャネルに対するドメイ
ンIDが指示された時、ブロック多重チャネル(BMC
)の場合には入出カプロセッサ(rOP)14a側のロ
ーカル記憶(LS)内にチャネル単位にそのドメインI
Dを保持する。
チャネル処理装置(CHP)14は、ホスト11からゲ
スト(2)の入出力オペレーションによるメモリアクセ
スの一時的な抑止指示を受は取ると、人出カプロセッサ
(IOP)14aはローカル記憶(LS)内に保持する
チャネル単位の情報を順次読み出しを行う。同情報内の
チャネルタイプがブロック多重チャネル(BMC)なら
ホストから受信したドメインIDとローカル記憶(LS
)内のドメインIDを比較し一致する場合には、入出カ
プロセッサ(IOP)14aは個別チャネル部14bの
ブロック多重チャネル(BMC)に対しメモリアクセス
停止指示を出す。
また、チャネルのタイプがバイト多重チャネル(MXC
)の場合には、人出カプロセッサ(IOP)はドメイン
ID付で個別チャネル部14bのバイト多重チャネル(
MXC)に対しメモリアクセス停止指示を出す。
上記指示を受は取った個別チャネル1114 bのブロ
ック多重チャネル(BMC)は解除の指示がでるまでメ
モリアクセスを抑止する。また、個別チャネル部14b
のバイト多重チャネル(MXC)においては、まさにそ
のタイミングでデータ転送中なら指定されたドメイン−
IDとデータ転送中のドメインIDとを比較し、一致す
るならメモリアクセスを抑止する。
その他のケースでは、指定されたドメインよりを保持し
、かつ停止指示があったことを保持し、各■/○(入出
力装置)からのデータ転送要求が発生したときにチエツ
クし一致したらメモリアクセスを抑止する。
次に、チャネル処理装置(CHP)14がホストからゲ
スト(2)の入出力オペレーションによるメモリアクセ
スの一時的な抑止の解除指示を受は取ると、人出カプロ
セッサ(rOP)14aはローカル記憶(LS)内に保
持するチャネル単位の情報を順次読み出しを行う。同情
報内のチャネルタイプがブロック多重チャネル(B M
 C)ならホストから受信したドメインIDとローカル
記憶(LS)内のドメインIDを比較し一致する場合に
は、人出カプロセッサ(IOP)14aは個別チャネル
部14bのブロック多重チャネル(BMC)にメモリア
クセスの一時的な抑止の解除を指示する。
上記指示を受は取った個別チャネル部14bのブロック
多重チャネル(BMC)はメモリアクセスの抑止を解除
する。また、個別チャネル部14bのバイト多重チャネ
ル(MXC)においては、まさにそのタイミングでメモ
リアクセスを抑止がなされているなら抑止状態を解除す
る。
その他の場合には、保持中の停止指示を解除する。
[発明の効果] 辺上説明したごとく、本発明によれば、新たに開設する
ゲストO5が必要とするメモリ容量が、実記憶装置上の
空きスペースの合計より小さい場合には、移動対象とな
る特定のゲストの入出力オペレーションを一時抑止する
ことで、仮想計算機システムを停止することなくゲスト
O3を再配置し、新ゲストを開設することができる。
【図面の簡単な説明】
第1図は、新ゲスト開設前の主記憶装置上のゲストの配
置状態を示す図、第2図は新ゲスト開設後の主記憶装置
上のゲストの配置状態を示す図、第3図は本発明が適用
されるシステムの構成を示す図、14図はホストの動作
フローを示す図、第5図はチャネル処理装置における人
出力オペレーションの抑止の動作フローを示す図、第6
図はチャネル処理装置における人出力オペレーションの
抑止解除の動作フローを示す図、第7図は主記憶装置上
のゲストの配置状態を示す図、第8rl!Jは主記憶装
置上のゲストの配置状態を示す図である。

Claims (1)

  1. 【特許請求の範囲】 チャネル処理装置を用いる仮想計算機システムにおいて
    、 ホストには、チャネル処理装置に対して、入出力オペレ
    ーションによる特定の仮想計算機へのメモリアクセスを
    禁止及び該禁止を解除する指示を発行する手段を設け、 チャネル処理装置には、上記ホストからの指示に従い、
    上記特定の仮想計算機へのメモリアクセスを抑止及び該
    抑止を解除する手段を設け、仮想計算機システムを停止
    することなく、主記憶装置上の仮想計算機の空間配置を
    変更することを特徴とする仮想計算機システム。
JP19931089A 1989-08-02 1989-08-02 仮想計算機システム Pending JPH0363828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19931089A JPH0363828A (ja) 1989-08-02 1989-08-02 仮想計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19931089A JPH0363828A (ja) 1989-08-02 1989-08-02 仮想計算機システム

Publications (1)

Publication Number Publication Date
JPH0363828A true JPH0363828A (ja) 1991-03-19

Family

ID=16405678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19931089A Pending JPH0363828A (ja) 1989-08-02 1989-08-02 仮想計算機システム

Country Status (1)

Country Link
JP (1) JPH0363828A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059121A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 仮想計算機の制御方法
JP2011238278A (ja) * 2011-07-22 2011-11-24 Hitachi Ltd 仮想計算機の制御方法
US8402413B2 (en) 2009-03-12 2013-03-19 Fujitsu Limited Wiring design apparatus and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059121A (ja) * 2007-08-31 2009-03-19 Hitachi Ltd 仮想計算機の制御方法
US8402413B2 (en) 2009-03-12 2013-03-19 Fujitsu Limited Wiring design apparatus and method
US8667447B2 (en) 2009-03-12 2014-03-04 Fujitsu Limited Wiring design apparatus and method
JP2011238278A (ja) * 2011-07-22 2011-11-24 Hitachi Ltd 仮想計算機の制御方法

Similar Documents

Publication Publication Date Title
JP5079246B2 (ja) 仮想マシン環境におけるマルチレベルインターセプト処理のためのシステムおよび方法
US20020073090A1 (en) Method and apparatus for making independent data copies in a data processing system
JPH0242528A (ja) Icメモリカード
EP0367702B1 (en) Multiprocessing system and method for shared storage usage
JPH0363828A (ja) 仮想計算機システム
Madnick et al. A modular approach to file system design
JPH11272828A (ja) 集積回路を有するチップカ―ド
US7680999B1 (en) Privilege promotion based on check of previous privilege level
WO1990013864A1 (en) Improved security for machine-writeable data storage systems
JPH0652054A (ja) 仮想記憶制御装置
JPS63317975A (ja) 磁気ディスク装置のライトプロテクト機構
JPS6042495B2 (ja) 多重プログラムデ−タ処理装置の特権メモリをアクセスする方法
JP2002520731A (ja) 微細粒子分散仮想共有メモリ
CN104598393A (zh) 分布式共享内存系统
JPH01154266A (ja) 入出力メモリ空間保護装置
JPS62163154A (ja) 仮想論理ボリユ−ム方式
JPS603042A (ja) メモリ装置
JPH08339328A (ja) バンクメモリ切換回路
JPS58118081A (ja) 仮想空間共用によるオ−バレイ制御方式
JPS5831015B2 (ja) 擬似入出力装置領域を有するデ−タ処理システム
JPS581243A (ja) フアイル機密保護方式
JPH01305696A (ja) 交換機の局データアクセス制御方式
JPH03229328A (ja) マイクロプロセッサ
JPS5854478A (ja) 主記憶制御方法
JPH07319828A (ja) 共有ディスク装置システム運用方式