JP2009059121A - 仮想計算機の制御方法 - Google Patents
仮想計算機の制御方法 Download PDFInfo
- Publication number
- JP2009059121A JP2009059121A JP2007225008A JP2007225008A JP2009059121A JP 2009059121 A JP2009059121 A JP 2009059121A JP 2007225008 A JP2007225008 A JP 2007225008A JP 2007225008 A JP2007225008 A JP 2007225008A JP 2009059121 A JP2009059121 A JP 2009059121A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- virtual machine
- virtual
- cpu
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】ハイパバイザにより1以上のCPUおよび2以上のメモリモジュールから成る物理計算機を複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて動作させる仮想計算機システムの制御方法において、前記ハイパバイザは制御対象の仮想計算機を停止させるステップと、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、該メモリモジュールとは異なるメモリモジュールのメモリ領域に移動させるステップと、前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てるステップと、前記停止させた仮想計算機を再稼動させるステップとを有する。
【選択図】図7
Description
LPAR3(104)のメモリ移動(130)が行われるとメモリ変換テーブルが更新され、更新されたメモリ変換テーブル(503)の新たなベースアドレス(504、505)をゲスト物理アドレス(502)に加算することで(506)、ゲストOS(501)は移動先のホスト物理アドレス(507)にアクセスすることができる。
101 ハイパバイザ
102、103、104、105 LPAR
106、107、108、109 ゲストOS
110、111、112、113 論理メモリ
114 物理メモリ
115、116、117、118 DIMM
119、121 ハイパバイザメモリ領域
120 LPAR1のメモリ領域
122 LPAR2のメモリ領域
123 LPAR3の移動先メモリ領域
124-1、124-2 LPAR3のメモリ領域
125 LPAR4のメモリ領域
Claims (12)
- ハイパバイザにより1以上のCPUおよび2以上のメモリモジュールから成る物理計算機を複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて動作させる仮想計算機システムの制御方法において、前記ハイパバイザは制御対象の仮想計算機を停止させるステップと、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、該メモリモジュールとは異なるメモリモジュールのメモリ領域に移動させるステップと、前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てるステップと、前記停止させた仮想計算機を再稼動させるステップとを有することを特徴とする仮想計算機システムの制御方法。
- 前記ハイパバイザはメモリモジュールのメモリ障害を検知した仮想計算機を停止させるステップと、該仮想計算機が使用していたメモリ障害が検知されたメモリモジュールと同一のメモリモジュールを使用している他の仮想計算機を検知するステップと、該他の仮想計算機の使用しているメモリ領域に記憶されている情報を、該メモリモジュールとは異なるメモリモジュールのメモリ領域に移動するステップとを有することを特徴とする請求項1記載の仮想計算機システムの制御方法。
- ハイパバイザにより1以上のCPUおよび1以上のメモリモジュールから成る複数のサーバモジュールを複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて動作させる仮想計算機システムの制御方法において、前記ハイパバイザは各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知するステップと、仮想計算機に割当てられたメモリモジュールが前記仮想計算機に割当てられたCPUにとってリモートメモリとなる仮想計算機を停止させるステップと、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記停止させた仮想計算機に割当てられたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動させるステップと、前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てるステップと、前記停止させた仮想計算機を再稼動させるステップとを有することを特徴とする仮想計算機システムの制御方法。
- 前記仮想計算機システムはNUMA構成からなる請求項3記載の仮想計算機システムの制御方法。
- ハイパバイザにより1以上のCPUおよび1以上のメモリモジュールから成る複数のサーバモジュールを複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて動作させるSMP構成の仮想計算機システムの制御方法において、前記ハイパバイザは所定の仮想計算機にCPUを占有させるステップと、各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知するステップと、前記CPUを占有させた仮想計算機を停止させるステップと、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記仮想計算機に占有させたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動させるステップと、前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てるステップと、前記停止させた仮想計算機を再稼動させるステップとを有することを特徴とする仮想計算機システムの制御方法。
- 前記仮想計算機を停止させるステップは仮想計算機をCPUのディスパッチ対象から外すステップであり、前記仮想計算機を再稼動させるステップは仮想計算機をCPUのディスパッチ対象に戻すステップであることを特徴とする請求項1記載の仮想計算機システムの制御方法。
- ハイパバイザにより1以上のCPUおよび2以上のメモリモジュールから成る物理計算機を複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて制御する仮想計算機システムにおいて、制御対象の仮想計算機を停止させる手段と、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、該メモリモジュールとは異なるメモリモジュールのメモリ領域に移動する手段と、前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てる手段と、前記停止させた仮想計算機を再稼動させる手段とを備えることを特徴とする仮想計算機システム。
- メモリモジュールのメモリ障害を検知した仮想計算機を停止させる手段と、前記仮想計算機が使用していたメモリモジュールと同一のメモリモジュールを使用している他の仮想計算機を検知する手段と、前記他の仮想計算機の使用しているメモリ領域に記憶されている情報を、前記メモリモジュールとは異なるメモリモジュールのメモリ領域に移動する手段とを備えることを特徴とする請求項7記載の仮想計算機システム。
- ハイパバイザにより1以上のCPUおよび1以上のメモリモジュールから成る複数のサーバモジュールを複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて制御する仮想計算機システムにおいて、各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知する手段と、仮想計算機に割当てられたメモリモジュールが前記仮想計算機に割当てられたCPUにとってリモートメモリとなる仮想計算機を停止させる手段と、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記停止させた仮想計算機に割当てられたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動させる手段と、前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てる手段と、前記停止させた仮想計算機を再稼動させる手段とを備えることを特徴とする仮想計算機システム。
- 前記仮想計算機システムはNUMA構成からなる請求項9記載の仮想計算機システム。
- ハイパバイザにより1以上のCPUおよび1以上のメモリモジュールから成る複数のサーバモジュールを複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて制御するSMP構成の仮想計算機システムにおいて、所定の仮想計算機にCPUを占有させる手段と、各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知する手段と、前記CPUを占有させた仮想計算機を停止させる手段と、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記仮想計算機に占有させたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動させる手段と、前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てる手段と、前記停止させた仮想計算機を再稼動させる手段とを備えることを特徴とする仮想計算機システム。
- 前記仮想計算機を停止させる手段は仮想計算機をCPUのディスパッチ対象から外す手段であり、前記仮想計算機を再稼動させる手段は仮想計算機をCPUのディスパッチ対象に戻す手段であることを特徴とする請求項7記載の仮想計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225008A JP4792434B2 (ja) | 2007-08-31 | 2007-08-31 | 仮想計算機の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225008A JP4792434B2 (ja) | 2007-08-31 | 2007-08-31 | 仮想計算機の制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160435A Division JP5174941B2 (ja) | 2011-07-22 | 2011-07-22 | 仮想計算機の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009059121A true JP2009059121A (ja) | 2009-03-19 |
JP2009059121A5 JP2009059121A5 (ja) | 2010-02-18 |
JP4792434B2 JP4792434B2 (ja) | 2011-10-12 |
Family
ID=40554804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007225008A Expired - Fee Related JP4792434B2 (ja) | 2007-08-31 | 2007-08-31 | 仮想計算機の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4792434B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012098633A1 (ja) | 2011-01-17 | 2012-07-26 | 富士通株式会社 | メモリ管理方法、メモリ管理装置およびメモリ管理回路 |
WO2013080288A1 (ja) * | 2011-11-28 | 2013-06-06 | 富士通株式会社 | メモリ縮退方法及び情報処理装置 |
JPWO2016067429A1 (ja) * | 2014-10-30 | 2017-06-01 | 株式会社日立製作所 | 仮想計算機システムの制御方法及び仮想計算機システム |
US10241822B2 (en) | 2016-03-04 | 2019-03-26 | Fujitsu Limited | Information processing apparatus for moving virtual machine and method of moving virtual machine |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363828A (ja) * | 1989-08-02 | 1991-03-19 | Fujitsu Ltd | 仮想計算機システム |
JPH05204760A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 仮想計算機システムの制御方式 |
JPH06243048A (ja) * | 1993-02-17 | 1994-09-02 | Hitachi Ltd | 再構成可能な記憶装置 |
WO2005119444A1 (en) * | 2004-05-27 | 2005-12-15 | International Business Machines Corporation | Accessing a memory in a logical partition |
JP2005353070A (ja) * | 2004-06-10 | 2005-12-22 | Internatl Business Mach Corp <Ibm> | 動的なホスト区画ページ割り当てのための方法および装置 |
-
2007
- 2007-08-31 JP JP2007225008A patent/JP4792434B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363828A (ja) * | 1989-08-02 | 1991-03-19 | Fujitsu Ltd | 仮想計算機システム |
JPH05204760A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 仮想計算機システムの制御方式 |
JPH06243048A (ja) * | 1993-02-17 | 1994-09-02 | Hitachi Ltd | 再構成可能な記憶装置 |
WO2005119444A1 (en) * | 2004-05-27 | 2005-12-15 | International Business Machines Corporation | Accessing a memory in a logical partition |
JP2005353070A (ja) * | 2004-06-10 | 2005-12-22 | Internatl Business Mach Corp <Ibm> | 動的なホスト区画ページ割り当てのための方法および装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012098633A1 (ja) | 2011-01-17 | 2012-07-26 | 富士通株式会社 | メモリ管理方法、メモリ管理装置およびメモリ管理回路 |
JP5510562B2 (ja) * | 2011-01-17 | 2014-06-04 | 富士通株式会社 | メモリ管理方法、メモリ管理装置およびメモリ管理回路 |
WO2013080288A1 (ja) * | 2011-11-28 | 2013-06-06 | 富士通株式会社 | メモリ縮退方法及び情報処理装置 |
JPWO2013080288A1 (ja) * | 2011-11-28 | 2015-04-27 | 富士通株式会社 | メモリ縮退方法及び情報処理装置 |
US9146818B2 (en) | 2011-11-28 | 2015-09-29 | Fujitsu Limited | Memory degeneracy method and information processing device |
JPWO2016067429A1 (ja) * | 2014-10-30 | 2017-06-01 | 株式会社日立製作所 | 仮想計算機システムの制御方法及び仮想計算機システム |
US10241822B2 (en) | 2016-03-04 | 2019-03-26 | Fujitsu Limited | Information processing apparatus for moving virtual machine and method of moving virtual machine |
Also Published As
Publication number | Publication date |
---|---|
JP4792434B2 (ja) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5174941B2 (ja) | 仮想計算機の制御方法 | |
US9760497B2 (en) | Hierarchy memory management | |
KR101893451B1 (ko) | 메모리 관리 방법 및 장치 | |
US9183035B2 (en) | Virtual machine migration with swap pages | |
US8176282B2 (en) | Multi-domain management of a cache in a processor system | |
US6968398B2 (en) | Method of virtualizing I/O resources in a computer system | |
US9648081B2 (en) | Network-attached memory | |
JP4792434B2 (ja) | 仮想計算機の制御方法 | |
JP2011227766A (ja) | 記憶手段の管理方法、仮想計算機システムおよびプログラム | |
JP2010122805A (ja) | 仮想サーバシステム並びに物理cpu及び物理メモリの割り当て方法 | |
US7389398B2 (en) | Methods and apparatus for data transfer between partitions in a computer system | |
US20080229053A1 (en) | Expanding memory support for a processor using virtualization | |
Hillenbrand et al. | Multiple physical mappings: Dynamic DRAM channel sharing and partitioning | |
JP4862770B2 (ja) | 仮想計算機システムにおけるメモリ管理方式及びその方法、およびプログラム | |
JP2009059121A5 (ja) | ||
JP6998419B2 (ja) | 制御プログラム | |
JP6694007B2 (ja) | 情報処理装置 | |
JP7281528B2 (ja) | 情報処理装置 | |
JP6035993B2 (ja) | 情報処理装置、装置管理方法および装置管理プログラム | |
KR102067735B1 (ko) | 가상화 시스템의 메모리 관리 장치 및 그 방법 | |
US11860783B2 (en) | Direct swap caching with noisy neighbor mitigation and dynamic address range assignment | |
JP5076574B2 (ja) | メモリアクセス装置及び方法 | |
WO2023172319A1 (en) | Direct swap caching with noisy neighbor mitigation and dynamic address range assignment | |
JP5112376B2 (ja) | 計算機システム及び管理方法 | |
JP2015230586A (ja) | 情報処理装置、プログラムおよび記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |