JP4792434B2 - 仮想計算機の制御方法 - Google Patents
仮想計算機の制御方法 Download PDFInfo
- Publication number
- JP4792434B2 JP4792434B2 JP2007225008A JP2007225008A JP4792434B2 JP 4792434 B2 JP4792434 B2 JP 4792434B2 JP 2007225008 A JP2007225008 A JP 2007225008A JP 2007225008 A JP2007225008 A JP 2007225008A JP 4792434 B2 JP4792434 B2 JP 4792434B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- virtual machine
- memory module
- physical address
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
LPAR3(104)のメモリ移動(130)が行われるとメモリ変換テーブルが更新され、更新されたメモリ変換テーブル(503)の新たなベースアドレス(504、505)をゲスト物理アドレス(502)に加算することで(506)、ゲストOS(501)は移動先のホスト物理アドレス(507)にアクセスすることができる。
101 ハイパバイザ
102、103、104、105 LPAR
106、107、108、109 ゲストOS
110、111、112、113 論理メモリ
114 物理メモリ
115、116、117、118 DIMM
119、121 ハイパバイザメモリ領域
120 LPAR1のメモリ領域
122 LPAR2のメモリ領域
123 LPAR3の移動先メモリ領域
124-1、124-2 LPAR3のメモリ領域
125 LPAR4のメモリ領域
Claims (6)
- ハイパバイザにより1以上のCPUおよび2以上のメモリモジュールから成る物理計算機を複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて動作させる仮想計算機システムの制御方法において、
前記ハイパバイザにより、
前記メモリモジュールのメモリ障害を検知した仮想計算機を停止させるステップと、
前記メモリモジュールのアドレスであるホスト物理アドレス、前記仮想計算機の論理メモリモジュールのアドレスであるゲスト物理アドレス及び前記仮想計算機の対応を前記メモリモジュールのエントリ毎に管理するメモリ管理情報を用いて、前記仮想計算機が使用していたメモリ障害が検知されたメモリモジュールと同じメモリモジュールを使用している他の仮想計算機を検知するステップと、
前記他の仮想計算機が使用していた前記メモリ障害が検知されたメモリモジュールと同じメモリモジュールのメモリ領域に記憶されている第一の情報を、前記メモリモジュールとは異なるメモリモジュールのメモリ領域に移動させるステップと、
前記メモリ障害の検知により停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている第二の情報を、前記メモリモジュールとは異なるメモリモジュールのメモリ領域に移動させるステップと、
前記メモリ管理情報において、前記第一の情報の移動後のメモリ領域に含まれるエントリのゲスト物理アドレスを、前記他の仮想計算機が使用していたメモリモジュールのメモリ領域に含まれるエントリのゲスト物理アドレスに置き換え、前記第二の情報の移動後のメモリ領域に含まれるエントリのゲスト物理アドレスを、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に含まれるエントリのゲスト物理アドレスに置き換えるステップと、
前記ゲスト物理アドレスを前記ホスト物理アドレスに変換するためのベースアドレスを管理するアドレス変換情報において、前記ホスト物理アドレスと前記置き換えたゲスト物理アドレスとに基づき新たなベースアドレスに更新するステップと、
前記停止させた仮想計算機を再稼動させるステップとが実行され、
前記再稼動した仮想計算機上で動作するゲストOSにより、
前記更新したアドレス変換情報を用いて、前記ゲスト物理アドレスから前記ホスト物理アドレスにアクセスするステップが実行される
ことを特徴とする仮想計算機システムの制御方法。 - 前記ハイパバイザは、
各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知するステップと、
仮想計算機に割当てられたメモリモジュールが前記仮想計算機に割当てられたCPUにとってリモートメモリとなる仮想計算機を停止させるステップと、
前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記停止させた仮想計算機に割当てられたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動させるステップと、
前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てるステップと、
前記停止させた仮想計算機を再稼動させるステップとを実行することを特徴とする請求項1記載の仮想計算機システムの制御方法。 - 前記ハイパバイザは、
所定の仮想計算機にCPUを占有させるステップと、
各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知するステップと、
前記CPUを占有させた仮想計算機を停止させるステップと、
前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記仮想計算機に占有させたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動させるステップと、
前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当てるステップと、
前記停止させた仮想計算機を再稼動させるステップとを実行することを特徴とする請求項1記載の仮想計算機システムの制御方法。 - ハイパバイザにより1以上のCPUおよび2以上のメモリモジュールから成る物理計算機を複数の仮想計算機に分割し、各仮想計算機に前記CPUおよび前記メモリモジュールのメモリ領域を割当てて制御する仮想計算機システムにおいて、
前記ハイパバイザは、
前記メモリモジュールのメモリ障害を検知した仮想計算機を停止し、
前記メモリモジュールのアドレスであるホスト物理アドレス、前記仮想計算機の論理メモリモジュールのアドレスであるゲスト物理アドレス及び前記仮想計算機の対応を前記メモリモジュールのエントリ毎に管理するメモリ管理情報を用いて、前記仮想計算機が使用していたメモリ障害が検知されたメモリモジュールと同じメモリモジュールを使用している他の仮想計算機を検知し、
前記他の仮想計算機が使用していた前記メモリ障害が検知されたメモリモジュールと同じメモリモジュールのメモリ領域に記憶されている第一の情報を、前記メモリモジュールとは異なるメモリモジュールのメモリ領域に移動し、
前記メモリ障害の検知により停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている第二の情報を、前記メモリモジュールとは異なるメモリモジュールのメモリ領域に移動し、
前記メモリ管理情報において、前記第一の情報の移動後のメモリ領域に含まれるエントリのゲスト物理アドレスを、前記他の仮想計算機が使用していたメモリモジュールのメモリ領域に含まれるエントリのゲスト物理アドレスに置き換え、前記第二の情報の移動後のメモリ領域に含まれるエントリのゲスト物理アドレスを、前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に含まれるエントリのゲスト物理アドレスに置き換え、
前記ゲスト物理アドレスを前記ホスト物理アドレスに変換するためのベースアドレスを管理するアドレス変換情報において、前記ホスト物理アドレスと前記置き換えたゲスト物理アドレスとに基づき新たなベースアドレスに更新し、
前記停止させた仮想計算機を再稼動させ、
前記再稼動した仮想計算機上で動作するゲストOSは、
前記更新したアドレス変換情報を用いて、前記ゲスト物理アドレスから前記ホスト物理アドレスにアクセスする
ことを特徴とする仮想計算機システム。 - 前記ハイパバイザは、
各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知し、
仮想計算機に割当てられたメモリモジュールが前記仮想計算機に割当てられたCPUにとってリモートメモリとなる仮想計算機を停止し、
前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記停止させた仮想計算機に割当てられたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動し、
前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当て、
前記停止させた仮想計算機を再稼動させることを特徴とする請求項4記載の仮想計算機システム。 - 前記ハイパバイザは、
所定の仮想計算機にCPUを占有させ、
各仮想計算機に割当てた前記CPUと各仮想計算機に割当てた前記メモリモジュールとの配置関係を検知し、
前記CPUを占有させた仮想計算機を停止し、
前記停止させた仮想計算機に割当てられていたメモリモジュールのメモリ領域に記憶されている情報を、前記仮想計算機に占有させたCPUにとってローカルメモリとなるメモリモジュールのメモリ領域に移動し、
前記停止させた仮想計算機に前記情報の移動後のメモリモジュールのメモリ領域を割当て、
前記停止させた仮想計算機を再稼動させることを特徴とする請求項4記載の仮想計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225008A JP4792434B2 (ja) | 2007-08-31 | 2007-08-31 | 仮想計算機の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225008A JP4792434B2 (ja) | 2007-08-31 | 2007-08-31 | 仮想計算機の制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160435A Division JP5174941B2 (ja) | 2011-07-22 | 2011-07-22 | 仮想計算機の制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009059121A JP2009059121A (ja) | 2009-03-19 |
JP2009059121A5 JP2009059121A5 (ja) | 2010-02-18 |
JP4792434B2 true JP4792434B2 (ja) | 2011-10-12 |
Family
ID=40554804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007225008A Expired - Fee Related JP4792434B2 (ja) | 2007-08-31 | 2007-08-31 | 仮想計算機の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4792434B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5510562B2 (ja) * | 2011-01-17 | 2014-06-04 | 富士通株式会社 | メモリ管理方法、メモリ管理装置およびメモリ管理回路 |
WO2013080288A1 (ja) | 2011-11-28 | 2013-06-06 | 富士通株式会社 | メモリ縮退方法及び情報処理装置 |
JP6242502B2 (ja) * | 2014-10-30 | 2017-12-06 | 株式会社日立製作所 | 仮想計算機システムの制御方法及び仮想計算機システム |
JP6645275B2 (ja) | 2016-03-04 | 2020-02-14 | 富士通株式会社 | 情報処理装置、仮想マシン移動方法、および仮想マシン制御プログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363828A (ja) * | 1989-08-02 | 1991-03-19 | Fujitsu Ltd | 仮想計算機システム |
JPH05204760A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 仮想計算機システムの制御方式 |
JPH06243048A (ja) * | 1993-02-17 | 1994-09-02 | Hitachi Ltd | 再構成可能な記憶装置 |
US7249208B2 (en) * | 2004-05-27 | 2007-07-24 | International Business Machines Corporation | System and method for extending the cross-memory descriptor to describe another partition's memory |
US7318140B2 (en) * | 2004-06-10 | 2008-01-08 | International Business Machines Corporation | Method and apparatus for dynamic hosting partition page assignment |
-
2007
- 2007-08-31 JP JP2007225008A patent/JP4792434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009059121A (ja) | 2009-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5174941B2 (ja) | 仮想計算機の制御方法 | |
KR101893451B1 (ko) | 메모리 관리 방법 및 장치 | |
US8176282B2 (en) | Multi-domain management of a cache in a processor system | |
US6968398B2 (en) | Method of virtualizing I/O resources in a computer system | |
US9183035B2 (en) | Virtual machine migration with swap pages | |
US9648081B2 (en) | Network-attached memory | |
US9047195B2 (en) | Computer system with virtualization mechanism and management table, cache control method and computer program | |
US8078862B2 (en) | Method for assigning physical data address range in multiprocessor system | |
JP4792434B2 (ja) | 仮想計算機の制御方法 | |
US20100125843A1 (en) | Virtual server system, physical cpu and method for allocating physical memory | |
JP6242502B2 (ja) | 仮想計算機システムの制御方法及び仮想計算機システム | |
US7389398B2 (en) | Methods and apparatus for data transfer between partitions in a computer system | |
JP7154261B2 (ja) | 複合型ストレージシステム | |
Hillenbrand et al. | Multiple physical mappings: Dynamic DRAM channel sharing and partitioning | |
CN108334401B (zh) | 实现逻辑卷动态分配并支持虚拟机动态迁移的系统及方法 | |
JP6998419B2 (ja) | 制御プログラム | |
US10996967B1 (en) | Presenting virtual disks as dual ported drives to a virtual storage system | |
JP6694007B2 (ja) | 情報処理装置 | |
JP7281528B2 (ja) | 情報処理装置 | |
US11860783B2 (en) | Direct swap caching with noisy neighbor mitigation and dynamic address range assignment | |
JP6351387B2 (ja) | 情報処理装置、プログラムおよび記録媒体 | |
JP6035993B2 (ja) | 情報処理装置、装置管理方法および装置管理プログラム | |
WO2023172319A1 (en) | Direct swap caching with noisy neighbor mitigation and dynamic address range assignment | |
JP5076574B2 (ja) | メモリアクセス装置及び方法 | |
CN115756742A (zh) | 直通i/o虚拟化的性能优化设计方法、系统、介质及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |