KR102067735B1 - 가상화 시스템의 메모리 관리 장치 및 그 방법 - Google Patents

가상화 시스템의 메모리 관리 장치 및 그 방법 Download PDF

Info

Publication number
KR102067735B1
KR102067735B1 KR1020180070887A KR20180070887A KR102067735B1 KR 102067735 B1 KR102067735 B1 KR 102067735B1 KR 1020180070887 A KR1020180070887 A KR 1020180070887A KR 20180070887 A KR20180070887 A KR 20180070887A KR 102067735 B1 KR102067735 B1 KR 102067735B1
Authority
KR
South Korea
Prior art keywords
layer
virtual machine
layers
information
partition
Prior art date
Application number
KR1020180070887A
Other languages
English (en)
Other versions
KR20190143214A (ko
Inventor
정의영
김광수
김정빈
박영민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180070887A priority Critical patent/KR102067735B1/ko
Publication of KR20190143214A publication Critical patent/KR20190143214A/ko
Application granted granted Critical
Publication of KR102067735B1 publication Critical patent/KR102067735B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45583—Memory management, e.g. access or allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

메모리 관리 장치 및 그 방법을 개시한다. 본 발명의 일 실시예에 따른 메모리 관리 방법은 가상머신을 사용하는 컴퓨팅 환경에서 가상주소를 페이지테이블에 기초하여 게스트 물리주소로 변환하는 단계와, 상기 가상머신에 지정된 가상머신 아이디, 전체 레이어들 중 상기 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함하는 룩업테이블을 확인하는 단계와, 상기 룩업테이블에 기초하여 상기 게스트 물리주소, 상기 가상머신에 할당된 레이어에 대한 정보 및 상기 파티션에 대한 정보를 포함하는 호스트 물리주소를 생성하는 단계를 포함한다.

Description

가상화 시스템의 메모리 관리 장치 및 그 방법{MEMORY MANAGEMENT APPARATUS AND METHOD THEREOF IN VIRTUALIZED COMPUTER SYSTEMS}
본 발명은 가상머신을 사용하는 컴퓨팅 환경에서 이종 메모리들을 관리하는 기술에 관한 것이다.
컴퓨팅 시스템에서 메모리 주소변환은 메모리 내의 페이지테이블(page table)에 접근하여 가상주소(Virtual Address, VA)에 할당된 물리주소(Physical Address, PA)를 찾는 방식을 사용한다.
도 1은 컴퓨팅 시스템에서 메모리 주소의 변환 방식을 설명하기 위한 도면이다.
도 1을 참조하면, 응용프로그램들(110, 120)은 각각 0번지부터 시작하는 가상주소를 가진다. 운영체제(130)는 응용프로그램들(110, 120)이 공간을 요청하면, 페이지테이블(table)에 의해 물리주소를 할당해준다.
통상적으로 페이지테이블은 두 단계 내지 세 단계로 이루어져 있어 변환 색인 버퍼(Translation Lookaside Buffer, TLB)의 미스 시 주소 변환을 위한 하드웨어인 메모리 관리 유닛(Memory Management Unit, MMU)이 수차례 메모리(140)에 접근하게 된다.
도 2는 가상머신이 활용되는 컴퓨팅 시스템에서의 메모리 주소 변환 방식을 설명하기 위한 도면이다.
도 2를 참조하면, 가상머신(Virtual Machine)이 활용되는 컴퓨팅 시스템에서는 다양한 사용자(user)가 가상화를 통하여 자원(resource)을 할당 받아 사용한다. 사용자들은 할당 받은 자원 내에서 별개의 게스트 운영체제(113, 123)를 구동하며 독자적인 물리주소(GPA)를 가진다. 따라서, 가상주소(VA)를 통해 메모리 공간(150)에 접근 시 두 단계의 주소 변환이 진행된다.
가상머신(110, 120, 130)들의 응용 프로그램들(111, 112, 121, 122) 각각은 0번지부터 시작하는 가상주소(Virtual Address, VA)를 가진다. 가상머신들(110, 120, 130)의 게스트 운영체제들(113, 123) 각각은 응용 프로그램(111, 112, 121, 122)들을 0번지부터 시작하는 게스트 물리주소(Guest Physical Address, GPA)로 변환한다. 다음, 하이퍼바이저(140)는 가상머신 아이디(VM 1, VM 2)와 게스트 물리주소를 이용해 페이지테이블 워크를 진행하여 호스트 물리주소(Host Physical Address, HPA)로 변환한다.
따라서, 가상화를 하게 되면 가상주소(VA)에서 게스트 물리주소(GPA)로, 게스트 물리주소(GPA)에서 호스트 물리주소(HPA)로 두 번의 변환을 수행해야 하기 때문에 주소 변환 오버헤드가 커지고, 하이퍼바이저 소프트웨어가 일부 MMU의 역할을 수행해야 하기 때문에 실제 동작 속도는 더욱 느려진다.
한국공개특허 제10-2015-0044370호, "이종 메모리들을 관리하는 시스템들"(2015.04.24)
본 발명은 가상머신을 활용하는 컴퓨팅 환경에서 이종 메모리들에 룩업테이블을 이용하여 간단하게 가상 주소를 변환하는 메모리 관리 장치 및 그 방법을 제공하고자 한다.
또한, 본 발명은 가상머신이 이종 메모리들에 접근 시 데이터를 효율적으로 마이그레이션 시키는 메모리 관리 장치 및 그 방법을 제공하고자 한다.
상술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 메모리 관리 장치는, 가상머신을 사용하는 컴퓨팅 환경에서 가상주소를 페이지테이블에 기초하여 게스트 물리주소로 변환하는 변환부와, 상기 가상머신에 지정된 가상머신 아이디, 전체 레이어들 중 상기 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함하는 룩업테이블을 확인하는 테이블 확인부와, 상기 룩업테이블에 기초하여 상기 게스트 물리주소, 상기 가상머신에 할당된 레이어에 대한 정보 및 상기 파티션에 대한 정보를 포함하는 호스트 물리주소를 생성하는 주소 생성부를 포함한다.
또한, 상기 레이어들은 실리콘 관통 비아홀에 의해 적층 되어 3차원 적층 레이어를 구성하고, 상기 3차원 적층 레이어는, 복수개의 다른 성능을 가지는 레이어들이 수평을 이루며 적층되고, 각 레이어들은 실리콘 관통 비아홀을 통해 수직 통신이 가능할 수 있다.
또한, 상기 복수개의 레이어들 각각은 독립적인 통신 채널을 가지는 복수개의 기본 블록들을 포함하고, 상기 복수개의 기본 블록들 각각은 단위 용량을 가지는 복수개의 파티션들을 포함할 수 있다.
또한, 상기 메모리에 대한 정보는 상기 가상머신이 할당된 레이어의 레이어 아이디이고, 상기 파티션에 대한 정보는 상기 가상머신이 할당된 레이어의 파티션 아이디일 수 있다.
또한, 상기 가상머신의 데이터는 상기 할당된 레이어에 포함되는 복수개의 기본 블록들에 인터리빙될 수 있다.
본 발명의 다른 일 실 시예에 따른 메모리 관리 장치는 가상머신을 사용하는 컴퓨팅 환경에서 상기 가상머신이 할당된 제1 레이어에 대한 마이그레이션 실행 여부를 결정하는 마이그레이션 결정부와, 마이그레이션 실행을 결정한 경우, 전체 레이어들 중 비어있는 파티션을 포함하는 하나 이상의 할당 가능 레이어에서 제2 레이어를 확인하는 레이어 확인부와, 상기 가상머신의 데이터를 상기 제1 레이어에서 상기 제2 레이어로 이동시키고, 룩업테이블을 상기 제2 레이어에 대한 정보로 업데이트 하는 업데이트부를 포함한다.
또한, 상기 룩업테이블은, 상기 가상머신에 지정된 가상머신 아이디, 상기 전체 레이어들 중 상기 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함할 수 있다.
또한, 상기 레이어들은 실리콘 관통 비아홀에 의해 적층 되어 3차원 적층 레이어를 구성하고, 상기 3차원 적층 레이어는, 서로 각각 수평을 이루며 적층 되는 메모리 레이어들 및 스토리지 레이어들을 포함하고, 각 레이어들은 실리콘 관통 비아홀을 통해 수직 통신이 가능할 수 있다.
또한, 상기 업데이트부는, 상기 가상머신에 할당된 영역에 대한 접근이 불가능하도록 룩업테이블에 엑세서블 플래그를 설정하고, 상기 가상머신의 데이터를 상기 제1 레이어에서 상기 제2 레이어로 이동시키며, 상기 룩업테이블을 상기 제2 레이어에 대한 정보로 업데이트하고, 상기 엑세서블 플래그의 설정을 해제할 수 있다.
본 발명의 일 실시예에 따른 메모리 관리 방법은 가상머신을 사용하는 컴퓨팅 환경에서 가상주소를 페이지테이블에 기초하여 게스트 물리주소로 변환하는 단계와, 상기 가상머신에 지정된 가상머신 아이디, 전체 레이어들 중 상기 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함하는 룩업테이블을 확인하는 단계와, 상기 룩업테이블에 기초하여 상기 게스트 물리주소, 상기 가상머신에 할당된 레이어에 대한 정보 및 상기 파티션에 대한 정보를 포함하는 호스트 물리주소를 생성하는 단계를 포함한다.
본 발명의 다른 일 실시예에 다른 메모리 관리 방법은 가상머신을 사용하는 컴퓨팅 환경에서 상기 가상머신이 할당된 제1 레이어에 대한 마이그레이션 실행 여부를 결정하는 단계와, 마이그레이션 실행을 결정한 경우, 전체 레이어들 중 비어있는 파티션을 포함하는 하나 이상의 할당 가능 레이어에서 제2 레이어를 확인하는 단계와, 상기 가상머신의 데이터를 상기 제1 레이어에서 상기 제2 레이어로 이동시키고, 룩업테이블을 상기 제2 레이어에 대한 정보로 업데이트 하는 단계를 포함한다.
본 발명의 일 실시예에 따른 메모리 관리 장치 및 그 방법은 가상머신을 활용하는 환경에서 이종 메모리들에 룩업테이블을 이용하여 간단하게 가상 주소를 변환할 수 있다.
또한, 본 발명의 일 실시예에 따른 메모리 관리 장치 및 그 방법은 가상머신이 이종 메모리들에 접근 시 데이터를 효율적으로 마이그레이션 시킬 수 있다.
도 1은 컴퓨팅 시스템에서 메모리 주소의 변환 방식을 설명하기 위한 도면이다.
도 2는 가상머신이 활용되는 컴퓨팅 시스템에서의 메모리 주소 변환 방식을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 메모리 관리 장치가 관리하는 3차원 적층 메모리를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리 관리 장치의 블록도이다.
도 5는 본 발명의 일 실시예에 따른 메모리 관리 장치의 메모리 주소 변환을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른 메모리 관리 장치의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 메모리 관리 방법의 흐름도이다.
도 8은 본 발명의 다른 일 실시예에 따른 메모리 관리 방법의 흐름도이다.
도 9는 종래의 가상화 주소 변환 방법과 도 4에서 설명한 본 발명의 일 실시예에 따른 메모리 관리 장치의 가상화 주소 변환 방법을 비교하는 도면이다.
도 10은 본 발명의 일 실시예에 따른 데이터 저장 예를 나타내는 도면이다.
도 11은 본 발명의 일 실시예에 따른 메모리 관리 장치를 적용한 메모리 관리 시스템의 블록도이다.
도 12는 본 발명의 일 실시예에 따른 메모리 관리 장치가 관리하는 이종 메모리들을 설명하기 위한 도면이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 “실시예”, “예”, “측면”, “예시” 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 본 명세서 및 청구항들에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명의 일 실시예에 따른 메모리 관리 장치가 관리하는 3차원 적층 레이어를 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 관리 장치가 관리하는 이종 메모리들은 실리콘 관통 비아홀에 의해 적층되어 3차원 적층 레이어를 구성할 수 있다.
3차원 적층 레이어는 레이어 0(310, Layer 0), 레이어 1(320, Layer 1), 레이어 2(330, Layer 2), 레이어 3(340, Layer 3), 레이어 4(350, Layer 4), 레이어 5(360, Layer 5), 레이어 6(370, Layer 6) 및 레이어 7(380, Layer 7)를 포함할 수 있다.
레이어 0 내지 레이어 3(310, 320, 330, 340)은 메모리 레이어일 수 있다.
메모리 레이어는 빠른 데이터 처리 속도를 가지는 메모리일 수 있다.
예를 들어, 메모리 레이어는 DRAM(Dynamic Random Access Memory) 으로 구성될 수 있다.
레이어 4 내지 레이어 7(340, 350, 360, 370, 380)은 스토리지 레이어일 수 있다.
스토리지 레이어는 메모리 레이어에 비해 집적도(density)가 높아 상대적으로 큰 메모리 용량을 가지는 메모리일 수 있다.
즉, 다른 성능은 데이터 처리 속도 또는 메모리 용량 등의 성능을 의미할 수 있다.
또한, 메모리 레이어들은 스토리지 레이어에 비해 상대적으로 처리 속도가 빠르고 용량이 낮은 메모리일 수 있고, 따라서 스토리지 레이어는 메모리 레이어에 비해 상대적으로 처리 속도가 느리고 집적 밀도가 높은 레이어일 수 있다.
스토리지 레이어는 예를 들어, 읽기/쓰기 지연 시간이 DRAM에 비해 상대적으로 큰 FLASH 메모리 일 수 있다.
레이어 0 내지 레이어 7(310, 320, 330, 340, 350, 360, 370, 380)은 서로 각각 수평적으로 배치될 수 있다.
레이어 0 내지 레이어 7(310, 320, 330, 340, 350, 360, 370, 380)은 각각 실리콘 관통 비아홀(Trough Silicon Via, TSV)을 통해 레이어 간 수직적인 통신이 가능하다.
레이어 0 내지 레이어 3(310, 320, 330, 340)은 메모리 레이어들이고, 레이어 4 내지 레이어 7(350, 360, 370, 380)은 스토리지 레이어들일 수 있다.
메모리 레이어들(310, 320, 330, 340) 및 스토리지 레이어들(350, 360, 370, 380) 각각은 서로 수평적으로 배치될 수 있다.
메모리 레이어들(310, 320, 330, 340) 및 스토리지 레이어들(350, 360, 370, 380) 각각은 실리콘 관통 비아홀(Trough Silicon Via, TSV)를 통해 레이어 간 수직적인 통신이 가능하다.
각 레이어들은 4x4의 기본 블록들을 포함할 수 있다.
기본 블록들 각각은 실리콘 관통 비아홀(Trough Silicon Via, TSV)에 의해 독립적으로 통신이 가능하다.
즉, 기본 블록들 각각은 데이터 통신을 제어하는 컨트롤러(도시 되지 않음)에 연결될 수 있다.
따라서, 각각의 레이어는 최대 16개의 기본 블록을 통해 동시에 데이터를 주고 받을 수 있다.
기본 블록은 예를 들면, 하이브리드 메모리 큐브(Hybrid Memory Cube, HMC) 시스템의 볼트(Vault)일 수 있다.
도 3에서는 레이어들(310, 320, 330, 340, 350, 360, 370, 380)의 하나의 기본 블록들 각각을 연결하는 실리콘 관통 비아홀이 도시되었고, 다른 기본 블록들 각각을 연결하는 실리콘 관통 비아홀은 생략되었다.
실리콘 관통 비아홀은 레이어의 면적을 고루 사용하여 와이어를 할 수 있고 길이가 짧기 때문에 일반적인 오프-칩 와이어(off-chip wire)보다 더 높은 밴드위스(bandwidth) 통신이 가능하다.
즉, 메모리 관리 장치는 3차원 적층 레이어를 관리하는 경우 넓은 밴드위스를 이용하여 레이어들을 관리할 수 있다.
레이어 0 내지 레이어 7(310, 320, 330, 340, 350, 360, 370, 380)의 기본 블록들 각각은 단위 용량을 나타내는 복수 개의 파티션을 포함한다.
파티션은 기본 블록의 용량(storage capacity)을 동일한 크기로 나눈 단위일 수 있다.
따라서, 메모리 레이어의 기본 블록(311)은 4개의 파티션(Partition 0, Partition 1, Partition 2, Partition 3)으로 나뉠 수 있다.
이때, 스토리지 레이어의 집적도가 메모리 레이어의 4배라 가정하면, 스토리지 레이어의 기본 블록(381)은 16개의 파티션(0 내지 15)으로 나뉠 수 있다.
또한, 스토리지 레이어의 파티션과 메모리 레이어의 파티션의 용량 크기가 동일하므로 스토리지 레이어의 하나의 파티션에 저장된 데이터는 메모리 레이어의 하나의 파티션으로 이동시킬 수 있다. 마찬가지로, 메모리 레이어의 하나의 파티션에 저장된 데이터는 스토리지 레이어의 하나의 파티션으로 이동될 수 있다.
아래 언급될 가상머신들 각각은 하나의 레이어의 한 개 이상의 파티션에 할당될 수 있으며, 룩업테이블을 통해 주소 변환을 진행할 수 있다.
파티션의 용량 크기는 가변적으로 설정될 수 있다.
도 3에서는 본 발명의 일 실시예에 따른 메모리 관리 장치가 관리하는 3차원 적층 레이어가 8개의 레이어를 포함하나, 필요에 따라 7개 이하이거나 9개 이상의 레이어를 포함할 수 있다.
도 3에서는 레이어 0 내지 레이어 3(310, 320, 330, 340)을 메모리 레이어로, 레이어 4 내지 레이어 7(350, 360, 370, 380)을 스토리지 레이어로 도시하였으나, 필요에 따라, 메모리 레이어와, 스토리지 레이어의 수는 조절될 수 있다.
본 발명의 일 실시예에 따른 메모리 관리 장치는 도 3에 도시된 3차원 적층 레이어 뿐만 아니라 3차원 적층 또는 2.5차원 인터포저 등 이종 메모리 간의 하이-밴드위스 통신이 가능한 메모리 장치를 관리할 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리 관리 장치의 블록도이다.
도 4를 참조하면, 메모리 관리 장치(400)는 변환부(410)와, 테이블 확인부(420)와, 주소 생성부(430)를 포함한다.
메모리 관리 장치(400)는 가상머신을 사용하는 컴퓨팅 환경에서 사용할 수 있다.
구현된 가상머신은 복수 개일 수 있다.
가상머신들 각각은 응용프로그램들을 독립적으로 실행 및 관리할 수 있다.
가상머신들 각각은 응용프로그램들에 가상주소를 할당할 수 있다.
메모리 관리 장치(400)는 마스터(Master)로부터 가상주소에 대한 정보를 수신할 수 있다.
가상주소에 대한 정보는 가상주소(Virtual Address, VA)를 포함할 수 있다.
여기서, 마스터(Master)는 씨피유(CPU, Central Processing Unit), 씨피유 캐쉬(CPU cache), 그래픽 처리 장치(Graphics Processing Unit, GPU) 등의 가속기일 수 있다.
메모리 관리 장치(400)는 마스터(Master)로부터 프로세스 정보(Y)를 수신할 수 있다.
프로세스 정보(Y)는 프로세스 아이디(Process ID)를 포함할 수 있다.
예를 들면, 프로세스 정보(Y)는 ARM(Advanced RISC Machine) 하드웨어에서는 ASID(Address Space ID)일 수 있다.
메모리 관리 장치(400)는 마스터(Master)로부터 가상머신에 대한 정보(Z)를 수신할 수 있다.
가상머신에 대한 정보는 아이디(Virtual Machine ID, VMID)를 포함할 수 있다.
메모리 관리 장치(400)는 마스터(Master)로부터 정보들(X, Y, Z)을 수신하고 이에 기초하여 해당 가상머신에 대한 호스트 물리주소를 생성할 수 있다.
변환부(410)는 가상주소(Virtual Address, VA)를 게스트 물리주소(Guest Physical Address, GPA)로 변환할 수 있다.
가상주소는 페이지 디렉토리 인덱스(10bits), 페이지테이블 인덱스(10bits) 및 바이트 인덱스(10bits)를 포함할 수 있다.
페이지 디렉토리 인덱스(10bits)는 몇 번째 엔트리를 사용할지에 대한 정보를 포함할 수 있다.
페이지테이블 인덱스(10bits)는 몇 번째 페이지테이블 엔트리를 사용할지에 대한 정보를 포함할 수 있다.
바이트 인덱스(10bits)는 페이지 상 오프셋에 대한 정보를 포함할 수 있다.
변환부(410)는 가상주소를 가상주소의 정보와 페이지테이블에 의하여 게스트 물리주소로 변환할 수 있다.
테이블 확인부(420)는 가상머신의 룩업테이블을 확인할 수 있다.
록업테이블은 가상머신의 가상머신 아이디(VMID), 3차원 적층 메모리 중 해당 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함할 수 있다.
가상머신 아이디는 가상머신을 식별하기 위한 정보일 수 있다.
레이어에 대한 정보는 해당 가상머신이 할당된 레이어의 레이어 아이디(Layer ID)일 수 있다.
레이어 아이디는 3차원 적층 레이어의 레이어를 식별하기 위한 정보일 수 있다.
파티션에 대한 정보는 해당 가상머신이 할당된 레이어에 대한 파티션의 파티션 아이디(Partition ID)일 수 있다.
파티션 아이디는 3차원 적층 레이어의 기본 블록들 각각을 구성하는 파티션을 식별하기 위한 정보일 수 있다.
테이블 확인부(420)는 룩업테이블에 의해 해당 가상머신이 할당된 레이어 및 파티션의 아이디를 확인할 수 있다.
주소 생성부(430)는 확인된 룩업테이블에 기초하여 호스트 물리주소(Host Physical Address, HPA)를 생성할 수 있다.
호스트 물리주소는 게스트 물리주소, 메모리에 대한 정보 및 파티션에 대한 정보를 포함할 수 있다.
주소 생성부는(430)는 확인된 룩업테이블에 기초하여 레이어에 대한 정보 및 파티션에 대한 정보를 생성하고, 레이어에 대한 정보, 파티션에 대한 정보 및 변환부(410)가 변환한 게스트 물리주소를 포함하는 호스트 물리주소를 생성할 수 있다.
따라서, 가상머신을 사용하는 컴퓨팅 시스템에서 주소 변환에 따른 오버헤드를 최소화할 수 있다.
즉, 도 9의 (b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 메모리 관리 장치는, 도 9의 (a)에 도시된 바와 같이, 호스트 페이지 테이블 워크(Host page table walk)를 진행하지 않고, 가상머신 아이디(VM ID) 및 룩업테이블에 의해 레이어 아이디(Layer ID) 및 파티션 아이디(Part. ID)를 생성하여 레이어 아이디(Layer ID), 파티션 아이디(Part. ID) 및 게스트 물리주소(GPA)를 포함하는 호스트 물리주소(HPA)를 생성할 수 있다.
도 9는 종래의 가상화 주소 변환 방법과 도 4에서 설명한 본 발명의 일 실시예에 따른 메모리 관리 장치의 가상화 주소 변환 방법을 비교하는 도면이다.
도 9의 (a)는 종래 가상화 주소 변환 개념을 설명하기 위한 도면이고, 도 9의 (b)는 본 발명의 일 실시예에 따른 가상화 주소 변환 개념을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 메모리 관리 장치의 메모리 주소 변환을 설명하기 위한 도면이다.
도 5에 도시된 메모리 주소 변환은 도 4에 도시된 메모리 관리 장치에 의해 수행될 수 있다.
도 5에 도시된 510 및 520의 블록은 가상머신을 나타낸 것으로 가상머신이 주체가 되어 주소 변환을 수행함을 나타내는 것이 아니라 가상머신들 각각에 대응하는 가상주소(VA)가 존재하고, 이를 게스트 물리주소(GPA)로 변환함을 나타내기 위한 것이다.
도 3, 도 4 및 도 5를 참조하면, 가상머신 1(510) 및 가상머신 2(520)를 사용하는 컴퓨팅 환경에서 메모리 관리를 수행할 수 있다.
가상머신 1(510)의 응용프로그램(Application 1, Application 2)들은 0번지부터 시작하는 가상주소를 할당 받을 수 있다.
가상머신 2(520)의 응용프로그램(Application 3, Application 4)들도 0번지부터 시작하는 가상주소를 할당 받을 수 있다.
도 5는 두 개의 가상머신을 사용하는 컴퓨팅 환경을 도시하였으나, 한 개의 가상머신 또는 세 개 이상의 가상머신을 사용하는 컴퓨팅 환경에서도 본 발명의 메모리 관리 장치(400)를 적용할 수 있다.
변환부(410)는 각 가상머신(510, 520)의 응용프로그램들에 할당된 가상주소(VA)를 페이지테이블에 기초하여 게스트 물리주소(GPA)로 변환할 수 있다.
테이블 확인부(420)는 룩업테이블에 기초하여 해당 가상머신이 할당된 레이어 및 파티션을 확인할 수 있다.
하기 표 1은 룩업테이블의 예시이다.
VMID Layer ID Partition ID
1 0 1
2 7 15
표 1의 룩업테이블을 참조하면, 가상머신 1(520)의 경우 할당된 레이어의 레이어 아이디(Layer ID)는 0이고, 파티션 아이디(Partition ID)는 1임을 확인할 수 있다.
또한, 가상머신 1(510)의 가상머신 아이디(VMID)는 1일 수 있고, 가상머신 2(520)의 가상머신 아이디(VMID)는 2일 수 있다.
가상머신 2(520)의 경우 할당된 레이어의 레이어 아이디(Layer ID)는 7이고, 파티션 아이디(Partition ID)는 15임을 확인할 수 있다.
이때, 레이어 아이디는 도 3에 도시된 3차원 적층 레이어의 레이어를 식별하기 위한 정보이고, 파티션 아이디는 파티션을 식별하기 위한 정보일 수 있다.
즉, 가상머신 1(510)의 경우 레이어 0(310, Layer 0)에서, 파티션 1(Partition 1)에 할당됨을 확인할 수 있다.
주소 생성부(430)는 호스트 물리주소를 생성할 수 있다.
주소 생성부(430)는 룩업테이블에 의해 해당 가상머신이 할당된 레이어 아이디 및 파티션 아이디를 확인하여 레이어 아이디 및 파티션 아이디를 생성할 수 있다.
주소 생성부(430)는 변환부(410)로부터 게스트 물리주소를 확인할 수 있다.
주소 생성부(430)는 레이어 아이디, 파티션 아이디 및 게스트 물리주소를 포함하는 호스트 물리주소를 생성할 수 있다.
가상머신들(510, 520)은 호스트 물리주소에 의해 3차원 적층 레이어에 할당될 수 있다.
즉, 가상머신 1(510)은 0(레이어 아이디), 1(파티션 아이디) 및 게스트 물리주소로 구성된 호스트 물리주소를 가질 수 있다.
가상머신 2(520)는 7(레이어 아이디), 15(파티션 아이디) 및 게스트 물리주소로 구성된 호스트 물리주소를 가질 수 있다.
따라서, 본 발명의 일 실시예에 따른 메모리 관리 장치(400)는, 룩업테이블에 기초하여 레이어 아이디, 파티션 아이디 및 게스트 물리주소만으로 메모리를 할당하여 주소 변환에 따른 오버헤드를 최소화할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 메모리 관리 장치(400)는 기본 블록의 아이디를 사용하지 않고, 레이어 아이디 및 파티션 아이디를 사용하여 복수 개의 기본 블록들에 데이터를 인터리빙 할 수 있다.
예를 들어, 도 10에 도시된 바와 같이, 가상머신 1에 대한 데이터는 레이어 0의 각각의 기본 블록의 파티션 15들에 분산되어 저장될 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 메모리 관리 장치의 블록도이다.
도 3 및 도 6을 참조하면, 메모리 관리 장치(600)는 마이그레이션 결정부(610)와, 레이어 확인부(620)와, 업데이트부(630)를 포함한다.
메모리 관리 장치(600)는 도 3에 도시된 3차원 적층 레이어(310 내지 380)를 관리할 수 있다.
마이그레션 결정부(610)는 가상머신을 사용하는 컴퓨팅 환경에서 가상머신이 할당된 제1 레이어에 대한 마이그레이션 실행 여부를 결정할 수 있다.
예를 들면, 마이그레이션 결정부(610)는 가상머신을 사용하는 컴퓨팅 환경에서 가상머신이 데이터 접근 시, 가상머신의 데이터 접근 빈도 또는 3차원 적층 레이어(310 내지 380) 중 가상머신이 할당된 제1 레이어의 남은 공간을 확인하여 마이그레이션 실행 여부를 결정할 수 있다.
마이그레이션 결정부(610)는 데이터 접근이 확인된 경우 가상머신의 데이터 접근 빈도 또는 3차원 적층 레이어(310 내지 380) 중 가상머신이 할당된 제1 레이어의 남은 공간을 확인할 수 있다.
3차원 적층 레이어(310 내지 380)는 서로 각각 수평을 이루며 적층 되는 메모리 레이어들(310 내지 340) 및 스토리지 레이어들(350 내지 380)을 포함할 수 있다.
가상머신의 데이터 접근 빈도는 가상머신이 데이터에 접근한 횟수일 수 있다.
제1 레이어의 남은 공간은 제1 레이어를 구성하는 파티션들 중 비어있는 파티션들의 용량일 수 있다.
마이그레이션 결정부(610)는 확인된 가상머신의 데이터 접근 빈도가 기 설정된 빈도를 초과하는 경우 또는 제1 레이어의 남은 공간이 기 설정된 공간 이하인 경우 마이그레이션의 실행을 결정할 수 있다.
또한, 마이그레이션 결정부(610)는 제1 레이어가 스토리지 레이어인지 여부를 확인하여 스토리지 레이어인 경우 기 설정된 빈도를 초과하는 경우로 보아 마이그레이션의 실행을 결정할 수 있다.
즉, 본 발명의 일 실시예에 따른 메모리 관리 장치는 가상머신이 스토리지 레이어에 할당된 경우 효율적인 메모리 관리를 위해 더 빠른 레이어로 재할당되도록 레이어를 관리할 수 있다.
또한, 마이그레이션 결정부(610)는 기 설정된 일정 주기마다 마이그레이션의 실행을 결정할 수 있다.
즉, 메모리 관리 장치는 가상머신의 데이터 접근 빈도 또는 제1 레이어의 남은 공간의 확인 없이 일정 주기마다 마이그레이션을 실행할 수 있다.
레이어 확인부(620)는 마이그레이션 실행을 결정한 경우, 전체 레이어들 중 비어있는 파티션을 포함하는 하나 이상의 할당 가능 레이어에서 제2 레이어를 확인할 수 있다.
이때, 레이어들은 도 3에 도시된 3차원 적층 레이어 또는 도 12에 도시된 이종 레이어들일 수 있다.
할당 가능 레이어는 미 할당된(또는 비어있는) 파티션을 포함하는 레이어 또는 다른 가상머신이 할당되어 있으나, 다른 가상머신이 접근하지 않고 있는 파티션을 포함하는 레이어를 포함할 수 있다.
제2 레이어는 제1 레이어에서 가상머신의 데이터가 이동될 레이어일 수 있다.
레이어 확인부(620)는 확인된 할당 가능 레이어들 중 가장 적합한 하나의 레이어(제2 레이어)를 확인할 수 있다.
예를 들면, 레이어 확인부(620)는 제1 레이어의 공간 부족으로 마이그레이션 실행을 결정한 경우, 필요 공간을 만족하는 레이어들을 할당 가능 레이어들로 확인할 수 있다.
또한, 레이어 확인부(620)는 데이터 접근 빈도에 의해 마이그레이션 실행을 결정한 경우, 필요 공간을 만족하고 제1 레이어에 비해 속도가 빠른 레이어들을 할당 가능 레이어들로 확인할 수 있다.
이때, 할당 가능 레이어들 각각은 메모리 레이어일 수도 있고, 스토리지 레이어일 수도 있다.
레이어 확인부(620)는 확인된 할당 가능 레이어들 중 가장 성능이 좋은 레이어를 제2 레이어로 확인할 수 있다.
예를 들면, 레이어 확인부(620)는 공간 부족에 의해 마이그레이션의 실행을 결정한 경우 하나의 메모리 레이어와 하나의 스토리지 레이어가 할당 가능 레이어로 결정되었다면 비교적 속도가 빠른 메모리 레이어를 제2 레이어로 확인할 수 있다.
또는, 레이어 확인부(620)는 공간 부족에 의해 마이그레이션의 실행을 결정한 경우 두 개의 스토리지 레이어들이 할당 가능 레이어로 결정될 수 있고, 이 중 빠른 속도를 가지는 레이어를 제2 레이어로 확인할 수 있다.
또한, 레이어 확인부(620)는 데이터 접근 횟수에 의해 마이그레이션의 실행을 결정한 경우, 제1 레이어 보다 빠른 속도를 가지는 레이어를 할당 가능 레이어들로 확인하고, 이중 가장 빠른 속도를 가지는 레이어를 제2 레이어로 확인할 수 있다.
이때, 제1 레이어가 스토리지 레이어인 경우 제2 레이어는 메모리 레이어일 수 있다.
제1 레이어가 스토리지 레이어인 경우에도 제2 레이어는 제1 레이어보다 빠른 스토리지 레이어로 확인될 수 있다.
제1 레이어가 메모리 레이어인 경우 제2 레이어는 제1 레이어 보다 빠른 메모리 레이어일 수도 있다.
또한, 레이어 확인부(620)는 공간 부족과 데이터 접근 횟수에 의해 마이그레이션의 실행을 결정한 경우, 필요 공간을 만족하는 레이어들을 할당 가능 레이어들로 확인할 수 있다.
또한, 마이그레이션 결정부(610)는 데이터 접근 빈도에 의해 마이그레이션이 필요하다고 판단한 경우 제1 레이어가 스토리지 레이어이나 메모리 레이어에 빈 공간이 없는 경우 해당 메모리 레이어의 데이터를 우선적으로 다른 비어있는 스토리지 레이어로 이동시키고, 제1 레이어(스토리지 레이어)에서 해당 메모리 레이어로 데이터를 이동 및 가상머신을 할당할 수 있다.
레이어 확인부(620)는 할당 가능 레이어들 중 가장 빠른 속도를 가지는 레이어를 제2 레이어로 확인할 수 있다.
또한, 레이어 확인부(620)는 일정 주기마다 마이그레이션을 실행하는 경우, 현재 가상머신이 할당된 제1 레이어보다 좋은 성능을 가지는 레이어 중 할당이 가능한 레이어들을 할당 가능 레이어로 결정하고, 할당 가능 레이어 중 최고의 성능을 가지는 레이어를 제2 레이어로 확인할 수 있다.
최고의 성능을 가지는 레이어는 레이어 속도, 용량 등을 비교하여 확인할 수 있다.
업데이트부(630)는 가상머신의 데이터를 제1 레이어에서 제2 레이어로 이동시키고, 룩업테이블을 제2 레이어에 대한 정보로 업데이트할 수 있다.
룩업테이블은 가상머신에 지정된 가상머신 아이디, 전체 레이어들 중 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함할 수 있다.
레이어에 대한 정보는 이종 레이어들을 구성하는 레이어들 각각을 식별하기 위한 정보일 있다.
예를 들면, 레이어에 대한 정보는 레이어 아이디(Layer ID)일 수 있다.
파티션에 대한 정보는 레이어를 구성하는 파티션들 각각을 식별하기 위한 정보일 수 있다.
예를 들면, 파티션에 대한 정보는 파티션 아이디(Partition ID)일 수 있다.
업데이트부(630)는 해당 가상머신에 할당된 영역에 대한 접근이 불가능하도록 룩업테이블에 엑세서블 플래그를 설정할 수 있다.
업데이트부(630)는 가상머신의 데이터를 제1 레이어에서 제2 레이어로 이동시킬 수 있다.
이때, 업데이트부(630)는 데이터 카피(data copy)를 위한 버퍼(buffer) 및 컨트롤(control) 로직에 대한 로직 레이어(logic layer)가 따로 있는 경우, 스토리지 레이어에서 메모리 레이어로 이동시키는 경우, 이동시킬 데이터가 스토리지 로직 레이어(storage logic layer)로 이동한 뒤 다시 메모리 로직 레이어(memory logic layer)로 이동된 뒤, 다시 메모리 로직 레이어에서 메모리 레이어로 이동시킬 수 있다.
또는, 업데이트부(630)는 스토리지 레이어에서 스토리지 레이어로, 메모리 레이어에서 메모리 레이어로 데이터를 이동시키는 경우, 이동시킬 데이터가 해당 로직 레이어로 이동한 뒤에 이동될 레이어로 이동시킬 수 있다.
또는, 업데이트부(630)는 데이터 카피를 위한 버터 및 컨트롤 로직이 각 레이어 또는 기본 블록에 존재하는 경우, 데이터는 레이어에서 이동될 레이어로 바로 이동시킬 수 있다.
업데이트부(630)는 룩업테이블을 제2 레이어에 대한 정보로 업데이트할 수 있다.
제2 레이어에 대한 정보는 제2 레이어의 레이어 아이디 및 파티션 아이디일 수 있다.
업데이트부(630)는 해당 가상머신에 할당된 영역에 대한 접근이 가능하도록 룩업테이블에 엑세서블 플래그의 설정을 해제할 수 있다.
이하에서는 룩업테이블의 예시[표 2]를 참조하여 메모리 관리 장치의 도 3에 도시된 3차원 적층 레이어에 대한 관리 동작을 설명한다.
VMID Layer ID Partition ID Accesible Flag
1 0 1 1
2 7 15 1
3 1 3 1
표 2의 룩업테이블을 참조하면, 룩업테이블은 가상머신 아이디(VMID), 레이어 아이디(Layer ID), 파티션 아이디(Partition ID) 및 엑세서블 플래그(Accesible Flag)의 설정(0) 또는 해제(1)를 포함할 수 있다.
메모리 관리 장치(600)는 가상머신 1 내지 가상머신 3(VM 1, VM 2, VM 3)을 사용하는 컴퓨팅 환경에서 사용될 수 있다.
메모리 관리 장치(600)는 가상머신 2(VM 2)가 데이터가 저장된 레이어 7(Layer 7)에 접근한다고 가정하면, 가상머신 2(VM 2)의 데이터 접근 빈도 또는 남은 공간을 확인하여 마이그레이션 실행 여부를 결정할 수 있다.
표 2를 참조하면, 마이그레이션 결정부(610)는 가상머신 2가 할당된 레이어 7(Layer 7)에의 데이터 접근 빈도가 큰 것으로 확인한 경우 마이그레이션의 실행을 결정할 수 있다.
레이어 확인부(620)는 할당 가능 레이어를 확인할 수 있다.
도 3을 참조하면, 레이어 확인부(620)는 3차원 적층 레이어의 레이어 0 내지 레이어 3(310, 320, 330, 340)을 할당 가능 레이어로 확인할 수 있다.
이는 가상머신 2가 할당된 레이어 7이 스토리지 레이어(레이어 4 내지 레이어 7) 중 가장 빠른 속도를 가지는 것을 전제로 한다.
따라서, 레이어 4 내지 레이어 6(350 내지 370)은 할당 가능 레이어가 될 수 없다.
표 2를 참조하면, 가상머신 1 및 가상머신 3(VM 1, VM 3) 각각이 레이어 0(Layer 0)의 파티션 1(Partition 1)과 레이어 1(Layer 1)의 파티션 3(Partition 3)에 할당되어 있으므로, 레이어 2(Layer 2) 및 레이어 3(Layer 3)에 할당되거나, 레이어 0 및 레이어 1의 미 할당된 파티션에 할당될 수 있다.
즉, 레이어 확인부(620)는 제1 레이어(레이어 7)보다 빠른 메모리 레이어들(레이어 0 내지 레이어 3)을 할당 가능 레이어들로 확인할 수 있다.
레이어 확인부(620)는 할당 가능 레이어들 중 공간을 만족하고 가장 속도가 빠른 레이어 0(Layer 0)을 제2 레이어로 확인할 수 있다.
본 설명은 스토리지 레이어(레이어 7)에서 메모리 레이어(레이어 0)으로의 이동 과정을 일 예로 설명하나, 도 6에 도시된 메모리 관리 장치(600)는 남은 레이어들이 스토리지 레이어들뿐이라면, 우선적으로 제2 레이어로 재할당하고자 하는 메모리 레이어의 데이터를 비어있는 스토리지 레이어로 이동시키고, 해당 메모리 레이어로 마이그레이션할 수 있다.
즉, 도 6에 도시된 메모리 관리 장치(600)는 성능을 최대화하기 위해 최적의 메모리 관리 방식을 결정하여 관리할 수 있다.
업데이트부(630)는 먼저, 가상머신 2가 할당된 영역(제1 레이어)에 접근이 불가능하도록 하기 표 3과 같이 엑세서블 플래그(0)를 설정할 수 있다.
VMID Layer ID Partition ID Accesible Flag
1 0 1 1
2 7 15 0
3 1 3 1
업데이트부(630)는 다음, 가상머신 2의 데이터를 가상머신 1이 할당된 레이어 0(Layer 0)의 다른 공간을 만족하는 파티션 2(Partition 2)로 이동시킨다.
업데이트부(630)는 다음, 하기 표 4와 같이, 가상머신 2의 레이어 아이디와, 파티션 아이디를 제2 레이어에 대한 정보(레이어 0 및 파티션 2)로 업데이트한다.
VMID Layer ID Partition ID Accesible Flag
1 0 1 1
2 0 2 0
3 1 3 1
업데이트부(630)는 다음, 가상머신 2에 할당된 영역에 대한 접근이 가능하도록 하기 표 5와 같이, 엑세서블 플래그의 설정을 해제(1)한다.
VMID Layer ID Partition ID Accesible Flag
1 0 1 1
2 0 2 1
3 1 3 1
따라서, 본 발명의 다른 일 실시예에 따른 메모리 관리 장치(600)는, 가상머신을 사용하는 컴퓨팅 환경에서 3차원 적층 레이어를 관리하는 경우 룩업테이블을 이용하여 보다 쉽게 메모리 관리를 수행할 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 관리 방법의 흐름도이다.
도 7을 참조하면, 메모리 관리 장치는 S710 단계에서, 가상머신을 사용하는 컴퓨팅 환경에서 가상주소를 페이지테이블에 기초하여 게스트 물리주소로 변환한다.
메모리 관리 징치는 S720 단계에서, 가상머신에 지정된 가상머신 아이디, 레이어들 중 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함하는 룩업테이블을 확인한다.
메모리 관리 장치는 S730 단계에서, 룩업테이블에 기초하여 게스트 물리주소, 가상머신에 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함하는 호스트 물리주소를 생성한다.
도 7에 도시된 메모리 관리 방법은 도 3 내지 도 6을 참조하여 설명한 메모리 관리 장치의 동작 방법과 동일하므로 이외 상세한 설명은 생략한다.
도 8은 본 발명의 다른 일 실시예에 따른 메모리 관리 방법의 흐름도이다.
도 8을 참조하면, 메모리 관리 장치는 S810 단계에서, 가상머신을 사용하는 컴퓨팅 환경에서 상기 가상머신이 할당된 제1 레이어에 대한 마이그레이션 실행 여부를 결정한다.
메모리 관리 장치는 S820 단계에서, 마이그레션 실행을 결정한 경우, 레이어들 중 비어있는 파티션을 포함하는 하나 이상의 할당 가능 레이어에서 제2 레이어를 확인한다.
메모리 관리 장치는 S830 단계에서, 가상머신의 데이터를 상기 제1 레이어에서 제2 레이어로 이동시키고, 룩업테이블을 제2 레이어에 대한 정보로 업데이트 한다.
도 8에 도시된 메모리 관리 방법은 도 3 내지 도 6을 참조하여 설명한 메모리 관리 장치의 동작 방법과 동일하므로 이외 상세한 설명은 생략한다.
도 11은 본 발명의 일 실시예에 따른 메모리 관리 장치를 적용한 메모리 관리 시스템의 블록도이다.
도 11을 참조하면, 메모리 관리 시스템은 마스터(Master, 1110)와, 메모리 컨트롤러(Mem. Ctrl., 1120)와, 메모리 큐브(HMC, 1130)을 포함할 수 있다.
마스터(Master, 1110)는 씨피유(CPU, Central Processing Unit), 씨피유 캐쉬(CPU cache), 그래픽 처리 장치(Graphics Processing Unit, GPU) 등의 가속기일 수 있다.
메모리 컨트롤러(Mem Ctrl, 1120)는 스택 컨트롤러(1121)와, 복수의 볼트 컨트롤러(1122-1 내지 1122-16)를 포함할 수 있다.
이때, 도 4에 도시된 메모리 관리 장치는 스택 컨트롤러(1121)로 구현될 수 있다.
또한, 도 6에 도시된 메모리 관리 장치는 메모리 컨트롤러(1120)로 구현될 수 있다.
메모리 컨트롤러(1120)는 물리적으로 메모리 큐브(1130)와 함께 구성될 수 있고, 메모리 큐브(1130)와 별도로 구성될 수 있다.
또한, 스택 컨트롤러(1121)와 볼트 컨트롤러(1122-1 내지 1122-16)는 도 11에 도시된 것과 달리 물리적으로 분리되어 구성될 수도 있다.
메모리 큐브(1130)는 3차원의 메모리 장치일 수 있다.
예를 들면, 도 11에 도시된 메모리 큐브(1130)는 도 3에 도시된 3차원 적층 레이어일 수 있다.
메모리 큐브(1130)는 복수의 레이어를 포함할 수 있다.
레이어들 각각은 16개의 기본 블록들(Vault 1 내지 Vault 16)로 구성될 수 있다.
기본 블록들(Vault 1 내지 Vault 16) 각각은 서로 다른 기본 블록들과 데이터를 주고 받으며 통신을 수행할 수 있다.
기본 블록들(Vault 1 내지 Vault 16) 각각은 동일한 용량 크기로 분리된 파티션들을 포함할 수 있다.
레이어들 각각은 레이어 컨트롤러(1120)의 제어에 의해 제어될 수 있다.
예를 들면, 레이어들의 Vault 1은 제1 볼트 컨트롤러(1122-1)에 의해 제어되고, 레이어들의 Vault 2는 제2 볼트 컨트롤러(1122-2)에 의해 제어되며, 레이어들의 Vault 16은 제16 볼트 컨트롤러(1122-16)에 의해 제어될 수 있다.
스택 컨트롤러(1121)는 마스터(1110)으로부터 수신한 정보들에 의해 호스트 물리주소를 생성하고, 해당 Vault를 제어하는 볼트 컨트롤러에 호스트 물리주소를 전달할 수 있다.
스택 컨트롤러(1121)는 룩업테이블을 이용하여 가상머신 아이디를 레이어 아이디 및 파티션 아이디로 변환할 수 있다.
스택 컨트롤러(1121)는 가상주소를 게스트 물리주소로 변환할 수 있다.
스택 컨트롤럴(1121)는 레이어 아이디, 파티션 아이디 및 게스트 물리주소로 구성된 호스트 물리 주소를 생성할 수 있다.
스택 컨트롤러(1121)는 마이그레이션 시 룩업테이블을 업데이트하고 모든 볼트(Vault)에 마이그레이션 명령을 전달할 수 있다.
스택 컨트롤러(1121)는 새로 생성된 가상머신에 레이어 및 파티션을 할당할 수 있다.
또한, 스택 컨트롤러(1121)는 게스트 물리주소를 볼트 아이디(Vault ID)로 변환(predefined bit-mapping)할 수 있다.
볼트 컨트롤러(1122-1 내지 1122-16)는 호스트 물리주소에 포함된 레이어 아이디, 파티션 아이디, 게스트 물리주소에 의해 해당 위치의 데이터에 접근할 수 있다.
볼트 컨트롤러(1122-1 내지 1122-16)는 수신한 호스트 물리주소에 기초하여 메모리 큐브(1130)을 구성하는 레이어 및 파티션의 데이터를 읽거나, 쓰거나 마이그레이션을 수행할 수 있다.
볼트 컨트롤러(1122-1 내지 1122-16)는 레이어들 간 데이터 마이그레이션을 제어할 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 관리 장치가 관리하는 이종 레이어들을 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 관리 장치는 도 3에 도시된 3차원 적층 레이어뿐만 아니라 서로 달리 패키징된 이종 레이어들을 관리할 수 있다.
이종 레이어들은 시스템(1200)내에 사용할 수 있는 모든 메모리들을 의미할 수 있다.
이종 레이어들은 레이어 0, 레이어 1-1 내지 레이어 1-3, 레이어 2(1210, 1220-1, 1220-2, 1220-3, 1230)를 포함할 수 있다.
이종 레이어들은 버스(1201)를 통해 서로 통신을 수행할 수 있다.
이종 레이어들은 서로 다른 특성들을 갖는 레이어들을 포함할 수 있다.
예를 들면, 레이어 0(1210)은 메모리 레이어일 수 있다.
메모리 레이어는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capactitor RAM), 또는 TTRAM(Twin Transisor RAM)과 같이 현존하는 휘발성 메모리(volatile memory)와 현재 개발 중인 휘발성 메모리를 포함할 수 있다.
레이어 2(1230)는 스토리지 레이어일 수 있다.
스토리지 레이어는 플래시-기반 메모리, MMC(multimedia card), eMM(embedded MMC), UFS(universal flash storage), 솔리드 스테이트 드라이브(solid state drive), eSSD(embedded SSD), MRAM(Magnetic RAM), PRAM(Phase-change RAM), ReRAM(Resistive RAM)과 같이 현존하는 비휘발성 메모리(non-volatile memory)와 현재 개발 중인 비휘발성 메모리를 포함할 수 있다.
레이어 1(1220-1 내지 1220-3)은 3개의 레이어가 적층된 3차원 레이어일 수 있다.
레이어 1(1220-1 내지 1220-3)은 레이어 1-1(1220-1), 레이어 1-2(1220-2), 레이어 1-3(1220-3)을 포함할 수 있다.
레이어 1-1(1220-1), 레이어 1-2(1220-2) 및 레이어 1-3(1220-3)은 모두 스토리지 레이어일 수 있다.
또는, 레이어 1-1(1220-1), 레이어 1-2(1220-2) 및 레이어 1-3(1220-3)은 모두 스토리지 레이어일 수 있다.
또는, 레이어 1-1(1220-1)은 스토리지 레이어이고, 레이어 1-2(1220-2) 및 레이어 1-3(1220-3)은 메모리 레이어일 수 있다.
다시 말해서, 레이어 1(1220-1 내지 1220-3)은 동일한 특성 또는 동일한 종류의 레이어들로 구성될 수 있을 뿐만 아니라 서로 다른 특성을 갖는 레이어들로 구성될 수도 있다.
도 12에 도시된 레이어 1은 3개의 레이어들(1220-1 내지 1220-3)이 적층된 3차원 적층 레이어이나, 2개의 레이어들 또는 4개 이상의 레이어들이 적층된 3차원 적층 레이어이거나, 적층되지 않은 하나의 단층 레이어일 수 있다.
또한, 레이어 0(1210) 또는 레이어 2(1230)도 3차원 적층 레이어일 수 있다.
도 12에는 레이어 0 내지 2가 도시되어 있으나, 두 개 이하 또는 4 개 이상의 레이어를 포함할 수 있다.
또한, 메모리 관리 장치가 관리하는 복수의 레이어들은 서로 동일한 특성을 갖는 메모리일 수도 있다.
각 레이어들(1210, 1220-1 내지 1220-3, 1230)은 복수 개의 기본 블록들을 포함할 수 있다.
기본 블록들 각각은 독립적으로 통신이 가능한 구성 단위일 수 있다.
또는, 기본 블록들은 사용자의 설정에 의해 정해지는 구성 단위일 수 있다.
즉, 기본 블록들 각각은 데이터 통신을 제어하는 컨트롤러(도시 되지 않음)에 연결될 수 있다.
레이어들(1210, 1220-1 내지 1220-3, 1230)의 기본 블록들 각각은 단위 용량을 나타내는 복수 개의 파티션을 포함한다.
파티션은 기본 블록의 용량(storage capacity)을 동일한 크기로 나눈 단위일 수 있다.
가상머신들 각각은 하나의 레이어의 한 개 이상의 파티션에 할당될 수 있으며, 룩업테이블을 통해 주소 변환을 진행할 수 있다.
파티션의 용량 크기는 가변적으로 설정될 수 있다.
도 4 내지 도 11은 도 3에 도시된 3차원 적층 레이어를 중심으로 메모리 관리 장치의 메모리 관리 방식을 설명하였으나, 본 발명의 메모리 관리 장치는 도 12을 참조하여 설명한 이종 레이어들 또는 기타 모든 형태의 이종 레이어들을 관리할 수 있다.
메모리 관리 장치의 도 12에 도시된 이종 레이어들을 관리하는 방식은 도 4 내지 11을 참조하여 설명한 메모리 관리 방식과 동일하므로 이외 상세한 설명은 생략한다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (20)

  1. 가상머신을 사용하는 컴퓨팅 환경에서 가상주소를 페이지테이블에 기초하여 게스트 물리주소로 변환하는 단계;
    상기 가상머신에 지정된 가상머신 아이디, 전체 레이어들 중 상기 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함하는 룩업테이블을 확인하는 단계; 및
    상기 룩업테이블에 기초하여 상기 게스트 물리주소, 상기 가상머신에 할당된 레이어에 대한 정보 및 상기 파티션에 대한 정보를 포함하는 호스트 물리주소를 생성하는 단계를 포함하고,
    상기 레이어들은 실리콘 관통 비아홀에 의해 적층되어 3차원 적층 레이어를 구성하며,
    상기 3차원 적층 레이어는 복수개의 다른 성능을 가지는 레이어들이 수평을 이루며 적층되고, 각 레이어들은 실리콘 관통 비아홀을 통해 수직 통신이 가능하며,
    상기 복수개의 레이어들 각각은 독립적인 통신 채널을 가지는 복수개의 기본 블록들을 포함하고, 상기 복수개의 기본 블록들 각각은 단위 용량을 가지는 복수개의 파티션들을 포함하며,
    상기 레이어에 대한 정보는 상기 가상머신이 할당된 레이어의 레이어 아이디이고, 상기 파티션에 대한 정보는 상기 가상머신이 할당된 레이어의 파티션 아이디인 메모리 관리 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 가상머신의 데이터는 상기 할당된 레이어에 포함되는 복수개의 기본 블록들에 인터리빙되는
    메모리 관리 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 가상머신을 사용하는 컴퓨팅 환경에서 가상주소를 페이지테이블에 기초하여 게스트 물리주소로 변환하는 변환부;
    상기 가상머신에 지정된 가상머신 아이디, 전체 레이어들 중 상기 가상머신이 할당된 레이어에 대한 정보 및 파티션에 대한 정보를 포함하는 룩업테이블을 확인하는 테이블 확인부; 및
    상기 룩업테이블에 기초하여 상기 게스트 물리주소, 상기 가상머신에 할당된 레이어에 대한 정보 및 상기 파티션에 대한 정보를 포함하는 호스트 물리주소를 생성하는 주소 생성부를 포함하고,
    상기 레이어들은 실리콘 관통 비아홀에 의해 적층되어 3차원 적층 레이어를 구성하며,
    상기 3차원 적층 레이어는 복수개의 다른 성능을 가지는 레이어들이 수평을 이루며 적층되고, 각 레이어들은 실리콘 관통 비아홀을 통해 수직 통신이 가능하며,
    상기 복수개의 레이어들 각각은 독립적인 통신 채널을 가지는 복수개의 기본 블록들을 포함하고, 상기 복수개의 기본 블록들 각각은 단위 용량을 가지는 복수개의 파티션들을 포함하며,
    상기 레이어에 대한 정보는 상기 가상머신이 할당된 레이어의 레이어 아이디이고, 상기 파티션에 대한 정보는 상기 가상머신이 할당된 레이어의 파티션 아이디인 메모리 관리 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제11항에 있어서,
    상기 가상머신의 데이터는 상기 할당된 레이어에 포함되는 복수개의 기본 블록들에 인터리빙되는
    메모리 관리 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020180070887A 2018-06-20 2018-06-20 가상화 시스템의 메모리 관리 장치 및 그 방법 KR102067735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180070887A KR102067735B1 (ko) 2018-06-20 2018-06-20 가상화 시스템의 메모리 관리 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180070887A KR102067735B1 (ko) 2018-06-20 2018-06-20 가상화 시스템의 메모리 관리 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20190143214A KR20190143214A (ko) 2019-12-30
KR102067735B1 true KR102067735B1 (ko) 2020-01-17

Family

ID=69102913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180070887A KR102067735B1 (ko) 2018-06-20 2018-06-20 가상화 시스템의 메모리 관리 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR102067735B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219048B2 (ja) * 1998-02-27 2001-10-15 日本電気株式会社 アドレス変換方法及び方式並びにプログラムを記録した機械読み取り可能な記録媒体
US9697147B2 (en) * 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
KR20150044370A (ko) 2013-10-16 2015-04-24 삼성전자주식회사 이종 메모리들을 관리하는 시스템들
US9672354B2 (en) * 2014-08-18 2017-06-06 Bitdefender IPR Management Ltd. Systems and methods for exposing a result of a current processor instruction upon exiting a virtual machine

Also Published As

Publication number Publication date
KR20190143214A (ko) 2019-12-30

Similar Documents

Publication Publication Date Title
US9760497B2 (en) Hierarchy memory management
US10782903B2 (en) Memory system and method for controlling nonvolatile memory
US10824341B2 (en) Flash-based accelerator and computing device including the same
US9648081B2 (en) Network-attached memory
JP6709180B2 (ja) メモリシステムおよび制御方法
JP6730434B2 (ja) ハイブリッドキャッシュ
TW201923587A (zh) 非揮發性記憶體設備中的命名空間分配
US10901627B1 (en) Tracking persistent memory usage
EP2581828B1 (en) Method for creating virtual machine, virtual machine monitor and virtual machine system
KR20170095251A (ko) 캐시 일관성을 가진 멀티-코어 프로세서
TW201405427A (zh) 用以藉由可操作為多重虛擬機器之多重系統以改良共享儲存快取中之靈活性之方法及結構
KR20200016809A (ko) 솔리드-스테이트 스토리지 미디어의 격리 영역들의 가상화
WO2018028529A1 (zh) 无锁io处理方法及其装置
US10474359B1 (en) Write minimization for de-allocated memory
CN113568562A (zh) 一种存储系统、内存管理方法和管理节点
JP2017138982A (ja) ポリモルフィック格納装置
CN112714906A (zh) 用以使用dram来作为用于高效云应用的慢速可按字节寻址存储器的缓存的方法和装置
KR102067735B1 (ko) 가상화 시스템의 메모리 관리 장치 및 그 방법
KR102120033B1 (ko) 가상화 시스템의 메모리 관리 장치 및 그 방법
US20160170653A1 (en) System and method for ballooning wth assigned devices
EP4120087B1 (en) Systems, methods, and devices for utilization aware memory allocation
US11714753B2 (en) Methods and nodes for handling memory
US20240111672A1 (en) Data co-location using address hashing for high-performance processing in memory
KR20240029419A (ko) z스왑 가속을 위한 데이터 처리 장치 및 방법
JP2022091981A (ja) コントローラ

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant