KR20240029419A - z스왑 가속을 위한 데이터 처리 장치 및 방법 - Google Patents

z스왑 가속을 위한 데이터 처리 장치 및 방법 Download PDF

Info

Publication number
KR20240029419A
KR20240029419A KR1020220107841A KR20220107841A KR20240029419A KR 20240029419 A KR20240029419 A KR 20240029419A KR 1020220107841 A KR1020220107841 A KR 1020220107841A KR 20220107841 A KR20220107841 A KR 20220107841A KR 20240029419 A KR20240029419 A KR 20240029419A
Authority
KR
South Korea
Prior art keywords
data
memory
swap
entry
compressed
Prior art date
Application number
KR1020220107841A
Other languages
English (en)
Inventor
신용삼
오덕재
조연곤
박성욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220107841A priority Critical patent/KR20240029419A/ko
Priority to US18/128,649 priority patent/US20240069810A1/en
Priority to CN202310712675.8A priority patent/CN117631971A/zh
Priority to EP23180634.0A priority patent/EP4332779A1/en
Publication of KR20240029419A publication Critical patent/KR20240029419A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/509—Offload
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/282—Partitioned cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G06F2212/284—Plural cache memories being distributed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

z스왑 가속을 위한 데이터 처리 장치 및 방법이 개시된다. 호스트(host)와 이격되고, 상기 호스트와 연동하여 메모리의 데이터를 처리하는 데이터 처리 장치에 있어서, 일 실시예에 따른 데이터 처리 장치는, 상기 호스트로부터 명령을 수신하고, 상기 명령에 응답하여 상기 데이터의 압축 또는 압축 해제를 수행하고, 압축된 데이터의 엔트리(entry)를 관리하는 메모리 컨트롤러와, 상기 엔트리에 기초하여 상기 데이터 또는 압축된 데이터를 저장하는 버퍼를 포함한다.

Description

z스왑 가속을 위한 데이터 처리 장치 및 방법{APPARATUS AND METHOD OF DATA PROCESSING FOR ZSWAP ACCELERATION}
실시예들은 z스왑 가속을 위한 데이터 처리 장치 및 방법에 관한 것이다.
스왑(swap)은 시스템에서 응용프로그램에 할당할 주 메모리 영역이 부족한 경우, 응용에 할당된 메모리 일부를 비교적 용량이 큰 보조기억장치(예: SSD(Solid State Drive, HDD(Hard Disk Drive))로 이동시킴으로써 메모리 부족 현상을 해결하고자 하는 메모리 관리 기법이다.
운영체제는 시스템에서 주 메모리 영역이 부족한 경우 응용프로그램에 이미 할당된 메모리 영역의 데이터 (예: 가상 메모리를 사용하는 리눅스 시스템에서의 페이지(page))를 보조기억장치로 이용되는 비-휘발성 메모리의 스왑 영역으로 이동시켜 주 메모리 공간을 확보함으로써, 메모리 부족 현상을 해소할 수 있다.
보조 기억 장치로 데이터(예: 페이지)를 이동하는 것은 많은 비용을 필요로 한다. 주 메모리에 비해 상대적으로 느린 시스템 버스를 통하여 데이터를 전송해야 하며, 또 필요한 경우 저장된 데이터를 다시 주 메모리로 읽어와야 한다. 이때 응용의 성능이 저하될 수 있다.
이러한, 성능의 저하를 방지하기 위해, 데이터를 보조 기억 장치로 이동시키지 않고, 압축하여 주 메모리에 저장하여 사용하는 데이터 처리 방식이 사용될 수 있다.
호스트(host)와 이격되고, 상기 호스트와 연동하여 메모리의 데이터를 처리하는 데이터 처리 장치에 있어서, 일 실시예에 따른 데이터 처리 장치는, 상기 호스트로부터 명령을 수신하고, 상기 명령에 응답하여 상기 데이터의 압축 또는 압축 해제를 수행하고, 압축된 데이터의 엔트리(entry)를 관리하는 근접 메모리 프로세싱 유닛과, 상기 엔트리에 기초하여 상기 데이터 또는 압축된 데이터를 저장하는 버퍼를 포함한다.
상기 명령은, 상기 버퍼에 저장된 데이터 또는 압축된 데이터에 대한 스왑 인(swap-in) 명령 및 스왑 아웃(swap-out) 명령을 포함할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 압축된 데이터 기초하여 트리 구조 또는 해시(hash) 구조로 구성된 엔트리 트리를 생성하고, 상기 엔트리 트리에 기초하여 상기 엔트리를 관리할 수 있다.
상기 버퍼는, 입력 버퍼 및 출력 버퍼를 포함하고, 상기 근접 메모리 프로세싱 유닛은, 상기 호스트로부터 상기 입력 버퍼에 저장된 데이터에 대한 정보를 수신하여 읽기(read)를 수행하고, 상기 출력 버퍼에 상기 데이터의 쓰기(write)를 수행하고, 쓰여진 데이터에 대한 정보를 상기 호스트로 출력할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 호스트로부터 스왑 아웃 명령을 수신한 경우, 상기 스왑 아웃 명령에 기초하여 스왑 아웃 파라미터를 설정하고, 상기 스왑 아웃 파라미터에 기초하여 데이터의 압축 여부를 결정하고, 상기 압축된 데이터가 저장될 영역을 할당하고, 상기 스왑 아웃 파라미터 및 상기 영역에 기초하여 상기 엔트리를 업데이트할 수 있다.
상기 스왑 아웃 파라미터는, 상기 데이터의 유형, 상기 데이터의 오프셋 및 상기 데이터의 압축 여부를 포함할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 영역의 주소, 상기 데이터의 유형 및 상기 데이터의 오프셋에 기초하여 상기 엔트리를 생성하고, 엔트리 트리에 상기 엔트리를 삽입함으로써 상기 엔트리를 업데이트할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 호스트로부터 스왑 인 명령을 수신한 경우, 상기 스왑 인 명령에 기초하여 스왑 인 파라미터를 설정하고, 상기 스왑 인 파라미터에 기초하여 상기 압축된 데이터를 검색하고, 상기 압축된 데이터의 압축 해제를 수행하고, 상기 압축 해제된 데이터를 상기 미리 결정된 메모리 영역으로 출력할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 압축된 데이터의 타입 및 상기 압축된 데이터의 오프셋에 기초하여 상기 압축된 데이터를 검색할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 스왑 인 파라미터에 포함된 상기 압축된 데이터의 압축 해제 옵션에 기초하여 상기 압축 해제를 수행할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 압축 해제된 데이터에 대응하는 엔트리를 엔트리 트리로부터 삭제할 수 있다.
상기 근접 메모리 프로세싱 유닛은, 상기 데이터 또는 상기 압축 해제된 데이터를 근접 메모리 영역에 저장할 수 있다.
호스트와 이격된 지점에서 상기 호스트와 연동하여 메모리의 데이터를 처리하는 데이터 처리 방법에 있어서, 일 실시예에 따른 데이터 처리 방법은, 상기 호스트로부터 명령을 수신하는 단계와, 상기 명령에 응답하여 상기 데이터의 압축 또는 압축 해제를 수행하는 단계와, 압축된 데이터의 엔트리를 관리하는 단계와, 엔트리에 기초하여 상기 데이터 또는 압축된 데이터를 버퍼에 저장하는 단계를 포함한다.
상기 명령은, 상기 버퍼에 저장된 데이터 또는 압축된 데이터에 대한 스왑 인(swap-in) 명령 및 스왑 아웃(swap-out) 명령을 포함할 수 있다.
상기 엔트리를 관리하는 단계는, 상기 압축된 데이터 기초하여 트리 구조 또는 해시 구조로 구성된 엔트리 트리를 생성하는 단계와, 상기 엔트리 트리에 기초하여 상기 엔트리를 관리하는 단계를 포함할 수 있다.
상기 저장하는 단계는, 상기 호스트로부터 입력 버퍼에 저장된 데이터에 대한 정보를 수신하여 상기 입력 버퍼에 대한 읽기(read)를 수행하는 단계와, 출력 버퍼에 상기 데이터의 쓰기(write)를 수행하고, 쓰여진 데이터에 대한 정보를 상기 호스트로 출력하는 단계를 포함할 수 있다.
상기 호스트로부터 스왑 아웃 명령을 수신한 경우, 상기 데이터의 압축 또는 압축 해제를 수행하는 단계는, 상기 스왑 아웃 명령에 기초하여 스왑 아웃 파라미터를 설정하는 단계와, 상기 스왑 아웃 파라미터에 기초하여 데이터의 압축 여부를 결정하는 단계를 포함하고, 상기 엔트리를 관리하는 단계는, 상기 압축된 데이터가 저장될 영역을 할당하는 단계와, 상기 스왑 아웃 파라미터 및 상기 영역에 기초하여 상기 엔트리를 업데이트하는 단계를 포함할 수 있다.
상기 스왑 아웃 파라미터는, 상기 데이터의 유형, 상기 데이터의 오프셋 및 상기 데이터의 압축 여부를 포함할 수 있다.
상기 엔트리를 업데이트하는 단계는, 상기 영역의 주소, 상기 데이터의 유형 및 상기 데이터의 오프셋에 기초하여 상기 엔트리를 생성하는 단계와, 엔트리 트리에 상기 엔트리를 삽입함으로써 상기 엔트리를 업데이트하는 단계를 포함할 수 있다.
상기 호스트로부터 스왑 인 명령을 수신한 경우, 상기 데이터의 압축 또는 압축 해제를 수행하는 단계는, 상기 스왑 인 명령에 기초하여 스왑 인 파라미터를 설정하는 단계와, 상기 스왑 인 파라미터에 기초하여 상기 압축된 데이터를 검색하는 단계와, 상기 압축된 데이터의 압축 해제를 수행하는 단계를 포함하고, 상기 엔트리를 관리하는 단계는, 상기 압축 해제된 데이터를 상기 미리 결정된 메모리 영역으로 출력하는 단계를 포함할 수 있다.
상기 압축된 데이터를 검색하는 단계는, 상기 압축된 데이터의 타입 및 상기 압축된 데이터의 오프셋에 기초하여 상기 압축된 데이터를 검색하는 단계를 포함할 수 있다.
상기 압축 해제를 수행하는 단계는, 상기 스왑 인 파라미터에 포함된 상기 압축된 데이터의 압축 해제 옵션에 기초하여 상기 압축 해제를 수행하는 단계를 포함할 수 있다.
상기 엔트리를 관리하는 단계는, 상기 압축 해제된 데이터에 대응하는 엔트리를 엔트리 트리로부터 삭제하는 단계를 더 포함할 수 있다.
상기 데이터 처리 방법은, 상기 데이터 또는 상기 압축 해제된 데이터를 근접 메모리 영역에 저장하는 단계를 더 포함할 수 있다.
도 1은 일 실시예에 따른 데이터 처리 장치의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 데이터 처리 장치의 구현의 일 예를 나타낸다.
도 3은 도 1에 도시된 데이터 처리 장치의 구현의 다른 예를 나타낸다.
도 4는 스왑 아웃 명령에 대응하는 데이터 처리 장치의 동작을 설명하기 위한 도면이다.
도 5는 스왑 인 명령에 대응하는 데이터 처리 장치의 동작을 설명하기 위한 도면이다.
도 6은 데이터 처리의 병렬 수행 가속을 위한 트리구조를 나타낸다.
도 7은 CXL(Compute Express Link)메모리 및 SSD(Solid State Drive)를 이용한 z스왑 구조의 예를 나타낸다.
도 8은 CPU 기반 z스왑 DIMM(Dual In-Line Memory Module) 가속 구조의 예를 나타낸다.
도 9는 DIMM 기반 멀티 랭크 구조의 예를 나타낸다.
도 10은 이기종 메모리에서의 z스왑 구조의 일 예를 나타낸다.
도 11은 이기종 메모리에서의 z스왑 구조의 다른 예를 나타낸다.
도 12는 이기종 메모리에서의 z스왑 구조의 또 다른 예를 나타낸다.
도 13은 멀티 레벨 스왑 백엔드 구성의 예를 나타낸다.
도 14는 플랫 스왑 백엔드 구성의 예를 나타낸다.
도 15는 도 1에 도시된 데이터 처리 장치의 동작의 흐름도를 나타낸다.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만, '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 예를 들어, '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다. 또한, '~부'는 하나 이상의 프로세서를 포함할 수 있다.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 일 실시예에 따른 데이터 처리 장치의 개략적인 블록도를 나타낸다.
도 1을 참조하면, 데이터 처리 장치(10)는 데이터를 처리할 수 있다. 데이터 처리 장치(10)는 메모리에 저장되는 데이터를 처리함으로써 메모리를 관리할 수 있다.
메모리는 프로세서에 의해 실행가능한 인스트럭션들(또는 프로그램)을 저장할 수 있다. 예를 들어, 인스트럭션들은 프로세서의 동작 및/또는 프로세서의 각 구성의 동작을 실행하기 위한 인스트럭션들을 포함할 수 있다.
메모리는 휘발성 메모리 장치 또는 비휘발성 메모리 장치로 구현될 수 있다.
휘발성 메모리 장치는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)으로 구현될 수 있다.
비휘발성 메모리 장치는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), 스핀전달토크 MRAM(Spin-Transfer Torque(STT)-MRAM), Conductive Bridging RAM(CBRAM), FeRAM(Ferroelectric RAM), PRAM(Phase change RAM), 저항 메모리(Resistive RAM(RRAM)), 나노 튜브 RRAM(Nanotube RRAM), 폴리머 RAM(Polymer RAM(PoRAM)), 나노 부유 게이트 메모리(Nano Floating Gate Memory(NFGM)), 홀로그래픽 메모리(holographic memory), 분자 전자 메모리 소자(Molecular Electronic Memory Device), 또는 절연 저항 변화 메모리(Insulator Resistance Change Memory)로 구현될 수 있다.
데이터 처리 장치(10)는 스왑(swap)을 수행함으로써 메모리를 관리할 수 있다. 스왑은 컴퓨팅 시스템에서 응용 프로그램에 할당할 주 메모리(main memory) 영역이 부족한 경우, 응용 프로그램에 할당된 메모리 일부를 비교적 용량이 큰 보조기억장치(예: SSD(Solid State Drive), HDD(Hard Disk Drive))로 이동시킴으로써 메모리 부족 현상을 해결하는 메모리 관리 방식을 의미할 수 있다.
데이터 처리 장치(10)는 z스왑을 수행함으로써 메모리를 관리할 수 있다. z스왑은 메모리 영역이 부족한 경우, 주 메모리의 일정 영역에 스왑 데이터를 압축하여 저장하는 방식을 의미할 수 있다. z스왑 방식을 이용할 경우, 데이터 처리 장치(10)는 스왑 영역으로 이동될 데이터를 주 메모리 z스왑 풀 영역에 압축하여 저장하고, 데이터가 필요할 경우, 압축을 해제하여 주 메모리에서 데이터를 재사용할 수 있다.
데이터 처리 장치(10)는 z스왑 과정에서 데이터를 압축하고, 압축된 데이터가 저장되는 메모리를 관리하는 연산을 호스트가 아닌 메모리 또는 근접 메모리에 위치한 상태로 처리함으로써 전체 응용 프로그램의 처리 속도를 향상시킬 수 있다.
데이터 처리 장치(10)는 호스트(host)(100)와 이격되어 존재할 수 있다. 데이터 처리 장치(10)는 메모리 내부 또는 메모리에 근접하여 구현될 수 있다. 메모리에 근접하여 구현된다는 것은 호스트(100)와 메모리 사이의 주 데이터 버스(main data bus)를 거치지 않고, 메모리에 저장된 데이터에 접근이 가능한 위치에 구현되는 것을 의미할 수 있다. 데이터 처리 장치(10)는 메모리에 근접하여 구현됨으로써 호스트와 메모리 사이의 데이터 버스를 거치지 않도록 데이터를 처리함으로써 데이터를 빠르게 처리할 수 있다.
호스트(100)는 컴퓨터 시스템의 주된 관리 주체를 의미할 수 있다. 호스트(100)는 CPU 또는 서버로 구현될 수 있다. 호스트(100)는 메모리 컨트롤러(110)를 포함할 수 있다. 메모리 컨트롤러(110)는 메모리를 제어할 수 있다. 메모리 컨트롤러(110)는 데이터 처리 장치(10)에게 명령을 전송할 수 있다.
데이터 처리 장치(10)는 호스트(100)와 연동하여 메모리의 데이터를 처리할 수 있다. 데이터 처리 장치(10)는 호스트(100)의 명령에 응답하여 메모리를 제어할 수 있다. 데이터 처리 장치(10)는 근접 메모리 프로세싱 유닛(200) 및 버퍼(300)를 포함한다.
버퍼(300)는 데이터를 저장할 수 있다. 버퍼(300)는 입력 버퍼 및 출력 버퍼를 포함할 수 있다.
근접 메모리 프로세싱 유닛(200)은 프로세서를 포함할 수 있다. 프로세서는 메모리에 저장된 데이터를 처리할 수 있다. 프로세서는 메모리에 저장된 컴퓨터로 읽을 수 있는 코드(예를 들어, 소프트웨어) 및 프로세서에 의해 유발된 인스트럭션(instruction)들을 실행할 수 있다.
"프로세서는"는 목적하는 동작들(desired operations)을 실행시키기 위한 물리적인 구조를 갖는 회로를 가지는 하드웨어로 구현된 데이터 처리 장치일 수 있다. 예를 들어, 목적하는 동작들은 프로그램에 포함된 코드(code) 또는 인스트럭션들(instructions)을 포함할 수 있다.
예를 들어, 하드웨어로 구현된 데이터 처리 장치는 마이크로프로세서(microprocessor), 중앙 처리 장치(central processing unit), 프로세서 코어(processor core), 멀티-코어 프로세서(multi-core processor), 멀티프로세서(multiprocessor), ASIC(Application-Specific Integrated Circuit), FPGA(Field Programmable Gate Array)를 포함할 수 있다.
근접 메모리 프로세싱 유닛(200)은 호스트(100)로부터 명령을 수신할 수 있다. 명령은 버퍼(300)에 저장된 데이터 또는 압축된 데이터에 대한 스왑 인(swap-in) 명령 및 스왑 아웃(swap-out) 명령을 포함할 수 있다. 스왑 인 명령과 스왑 아웃 명령에 따른 근접 메모리 프로세싱 유닛(200)의 동작은 도 4 및 도 5를 참조하여 자세하게 설명한다.
근접 메모리 프로세싱 유닛(200)은 명령에 응답하여 데이터의 압축 또는 압축 해제를 수행할 수 있다. 근접 메모리 프로세싱 유닛(200)은 압축된 데이터의 엔트리(entry)를 관리할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축된 데이터 기초하여 트리 구조 또는 해시 구조로 구성된 엔트리 트리를 생성할 수 있다. 근접 메모리 프로세싱 유닛(200)은 엔트리 트리에 기초하여 엔트리를 관리할 수 있다.
근접 메모리 프로세싱 유닛(200)은 호스트(100)로부터 입력 버퍼에 저장된 데이터에 대한 정보를 수신하여 읽기(read)를 수행할 수 있다. 근접 메모리 프로세싱 유닛(200)은 출력 버퍼에 데이터의 쓰기(write)를 수행하고, 쓰여진 데이터에 대한 정보를 미리 결정된 메모리 영역으로 출력할 수 있다. 예를 들어, 미리 결정된 메모리 영역은 호스트(100)의 메인 메모리 영역, CXL(Compute Express Link)과 같은 제2 메모리 영역 또는 NDP의 메모리 영역을 포함할 수 있다.
근접 메모리 프로세싱 유닛(200)은 호스트(100)로부터 스왑 아웃 명령을 수신한 경우, 스왑 아웃 명령에 기초하여 스왑 아웃 파라미터를 설정할 수 있다. 스왑 아웃 파라미터는 데이터의 유형, 데이터의 오프셋 및 데이터의 압축 여부를 포함할 수 있다. 오프셋은 페이지 정보를 포함하는 주소 정보일 수 있다.
근접 메모리 프로세싱 유닛(200)은 스왑 아웃 파라미터에 기초하여 데이터의 압축 여부를 결정할 수 있다. 근접 메모리 프로세싱 유닛(200)은 압축된 데이터가 저장될 영역을 할당할 수 있다.
근접 메모리 프로세싱 유닛(200)은 스왑 아웃 파라미터 및 압축된 데이터가 저장될 영역에 기초하여 엔트리를 업데이트할 수 있다. 근접 메모리 프로세싱 유닛(200)은 압축된 데이터가 저장될 영역의 주소, 데이터의 유형 및 데이터의 오프셋에 기초하여 엔트리를 생성할 수 있다. 근접 메모리 프로세싱 유닛(200)은 엔트리 트리에 엔트리를 삽입함으로써 엔트리를 업데이트할 수 있다.
근접 메모리 프로세싱 유닛(200)은 호스트(100)로부터 스왑 인 명령을 수신한 경우, 스왑 인 명령에 기초하여 스왑 인 파라미터를 설정할 수 있다. 근접 메모리 프로세싱 유닛(200)은 스왑 인 파라미터에 기초하여 압축된 데이터를 검색할 수 있다. 근접 메모리 프로세싱 유닛(200)은 압축된 데이터의 타입 및 압축된 데이터의 오프셋에 기초하여 압축된 데이터를 검색할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축된 데이터의 압축 해제를 수행할 수 있다. 근접 메모리 프로세싱 유닛(200)은 스왑 인 파라미터에 포함된 압축된 데이터의 압축 해제 옵션에 기초하여 압축 해제를 수행할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축 해제된 데이터를 호스트(100)로 출력할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축 해제된 데이터에 대응하는 엔트리를 엔트리 트리로부터 삭제할 수 있다.
근접 메모리 프로세싱 유닛(200)은 엔트리에 기초하여 데이터 또는 압축된 데이터를 버퍼(300)에 저장할 수 있다.
근접 메모리 프로세싱 유닛은, 데이터 또는 압축 해제된 데이터를 근접 메모리 영역에 저장할 수 있다. 근접 메모리 영역은 호스트(100)와 메모리 사이의 주 데이터 버스를 거치지 않은 상태로, 근접 메모리 프로세싱 유닛(200)이 접근할 수 있는 저장 공간을 의미할 수 있다.
도 2는 도 1에 도시된 데이터 처리 장치의 구현의 일 예를 나타낸다.
도 2를 참조하면, 호스트 CPU(210)는 복수의 응용 프로그램(211, 213)을 실행할 수 있다. 호스트 CPU(210)는 복수의 응용 프로그램(211, 213)의 실행을 위해 메모리(270)의 데이터를 관리할 수 있다.
호스트 CPU(210)는 스왑 프론트엔드(swap frontend) 인터페이스(230) 및 z스왑 백엔드(backend) 인터페이스(250)를 포함할 수 있다. 스왑 백엔드 인터페이스(250)는 z스왑 저장기(storer)(251), z스왑 로더(loader)(253), z스왑 컴프레서(compressor)(255), z스왑 디컴프레서(decompressor)(257) 및 엔트리 노드 매니저(259)를 포함할 수 있다.
메모리(270)는 근접 메모리 프로세싱 유닛(290), 일반 메모리 영역(271) 및 압축 메모리 영역(273)을 포함할 수 있다. 근접 메모리 프로세싱 유닛(290)은 z스왑 유닛(291)을 포함할 수 있다. Z스왑 유닛(291)은 z스왑 NDP(Near Data Processing) 백엔드를 포함할 수 있다. Z스왑 NDP 백엔드는 z스왑 컴프레서(293) 및 z스왑 디컴프레서(295)를 포함할 수 있다. Z스왑 NDP 백엔드는 z스왑 저장기, z스왑 로더 및 엔트리 노드 매니저를 선택적으로 포함할 수 있다. 예를 들어, z스왑 NDP 백엔드는 z스왑 컴프레서(293), z스왑 디컴프레서(295), z스왑 저장기, z스왑 로더 또는 엔트리 노드 매니저 중에서 하나 이상을 포함할 수 있다.
근접 메모리 프로세싱 유닛(290)은 도 1의 근접 메모리 프로세싱 유닛(200)과 동일하게 동작할 수 있다.
복수의 응용 프로그램(211, 213)의 데이터들은 페이지 단위(예: 4KB 단위)로 주 메모리(예: 메모리(270))에 저장될 수 있다. 이러한 페이지 중 일부를 스왑 영역으로 이동하게 되면 스왑 프론트엔드 인터페이스(230)를 통해 데이터가 처리될 수 있다. 데이터 처리 장치(10)는 SSD와 같은 보조기억장치로 데이터가 이동되기 전에 주 메모리의 압축 메모리 영역(273)에 데이터를 압축하여 저장함으로써 데이터를 처리할 수 있다.
근접 메모리 프로세싱 유닛(290)는 z스왑-오프로드-스토어(zswap-offload-store) 명령어를 통해 z스왑 컴프레서(255)에서 데이터를 압축하여 메모리에 저장할 수 있다. 근접 메모리 프로세싱 유닛(290)는 저장할 압축 메모리 공간을 할당 받기 위해 엔트리 노드 매니저(259)를 사용할 수 있다. 엔트리 노드 매니저(259)는 z스왑-할당/트리(ZSWAP-ALLOC/TREE) 모듈을 포함할 수 있다.
근접 메모리 프로세싱 유닛(290)는 다른 장치들로부터 메모리 요구가 계속되어 메모리 부하가 높은 상황이 발생하면, 압축 메모리 영역(273)에 저장된 데이터를 SSD와 같은 보조 스왑 영역으로 이동시켜 응용 프로그램을 위한 주 메모리 공간을 확보할 수 있다.
근접 메모리 프로세싱 유닛(290)는 z스왑-오프로드-로드(zswap-offload-load) 명령어를 통해 압축 메모리 영역(273)에 저장된 압축된 데이터를 읽어 z스왑 디컴프레서(257)를 통해 압축 해제를 수행할 수 있다. 근접 메모리 프로세싱 유닛(290)는 운영 체제의 스왑 절차에 따라 압축 해제된 데이터를 보조 기억장치의 스왑 영역으로 이동시킬 수 있다.
데이터 처리 장치(예: 도 1의 데이터 처리 장치(10))는 스왑 처리 과정에서 메모리 대역폭이 크게 요구되는 압축, 압축 해제 및 메모리 영역 관리 기능을 수행할 수 있다. 데이터 처리 장치(10)는 메모리(270)에 근접하여 또는 내부에 구현된 상태로 압축, 압축 해제 및 메모리 영역 관리 기능을 수행함으로써 데이터를 효율적으로 처리할 수 있다.
예를 들어, 데이터 처리 장치(10)는 DIMM(Dual In-Line Memory Module)의 메모리 버퍼에 구현되어 데이터를 처리할 수 있다. 이 경우, 근접 메모리 프로세싱 유닛(290)는 효율적으로 DIMM의 내부 대역폭을 사용하면서 데이터를 처리할 수 있다.
근접 메모리 프로세싱 유닛(290)는 복수의 DIMM 각각에서 랭크 별로 데이터를 병렬 처리하도록 연산 기능을 분배할 수 있다. 이를 통해, 근접 메모리 프로세싱 유닛(290)는 압축 메모리 영역(273)에 대한 데이터 접근 지연 시간을 방지하고, 외부 버스 트래픽을 효과적으로 감소시킬 수 있다.
스왑 프론트엔드 인터페이스(230)는 z스왑 백엔드 인터페이스(250)를 이용하여 근접 메모리 프로세싱 유닛(290)의 z스왑 가속 기능을 사용할 수 있다. Z스왑 백엔드 인터페이스(250)는 운영 체제와의 호환을 위해 z스왑 가속을 위한 인터페이스를 제공할 수 있다.
Z스왑 백엔드 인터페이스(250)는 명령어 세트(예: zswap_frontswap_ops 지원 명령어 세트)를 이용하여 z스왑 가속 기능을 제공할 수 있다.
명령어 세트는 zswap_offload_store, zswap_offload_load, zswap_offload_invalidate_page, zswap_offload_invalidate_area 및 zswap_offload_init를 포함할 수 있다.
근접 메모리 프로세싱 유닛(290)는 zswap_offload_store 명령어에 대응하여 스왑 아웃(swap-out)할 페이지의 데이터를 압축하여 압축 메모리 영역(273)에 저장하는 동작을 수행할 수 있다. 근접 메모리 프로세싱 유닛(290)는 주 메모리에서 스왑-아웃할 페이지의 데이터를 z스왑 컴프레서(255)를 통해 압축할 수 있다. 근접 메모리 프로세싱 유닛(290)는 엔트리 노드 매니저(259)를 통해 압축 메모리에 압축된 크기만큼 공간을 할당하고, 할당된 공간에 압축된 데이터를 저장할 수 있다. 근접 메모리 프로세싱 유닛(290)는 엔트리 노드 매니저(259)의 z스왑 트리(ZSWAP-TREE) 모듈을 통해 압축된 페이지의 메타 정보를 업데이트할 수 있다.
근접 메모리 프로세싱 유닛(290)는 zswap_offload_load 명령어에 응답하여 스왑 인(swap-in)할 페이지의 데이터를 압축 해제하고 주 메모리에 저장할 수 있다. 근접 메모리 프로세싱 유닛(290)는 z스왑 트리 모듈을 통해 압축 메모리에서 스왑 인할 압축 데이터의 저장 위치를 탐색할 수 있다. 근접 메모리 프로세싱 유닛(290)는 압축된 데이터를 z스왑 디컴프레서(257)를 통해 압축 해제하고 주 메모리에 데이터를 다시 저장할 수 있다. 근접 메모리 프로세싱 유닛(290)는 엔트리 노드 매니저(297)를 통해 압축 메모리에 압축된 크기만큼 공간을 해제하고 스왑 인된 페이지의 메타 정보를 초기화할 수 있다.
근접 메모리 프로세싱 유닛(290)는 zswap_offload_invalidate_page 명령어에 응답하여 스왑 아웃된 페이지의 메타 정보를 삭제할 수 있다. 근접 메모리 프로세싱 유닛(290)는 타입으로 지정된 스왑 영역을 탐색하고, 엔트리 노드 매니저(259)를 통해 오프셋으로 지정된 페이지의 메타 정보를 삭제하고 할당된 메모리 공간을 해제할 수 있다.
근접 메모리 프로세싱 유닛(290)는 zswap_offload_init 명령어에 응답하여 하나의 스왑 영역을 생성할 수 있다. 근접 메모리 프로세싱 유닛(290)는 엔트리 노드 매니저(259)를 통해 타입으로 지정된 스왑 영역에 할당된 메모리 공간을 모두 해제할 수 있다.
도 3은 도 1에 도시된 데이터 처리 장치의 구현의 다른 예를 나타낸다.
도 3을 참조하면, 도 3의 예시는 하나의 DIMM 내부에 데이터 처리 장치(예: 도 1의 데이터 처리 장치(10))가 구현된 경우를 예시적으로 나타낼 수 있다.
도 3의 예시는 호스트가 CPU(310)인 경우를 나타낼 수 있다. CPU(310)는 DIMM(330)으로 명령을 전송하고, DIMM(330)은 수신한 명령에 기초하여 데이터를 처리할 수 있다.
DIMM(330)은 메모리 버퍼 유닛(350) 및 DRAM(370)을 포함할 수 있다. 메모리 버퍼 유닛(350)은 컨트롤러(351), z풀 얼로케이터(352), 버퍼(353), 컴프레서(354), 버퍼(355), 디컴프레서(356) 및 z스왑 트리(357)를 포함할 수 있다.
컨트롤러(351)는 메모리 컨트롤러(예: 도 1의 근접 메모리 프로세싱 유닛(200))와 동일하게 동작할 수 있다. 버퍼(353) 및 버퍼(355)는 입력 버퍼 또는 출력 버퍼로 동작할 수 있다. Z풀 얼로케이터 및 z스왑 트리(357)는 엔트리 노드 매니저(예: 도 2의 엔트리 노드 매니저(259)와 동일하게 동작할 수 있다. 컴프레서(354)는 z스왑 컴프레서(예: 도 2의 z스왑 컴프레서(255))와 동일하게 동작할 수 있다. 디컴프레서(356)는 z스왑 디컴프레서(예: 도 2의 z스왑 디컴프레서(257))와 동일하게 동작할 수 있다.
메모리 버퍼 유닛(350)은 DIMM의 명령어들을 처리하는 DIMM-모드 및 와 zSwap 가속을 위한 AXDIMM(Acceleration Dual in-line Memory Module)-모드로 동작할 수 있다.
DIMM-모드는 일반적인 DIMM 액세스(access)를 위한 모드이고, AXDIMM- 모드는 z스왑 가속을 위한 DIMM 액세스를 위한 모드일 수 있다.
메모리 버퍼 유닛(350)은 DIMM 메모리 주소 중에서 특정 영역을 모드를 변경하기 위한 제어 주소로 사용할 수 있다. 예를 들어, 메모리 버퍼 유닛(350)은 모드를 변경하기 위한 제어 주소로 DIMM 모드 설정(DIMM-MODE-CONFIG)을 지정할 수 있다.
DIMM 모드 설정 = AXDIMM-모드인 경우, 메모리 버퍼 유닛(350)은 z스왑 가속을 위한 명령어 처리 기능을 수행할 수 있다. 메모리 버퍼 유닛(350)은 DIMM 모드 상태(DIMM-MODE-STATUS) 영역을 정의할 수 있다. DIMM 모드 상태 영역을 통해 호스트(예: CPU(310))가 현재 DIMM의 상태를 확인할 수 있다.
DIMM 모드 상태 영역에 기록되는 가능한 상태는 현재 모드 및 AXDIMM 상태를 포함할 수 있다. AXDIMM 상태는 CMD Done, BUSY, READY 및 IDLE과 같이 호스트와 협업할 수 있는 상태를 나타낼 수 있다
컨트롤러(351)는 CPU(311)로부터 수신한 z스왑 명령어를 처리할 수 있다. Z스왑 스토어 명령을 수신한 경우, 컨트롤러(351)는 페이지를 압축하여 z풀 얼로케이터(352)를 통해 수신한 압축 메모리 영역에 압축된 데이터를 저장할 수 있다. 컨트롤러(351)는 z스왑 페이지 메타 정보를 포함하는 트리에 새로 추가된 압축 메모리의 엔트리를 추가할 수 있다.
Z스왑 로드 명령어를 수신한 경우, 컨트롤러(351)는 스왑 인 하고자 하는 노드의 정보를 트리를 통해 압축 메모리의 위치를 획득하고, 압축된 데이터를 읽어와서 압축 해제를 수행하고, 압축 해제된 데이터를 일반 메모리 영역에 저장할 수 있다. 컨트롤러(351)는 엔트리 트리에서 압축 해제가 수행된 z스왑 페이지의 엔트리를 제거할 수 있다.
도 4는 스왑 아웃 명령에 대응하는 데이터 처리 장치의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 데이터 처리 장치(예: 도 1의 데이터 처리 장치(10))는 DIMM(또는, AXDIMM) 내부에 구현될 수 있다.
호스트는 스왑 아웃이 시작되면 DIMM으로 커맨드를 전송할 수 있다(411). 호스트는 압축할 데이터(예: 페이지)의 타입, 오프셋 및 압축 여부를 포함하는 정보와 함께 z스왑-오프로드-스토어 명령어를 AXDIMM으로 전송할 수 있다. 호스트는 페이지를 DIMM의 입력 버퍼에 쓸 수 있다(413).
DIMM의 메모리 컨트롤러(예: 도 1의 근접 메모리 프로세싱 유닛(200))는 호스트로부터의 명령에 응답하여 아웃 파라미터를 설정할 수 있다(431). 페이지의 쓰기가 완료되면 근접 메모리 프로세싱 유닛(200)은 입력 버퍼로부터 페이지를 읽을 수 있다(432).
근접 메모리 프로세싱 유닛(200)은 명령어를 해독하여 압축 여부를 판단할 수 있다(433). 근접 메모리 프로세싱 유닛(200)은 압축을 해야할 경우, z스왑 컴프레서를 통해 페이지를 압축할 수 있다. 압축이 필요하지 않을 경우, 근접 메모리 프로세싱 유닛(200)은 z풀 할당을 수행할 수 있다(435).
구체적으로, 근접 메모리 프로세싱 유닛(200)은 압축된 페이지를 압축 메모리 공간에 저장하기 위해 z풀 얼로케이터를 통해 메모리 공간을 할당받고 할당 받은 주소에 압축된 페이지를 저장할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축된 페이지의 저장된 메모리 주소, 타입 및 오프셋 정보를 트리에 삽입할 수 있다(436).
도 5는 스왑 인 명령에 대응하는 데이터 처리 장치의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 데이터 처리 장치(예: 도 1의 데이터 처리 장치(10))는 DIMM(또는, AXDIMM) 내부에 구현될 수 있다.
스왑 인이 시작되면 호스트는 DIMM으로 커맨드 전송할 수 있다(511). 호스트는 페이지의 타입, 오프셋, 압축 해제 여부의 정보 및 z스왑-오프로드-로드 명령어를 AXDIMM으로 전송할 수 있다.
호스트는 z풀 얼로케이터를 통해 타입 및 오프셋에 대응하는 압축된 데이터가 저장된 메모리로부터 데이터를 읽어로 수 있다(513).
DIMM의 메모리 컨트롤러(예: 도 1의 근접 메모리 프로세싱 유닛(200))는 인 파라미터를 설정할 수 있다(531). 근접 메모리 프로세싱 유닛(200)은 호스트로부터의 명령어를 해독하여 압축해제 여부와 데이터의 압축 여부를 확인할 수 있다.
근접 메모리 프로세싱 유닛(200)은 z 풀에서 페이지를 검색할 수 있다(532). 근접 메모리 프로세싱 유닛(200)은 검색된 페이지가 압축되었는지 여부를 판단할 수 있다(533).
근접 메모리 프로세싱 유닛(200)은 데이터가 압축되어 있고, 압축해제 해야 할 경우, z스왑 디컴프레서를 통해 페이지의 압축을 해제할 수 있다(534).
근접 메모리 프로세싱 유닛(200)은 데이터가 압축되어 있지 않거나, 압축 해제 옵션이 설정되어 있지 않은 경우, 출력 버퍼에 페이지를 쓸 수 있다(535). 또한, 근접 메모리 프로세싱 유닛(200)은 압축해제 된 페이지를 호스트로 전송하기 위해 출력 버퍼에 쓸 수 있다(535).
출력 버퍼에 페이지 또는 압축 해제된 페이지가 쓰이면, 호스트는 페이지를 읽고 반환할 수 있다(515).
근접 메모리 프로세싱 유닛(200)은 z스왑 엔트리를 삭제할 수 있다(536).
도 6은 데이터 처리의 병렬 수행 가속을 위한 트리구조를 나타낸다.
도 6을 참조하면, 근접 메모리 프로세싱 유닛(예: 도 1의 근접 메모리 프로세싱 유닛(200))은 데이터를 트리 구조 또는 해시 구조의 엔트리 트리를 이용하여 관리할 수 있다. 근접 메모리 프로세싱 유닛(200)은 z스왑 트리를 이진 트리를 이용하여 관리할 수 있다. 근접 메모리 프로세싱 유닛(200)은 트리의 균형을 위해 레드/블랙(red/black) 트리 알고리즘을 이용할 수 있다.
CXL메모리와 같이 대용량 주 메모리를 사용하는 경우 트리 구조가 크게 확대될 수 있다. 트리 구조가 확대되는 경우, 트리 탐색 및 관리에 많은 컴퓨팅 자원 및 메모리 접근이 요구될 수 있다.
근접 메모리 프로세싱 유닛(200)은 메모리 모듈 안 또는 메모리 모듈에 근접하여 위치한 전용 가속기에 구현되어 트리 관리를 수행함으로써, 내부 메모리 대역폭을 사용할 수 있다. 근접 메모리 프로세싱 유닛(200)은 탑 트리(top-tree)(610) 및 바텀 트리(bottom-tree)(630)를 나누고, 바텀 트리(630)의 하부 노드를 랭크(rank)의 수만큼 나누어 할당하여 병렬로 데이터를 처리함으로써 트리 관리 기능을 가속할 수 있다.
사용 가능한 DIMM의 랭크 병렬화 수준에 적합하게 탑 트리(610)와 바텀 트리(630)가 구분될 수 있다. 탑 트리(610)에 대응하는 노드들은 CPU(650)가 처리할 수 있다. CPU(650)는 복수의 메모리 컨트롤러(651, 653)을 포함할 수 있다.
바텀 트리(630)의 하위 노드들의 탐색 및 관리를 랭크별로 독립된 가속기 유닛들(671, 673, 675 및 677)에서 처리함으로써 병렬 수행 가속이 극대화될 수 있다. 랭크별로 독립된 가속기 유닛들(671, 673, 675 및 677)은 각각 데이터 처리 장치(예: 도 1의 데이터 처리 장치(10))를 포함할 수 있다.
또는, 실시예에 따라 탑 트리(610)도 메모리 메모리 버퍼의 전용 가속기의 공통 유닛에서 처리될 수 있다.
도 7은 CXL(Compute Express Link)메모리 및 SSD(Solid State Drive)를 이용한 z스왑 구조의 예를 나타낸다.
도 7을 참조하면, 데이터 처리 장치(730)(예: 도 1의 데이터 처리 장치(10))는 CXL 메모리 또는 CXL/SSD 구조에 적용될 수 있다.
CXL 메모리에 적용될 경우에도 데이터 처리 장치(730)의 동작은 DIMM에 적용되는 것과 유사할 수 있다. CXL 메모리와 CXL/SSD는 동일한 CXL 인터페이스를 공유하기 때문에, 이하에서 CXL 메모리에서의 데이터 처리 장치(10)의 동작에 대해서만 설명한다.
데이터 처리 장치(730)는 CXL 메모리 내에 구현되어 z스왑 가속을 수행할 수 있다. 데이터 처리 장치(730)는 입력 버퍼(731), 인크립터(732), 컴프레서(733), 출력 버퍼(734), 디크립터(735), 디컴프레서(736), 어드레스 테이블 캐시(737), 어드레스 변환기(738) 및 DRAM/SSD 컨트롤러(739)를 포함할 수 있다. 데이터 처리 장치(730)는 CXL 인터페이스(710)를 통해 호스트로부터의 명령을 수신하고, 호스트로 페이지를 출력할 수 있다.
입력 버퍼(731)는 입력 데이터를 임시로 저장할 수 있다. 출력 버퍼(734)는 출력 데이터를 임시로 저장할 수 있다. 인크립터(732)는 데이터를 암호화할 수 있다. 디크립터(735)는 데이터를 복호화할 수 있다.
컴프레서(733)는 데이터를 압축할 수 있다. 디컴프레서(736)는 압축된 데이터의 압축을 해제할 수 있다. 어드레스 변환기(738)는 입출력된 데이터의 정보를 이용하여 내부 메모리 모듈의 주소로 변환할 수 있다. 어드레스 테이블 캐시(737)는 주소 변환 정보를 임시로 저장할 수 있다.
어드레스 테이블 캐시(737) 및 어드레스 변환기(738)는 도 2의 엔트리 노드 매니저(259)에 포함될 수 있다.
스왑 아웃이 수행될 때, 호스트는 스왑 아웃할 페이지의 최종 스왑 공간의 타입, 저장될 위치 정보인 오프셋, 데이터의 암호화 여부 및 데이터의 압축 여부에 관한 정보를 하나의 명령어로 구성하여 데이터 처리 장치(730)로 전송할 수 있다.
데이터 처리 장치(730)는 명령어의 타입, 오프셋 정보를 어드레스 변환기(738)를 거쳐서 스왑 아웃될 페이지를 저장할 메모리 주소로 변환할 수 있다.
스왑 아웃될 페이지는 입력 버퍼(731)에 저장되고, 미리 수신된 명령어에 포함된 암호화 및 압축 여부에 따라, 인크립터(732) 및 컴프레서(733)를 통해 암호화 또는 압축이 수행될 수 있다. 데이터 처리 장치(730)는 변환된 메모리 어드레스에 압축된 페이지를 저장할 수 있다.
스왑 인이 수행될 때, 데이터 처리 장치(730)는 타입 및 오프셋이 포함된 명령어를 호스트로부터 수신할 수 있다. 데이터 처리 장치(730)는 스왑 인 페이지가 저장된 메모리 주소를 어드레스 테이블 캐시(737)에서 검색할 수 있다. 어드레스 테이블 캐시(737)는 주소, 암호화 여부, 압축 여부 및 저장된 크기에 대한 정보가 함께 저장될 수 있다.
데이터 처리 장치(730)는 암호화 여부 및 압축 여부에 따라 디컴프레서(736)를 통해 압축 해제를 수행하고, 디크립터(735)를 통해 압축 해제된 데이터의 복호화를 수행할 수 있다. 데이터 처리 장치(730)는 복호화된 데이터를 출력 버퍼(734)에 저장하고 호스트로 반환할 수 있다.
데이터 처리 장치(730)는 z스왑 공간을 관리하기 위해 필요한 스왑 페이지 정보를 관리하는 트리 구조 및 z풀 얼로케이터의 동작을 어드레스 변환기(738)를 통해 처리함으로써 데이터 처리 성능을 개선시킬 수 있다. 데이터 처리 장치(730)는 자주 접근되는 스왑 페이지의 주소 변환 정보를 어드레스 테이블 캐시(737)에 저장함으로써 데이터 처리 성능을 추가적으로 향상시킬 수 있다.
데이터 처리 장치(730)는 대용량 메모리를 제공하는 CXL 메모리 또는 CXL/SSD의 z스왑 동작을 가속시킴으로써 메모리 요구량이 큰 응용프로그램의 성능을 보장하면서 스왑 공간을 효과적으로 증가시킬 수 있다.
도 8은 CPU 기반 z스왑 DIMM(Dual In-Line Memory Module) 가속 구조의 예를 나타내고, 도 9는 DIMM 기반 멀티 랭크 구조의 예를 나타낸다.
도 8 및 도 9를 참조하면, 호스트는 CPU(810)로 구현될 수 있다. CPU(810)는 복수의 메모리 컨트롤러(811, 813)를 포함할 수 있다. CPU(810)는 복수의 메모리 컨트롤러(811, 813)을 통해 복수의 메모리 모듈(830)의 데이터를 처리할 수 있다.
주 메모리가 AXDIMM z스왑 가속 가능한 복수의 메모리 모듈(830)로 구성되면, z스왑 가속 성능은 복수의 메모리 모듈(830)의 수에 비례하게 가속될 수 있다.
도 8의 예시는, 두 개의 메모리 컨트롤러(811, 813)에 채널당 2개의 DIMM(또는, AXDIMM)을 장착하여 CPU(810)에서 각각의 DIMM에 z스왑 영역을 설정하여 최대 4개의 DIMM에서 z스왑 가속이 수행될 수 있다.]
도 9의 예시는, CPU(910)가 하나의 메모리 컨트롤러(911)를 포함할 수 있다. CPU(910)는 하나의 메모리 컨트롤러(911)를 통해 복수의 메모리 모듈(930)의 데이터를 처리할 수 있다.
CPU(810 또는 910) 및 보드 구성에 따라 장착 가능한 DIMM의 토폴로지(toology)는 다양할 수 있다.
데이터 처리 장치(예: 도 1의 데이터 처리 장치(10))는 메모리 모듈 내부 또는 메모리 모듈에 근접하여 구성됨으로써 다양한 구성에서 스케일러블(scalable)하게 AXDIMM z스왑 가속을 수행할 수 있다.
다양한 구성의 스케일러블한 z스왑 가속을 위해, 호스트의 z스왑 백엔드 인터페이스는 시스템 메모리에 매핑된 각각의 DIMM 가속기 유닛을 구분하여 명령어를 생성하고, 이를 DIMM 가속기 유닛에 입력하여 동작시킬 수 있다.
도 10 내지 도 12는 은 이기종 메모리에서의 z스왑 구조의 예들을 나타낸다.
도 10 내지 도 12를 참조하면, 이기종 메모리에서의 z스왑 구조는 플랫(flat) 구조, 멀티-레벨(multi-level) 구조 및 하이브리드(hybrid) 구조를 포함할 수 있다.
플랫 구조는 DRIM(1010)과 z스왑(1030), CXL 메모리 스왑(1050) 및 SSD 스왑(1070)이 단일 계층으로 배열된 구조일 수 있다. 플랫 구조는 오프로딩이 수행될 경우, 임의의 백엔드로 직접 오프로딩을 수행할 수 있다. 예를 들어, DRAM(1010)이 z스왑(1030), CXL 메모리 스왑(1050) 및 SSD 스왑(1070)의 오프로딩을 각각 수행할 수 있다.
멀티 레벨 구조는 성능에 따라 오프로딩 백엔드가 여러 계층으로 배열된 구조일 수 있다. 예를 들어, DRAM(1110)의 하위 계층에 z스왑(1030)이 존재하고, z스왑(1030)의 하위 계층에 CXL 메모리 스왑(1050)이 존재하고, CXL 메모리 스왑(1050)의 하위 계층에 SSD 스왑(1170)이 존재할 수 있다. 이 경우, 오프로딩 시에 계층에 따라 순차적으로 오프로딩이 수행될 수 있다. 도 11의 예시에서, DRAM(1110), z스왑(1130), CXL 메모리 스왑(1150) 및 SSD 스왑(1170)의 순서로 오프로딩이 수행될 수 있다.
하이브리드 구조는 플랫 구조와 멀티 레벨 구조가 혼합된 구조일 수 있다. 이 경우, z스왑(1230) 및 CXL 메모리(1250)는 플랫 구조로 구성되고, CXL메모리 스왑(1250) 및 SSD 스왑(1270)은 멀티 레벨로 구성될 수 있다.
데이터 처리 장치(예: 도 1의 데이터 처리 장치(10))는 다양한 형태의 계층 구조를 통해 z스왑 가속을 위한 전체 또는 일부 기능들을 복수의 근접 메모리 가속 유닛 각각으로 오프로딩하여 z스왑을 가속할 수 있다.
도 13은 멀티 레벨 스왑 백엔드 구성의 예를 나타낸다.
도 13을 참조하면, 호스트 CPU는 어플리케이션(1310) 및 운영 체제(1330)를 실행시킬 수 있다. 호스트 CPU는 멀티 레벨 백엔드 구조를 갖는 복수의 메모리 모듈(예1350, 1370, 1390)을 통해 z스왑 가속을 수행할 수 있다.
메모리 모듈(1350)은 DIMM 메모리로 구현될 수 있다. 메모리 모듈(1350)은 DIMM 컨트롤러(1351), z스왑 영역(1353) 및 메모리(1355)를 포함할 수 있다. DIMM메모리 모듈(1370)은 CXL 메모리로 구현될 수 있다. 메모리 모듈(1370)은 CXL 메모리 컨트롤러(1371) 및 CXL 메모리 스왑 영역(1373)을 포함할 수 있다. 메모리 모듈(1390)은 CXL/SSD 메모리로 구현될 수 있다. 메모리 모듈(1390)은 CXL/SSD 컨트롤러(1391) 및 SSD 스왑 영역(1393)을 포함할 수 있다.
도 13의 예시는, CXL을 활용한 멀티 레벨 스왑 백엔드 구성의 예를 나타낼 수 있다. 도 13의 예시에서 DIMM이 주 메모리로 사용되고, CXL 메모리고 2차 주 메모리로 사용되고, CXL/SSD는 스토리지로 사용될 수 있다.
압축 메모리 공간인 z스왑 영역(1353)은 DIMM의 일부 영역으로 사용될 수 있다. DIMM의 컨트롤러(1351)는 z스왑 가속을 위한 전용 가속기 유닛(예: 도 1의 데이터 처리 장치(10))을 사용할 수 있다. 메모리의 페이지 중 스왑 아웃되는 페이지는 먼저 z스왑(1353)을 통해 DIMM의 NMP z스왑에서 압축되어 압축 메모리 영역인 z풀에 저장될 수 있다.
DIMM 컨트롤러(1351)는 메모리 부하가 증가하여 압축 메모리 영역이 부족해진 경우 압축 메모리에 할당된 페이지 중 접근 빈도가 가장 낮은 페이지들을 선별하여 CXL 메모리 스왑 영역(1373)으로 퇴출(evict)시킬 수 있다. 이 때, DIMM 컨트롤러(1351)는 z스왑 영역(1353)에서 압축된 페이지들을 압축된 상태로 CXL 메모리로 전송하여 메모리 대역폭을 절감할 수 있다.
압축된 데이터는 CXL 컨트롤러(1371)의 NMP에서 압축이 해제된 후 CXL 메모리 스왑 영역(1373)에 저장될 수 있다. CXL 컨트롤러(1371)는 압축된 페이지를 CXL 메모리에 전송하고 CXL메모리에서 압축 해제하여 저장할 수 있다. 이를 통해, CXL 컨트롤러(1371)는 추후 해당 메모리가 응용 프로그램에서 사용되기 위해 스왑 인될 때 데이터를 압축 해제하지 않게 함으로 응용 프로그램의 성능 저하를 절감할 수 있다. 스왑 인 절차는 응용 프로그램의 성능에 영향을 미칠 수 있다. 스왑 아웃 절차는 응용 프로그램의 수행과 비동기화되어 백그라운드로 실행될 수 있다.
CXL 메모리의 스왑 공간의 메모리 부하가 증가하여 용량이 부족한 경우, CXL 컨트롤러(1371)는 접근이 빈번하지 않은 페이지를 CXL/SSD의 스왑 영역(1393)으로 퇴출시켜 CXL 메모리의 여유 공간을 확보하여 성능을 보존시킬 수 있다.
도 14는 플랫 스왑 백엔드 구성의 예를 나타낸다.
도 14를 참조하면, 호스트 CPU는 어플리케이션(1410) 및 운영 체제(1430)를 실행시킬 수 있다. 호스트 CPU는 멀티 레벨 백엔드 구조를 갖는 복수의 메모리 모듈(예1450, 1470, 1490)을 통해 z스왑 가속을 수행할 수 있다.
메모리 모듈(1450)은 DIMM 메모리로 구현될 수 있다. 메모리 모듈(1450)은 DIMM 컨트롤러(1451), z스왑 영역(1453) 및 메모리(1455)를 포함할 수 있다. DIMM메모리 모듈(1470)은 CXL 메모리로 구현될 수 있다. 메모리 모듈(1470)은 CXL 메모리 컨트롤러(1471) 및 CXL 메모리 스왑 영역(1473)을 포함할 수 있다. 메모리 모듈(1490)은 CXL/SSD 메모리로 구현될 수 있다. 메모리 모듈(1490)은 CXL/SSD 컨트롤러(1491) 및 SSD 스왑 영역(1493)을 포함할 수 있다.
도 14의 예시와 같이, CXL 메모리를 이용하여 플랫 스왑 백엔드 구조가 구현될 수 있다. 이 때, DIMM 메모리, CXL 메모리 및 CXL/SSD 메모리가 동일한 레벨의 스왑 장치로 사용될 수 있다.
DIMM 메모리, CXL 메모리, CXL/SSD 메모리는 각각의 장치의 특성 및 연결된 인터페이스(예: DDR(Double Data Rate) 버스, PCIe(Peripheral Component Interconnect Express))에 따라 접근 지연 시간 차이를 가질 수 있다. 호스트 CPU에 가장 가까운 DIMM이 가장 접근 지연 시간이 짧고 그 다음으로 CXL 메모리, CXL/SSD 순으로 접근 지연 시간이 짧을 수 있다.
스왑 장치의 성능의 차이가 응용 프로그램의 성능에 미치는 영향을 최소화하기 위해, 스왑 아웃될 페이지의 접근 특성을 고려하여 적절한 스왑 장치에 오프로딩이 할당될 수 있다.
예를 들어, 스왑 아웃 페이지의 접근 빈도에 따라 페이지들을 스왑 장치의 개수와 동일하게 세 파트로 구분하고, 접근 빈도가 가장 높은 페이지(예: 핫 페이지(hot page))는 가장 빠른 DIMM의 z스왑 영역(1453)에 할당될 수 있다. 접근 빈도가 가장 낮은 페이지(예: 콜드 페이지(cold page))는 가장 느린 SSD 스왑 영역(1493)에 저장될 수 있다.
핫 페이지와 콜드 페이지 사이의 접근 빈도를 가지는 웜 페이지(warm page)들은 중간에 위치한 CXL 메모리 스왑 영역(1473)에 저장될 수 있다. 페이지의 접근 빈도에 따라 스왑 장치를 구분하여 할당함으로써 느린 장치에 대한 접근 때문에 발생하는 응용 프로그램의 성능 하락이 최소화될 수 있다.
플랫 스왑 백엔드 구성에서 스왑 아웃된 페이지들이 다시 접근될 확률에 따라 압축 기능이 다르게 적용될 수 있다. 예를 들면, 가장 빠른 DIMM의 z스왑 영역(1453)에 저장된 핫 페이지들은 다시 접근될 확률이 높기 때문에 압축을 하지 않은 상태로 저장함으로써 접근 지연 시간이 최소화될 수 있다. 반대로, 다시 접근될 확률이 낮은 웜 페이지나 콜드 페이지는 압축하여 각 스왑 영역에 저장될 수 있다.
도 15는 도 1에 도시된 데이터 처리 장치의 동작의 흐름도를 나타낸다.
도 15를 참조하면, 근접 메모리 프로세싱 유닛(예: 도 1의 근접 메모리 프로세싱 유닛(200))는 호스트로부터 명령을 수신할 수 있다(1510). 명령은 버퍼(예: 도 1의 버퍼(300))에 저장된 데이터 또는 압축된 데이터에 대한 스왑 인 명령 및 스왑 아웃 명령을 포함할 수 있다.
근접 메모리 프로세싱 유닛(200)은 명령에 응답하여 데이터의 압축 또는 압축 해제를 수행할 수 있다(1530). 근접 메모리 프로세싱 유닛(200)은 압축된 데이터의 엔트리를 관리할 수 있다(1550).
근접 메모리 프로세싱 유닛(200)은 압축된 데이터 기초하여 트리 구조 또는 해시 구조로 구성된 엔트리 트리를 생성할 수 있다. 근접 메모리 프로세싱 유닛(200)은 엔트리 트리에 기초하여 엔트리를 관리할 수 있다.
근접 메모리 프로세싱 유닛(200)은 호스트(100)로부터 입력 버퍼에 저장된 데이터에 대한 정보를 수신하여 읽기를 수행할 수 있다. 근접 메모리 프로세싱 유닛(200)은 출력 버퍼에 데이터의 쓰기를 수행하고, 쓰여진 데이터에 대한 정보를 호스트(100)로 출력할 수 있다.
근접 메모리 프로세싱 유닛(200)은 호스트(100)로부터 스왑 아웃 명령을 수신한 경우, 스왑 아웃 명령에 기초하여 스왑 아웃 파라미터를 설정할 수 있다. 스왑 아웃 파라미터는 데이터의 유형, 데이터의 오프셋 및 데이터의 압축 여부를 포함할 수 있다.
근접 메모리 프로세싱 유닛(200)은 스왑 아웃 파라미터에 기초하여 데이터의 압축 여부를 결정할 수 있다. 근접 메모리 프로세싱 유닛(200)은 압축된 데이터가 저장될 영역을 할당할 수 있다.
근접 메모리 프로세싱 유닛(200)은 스왑 아웃 파라미터 및 압축된 데이터가 저장될 영역에 기초하여 엔트리를 업데이트할 수 있다. 근접 메모리 프로세싱 유닛(200)은 압축된 데이터가 저장될 영역의 주소, 데이터의 유형 및 데이터의 오프셋에 기초하여 엔트리를 생성할 수 있다. 근접 메모리 프로세싱 유닛(200)은 엔트리 트리에 엔트리를 삽입함으로써 엔트리를 업데이트할 수 있다.
근접 메모리 프로세싱 유닛(200)은 호스트(100)로부터 스왑 인 명령을 수신한 경우, 스왑 인 명령에 기초하여 스왑 인 파라미터를 설정할 수 있다. 근접 메모리 프로세싱 유닛(200)은 스왑 인 파라미터에 기초하여 압축된 데이터를 검색할 수 있다. 근접 메모리 프로세싱 유닛(200)은 압축된 데이터의 타입 및 압축된 데이터의 오프셋에 기초하여 압축된 데이터를 검색할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축된 데이터의 압축 해제를 수행할 수 있다. 근접 메모리 프로세싱 유닛(200)은 스왑 인 파라미터에 포함된 압축된 데이터의 압축 해제 옵션에 기초하여 압축 해제를 수행할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축 해제된 데이터를 호스트(100)로 출력할 수 있다.
근접 메모리 프로세싱 유닛(200)은 압축 해제된 데이터에 대응하는 엔트리를 엔트리 트리로부터 삭제할 수 있다.
근접 메모리 프로세싱 유닛(200)은 엔트리에 기초하여 데이터 또는 압축된 데이터를 버퍼(300)에 저장할 수 있다(1570).
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 저장할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (25)

  1. 호스트(host)와 이격되고, 상기 호스트와 연동하여 메모리의 데이터를 처리하는 데이터 처리 장치에 있어서,
    상기 호스트로부터 명령을 수신하고,
    상기 명령에 응답하여 상기 데이터의 압축 또는 압축 해제를 수행하고,
    압축된 데이터의 엔트리(entry)를 관리하는 근접 메모리 프로세싱 유닛; 및
    상기 엔트리에 기초하여 상기 데이터 또는 압축된 데이터를 저장하는 버퍼;
    를 포함하는 데이터 처리 장치.
  2. 제1항에 있어서,
    상기 명령은,
    상기 버퍼에 저장된 데이터 또는 압축된 데이터에 대한 스왑 인(swap-in) 명령 및 스왑 아웃(swap-out) 명령을 포함하는,
    데이터 처리 장치.
  3. 제1항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 압축된 데이터 기초하여 트리 구조 또는 해시(hash) 구조로 구성된 엔트리 트리를 생성하고,
    상기 엔트리 트리에 기초하여 상기 엔트리를 관리하는,
    데이터 처리 장치.
  4. 제1항에 있어서,
    상기 버퍼는,
    입력 버퍼 및 출력 버퍼를 포함하고,
    상기 근접 메모리 프로세싱 유닛은,
    상기 호스트로부터 상기 입력 버퍼에 저장된 데이터에 대한 정보를 수신하여 읽기(read)를 수행하고,
    상기 출력 버퍼에 상기 데이터의 쓰기(write)를 수행하고, 쓰여진 데이터에 대한 정보를 상기 호스트로 출력하는,
    데이터 처리 장치.
  5. 제1항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 호스트로부터 스왑 아웃 명령을 수신한 경우,
    상기 스왑 아웃 명령에 기초하여 스왑 아웃 파라미터를 설정하고,
    상기 스왑 아웃 파라미터에 기초하여 데이터의 압축 여부를 결정하고,
    상기 압축된 데이터가 저장될 영역을 할당하고,
    상기 스왑 아웃 파라미터 및 상기 영역에 기초하여 상기 엔트리를 업데이트하는,
    데이터 처리 장치.
  6. 제5항에 있어서,
    상기 스왑 아웃 파라미터는,
    상기 데이터의 유형, 상기 데이터의 오프셋 및 상기 데이터의 압축 여부를 포함하는,
    데이터 처리 장치.
  7. 제5항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 영역의 주소, 상기 데이터의 유형 및 상기 데이터의 오프셋에 기초하여 상기 엔트리를 생성하고,
    엔트리 트리에 상기 엔트리를 삽입함으로써 상기 엔트리를 업데이트하는,
    데이터 처리 장치.
  8. 제1항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 호스트로부터 스왑 인 명령을 수신한 경우,
    상기 스왑 인 명령에 기초하여 스왑 인 파라미터를 설정하고,
    상기 스왑 인 파라미터에 기초하여 상기 압축된 데이터를 검색하고,
    상기 압축된 데이터의 압축 해제를 수행하고,
    상기 압축 해제된 데이터를 상기 미리 결정된 메모리 영역으로 출력하는,
    데이터 처리 장치.
  9. 제8항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 압축된 데이터의 타입 및 상기 압축된 데이터의 오프셋에 기초하여 상기 압축된 데이터를 검색하는,
    데이터 처리 장치.
  10. 제8항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 스왑 인 파라미터에 포함된 상기 압축된 데이터의 압축 해제 옵션에 기초하여 상기 압축 해제를 수행하는,
    데이터 처리 장치.
  11. 제8항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 압축 해제된 데이터에 대응하는 엔트리를 엔트리 트리로부터 삭제하는,
    데이터 처리 장치.
  12. 제1항에 있어서,
    상기 근접 메모리 프로세싱 유닛은,
    상기 데이터 또는 상기 압축 해제된 데이터를 근접 메모리 영역에 저장하는,
    데이터 처리 장치.
  13. 호스트와 이격된 지점에서 상기 호스트와 연동하여 메모리의 데이터를 처리하는 데이터 처리 방법에 있어서,
    상기 호스트로부터 명령을 수신하는 단계;
    상기 명령에 응답하여 상기 데이터의 압축 또는 압축 해제를 수행하는 단계;
    압축된 데이터의 엔트리를 관리하는 단계; 및
    상기 엔트리에 기초하여 상기 데이터 또는 압축된 데이터를 버퍼에 저장하는 단계
    를 포함하는 데이터 처리 방법.
  14. 제13항에 있어서,
    상기 명령은,
    상기 버퍼에 저장된 데이터 또는 압축된 데이터에 대한 스왑 인(swap-in) 명령 및 스왑 아웃(swap-out) 명령을 포함하는,
    데이터 처리 방법.
  15. 제13항에 있어서,
    상기 엔트리를 관리하는 단계는,
    상기 압축된 데이터 기초하여 트리 구조로 구성된 엔트리 트리를 생성하는 단계; 및
    상기 엔트리 트리에 기초하여 상기 엔트리를 관리하는 단계
    를 포함하는 데이터 처리 방법.
  16. 제13항에 있어서,
    상기 저장하는 단계는,
    상기 호스트로부터 입력 버퍼에 저장된 데이터에 대한 정보를 수신하여 상기 입력 버퍼에 대한 읽기(read)를 수행하는 단계; 및
    출력 버퍼에 상기 데이터의 쓰기(write)를 수행하고, 쓰여진 데이터에 대한 정보를 상기 호스트로 출력하는 단계
    를 포함하는 데이터 처리 방법.
  17. 제13항에 있어서,
    상기 호스트로부터 스왑 아웃 명령을 수신한 경우,
    상기 데이터의 압축 또는 압축 해제를 수행하는 단계는,
    상기 스왑 아웃 명령에 기초하여 스왑 아웃 파라미터를 설정하는 단계; 및
    상기 스왑 아웃 파라미터에 기초하여 데이터의 압축 여부를 결정하는 단계를 포함하고,
    상기 엔트리를 관리하는 단계는,
    상기 압축된 데이터가 저장될 영역을 할당하는 단계; 및
    상기 스왑 아웃 파라미터 및 상기 영역에 기초하여 상기 엔트리를 업데이트하는 단계
    를 포함하는 데이터 처리 방법.
  18. 제17항에 있어서,
    상기 스왑 아웃 파라미터는,
    상기 데이터의 유형, 상기 데이터의 오프셋 및 상기 데이터의 압축 여부를 포함하는,
    데이터 처리 방법.
  19. 제17항에 있어서,
    상기 엔트리를 업데이트하는 단계는,
    상기 영역의 주소, 상기 데이터의 유형 및 상기 데이터의 오프셋에 기초하여 상기 엔트리를 생성하는 단계; 및
    엔트리 트리에 상기 엔트리를 삽입함으로써 상기 엔트리를 업데이트하는 단계
    를 포함하는 데이터 처리 방법.
  20. 제13항에 있어서,
    상기 호스트로부터 스왑 인 명령을 수신한 경우,
    상기 데이터의 압축 또는 압축 해제를 수행하는 단계는,
    상기 스왑 인 명령에 기초하여 스왑 인 파라미터를 설정하는 단계;
    상기 스왑 인 파라미터에 기초하여 상기 압축된 데이터를 검색하는 단계; 및
    상기 압축된 데이터의 압축 해제를 수행하는 단계를 포함하고,
    상기 엔트리를 관리하는 단계는,
    상기 압축 해제된 데이터를 상기 미리 결정된 메모리 영역으로 출력하는 단계
    를 포함하는 데이터 처리 방법.
  21. 제20항에 있어서,
    상기 압축된 데이터를 검색하는 단계는,
    상기 압축된 데이터의 타입 및 상기 압축된 데이터의 오프셋에 기초하여 상기 압축된 데이터를 검색하는 단계
    를 포함하는 데이터 처리 방법.
  22. 제20항에 있어서,
    상기 압축 해제를 수행하는 단계는,
    상기 스왑 인 파라미터에 포함된 상기 압축된 데이터의 압축 해제 옵션에 기초하여 상기 압축 해제를 수행하는 단계
    를 포함하는 데이터 처리 방법.
  23. 제20항에 있어서,
    상기 엔트리를 관리하는 단계는,
    상기 압축 해제된 데이터에 대응하는 엔트리를 엔트리 트리로부터 삭제하는 단계
    를 더 포함하는 데이터 처리 방법.
  24. 제13항에 있어서,
    상기 데이터 또는 상기 압축 해제된 데이터를 근접 메모리 영역에 저장하는 단계
    를 더 포함하는 데이터 처리 방법.
  25. 하드웨어와 결합되어 제13항 내지 제24항 중 어느 하나의 항의 방법을 실행시키기 위하여 컴퓨터 판독가능한 매체에 저장된 컴퓨터 프로그램.
KR1020220107841A 2022-08-26 2022-08-26 z스왑 가속을 위한 데이터 처리 장치 및 방법 KR20240029419A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220107841A KR20240029419A (ko) 2022-08-26 2022-08-26 z스왑 가속을 위한 데이터 처리 장치 및 방법
US18/128,649 US20240069810A1 (en) 2022-08-26 2023-03-30 Data processing apparatus and method for zswap acceleration
CN202310712675.8A CN117631971A (zh) 2022-08-26 2023-06-15 数据处理设备和方法
EP23180634.0A EP4332779A1 (en) 2022-08-26 2023-06-21 Data processing apparatus and method for zswap acceleration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220107841A KR20240029419A (ko) 2022-08-26 2022-08-26 z스왑 가속을 위한 데이터 처리 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20240029419A true KR20240029419A (ko) 2024-03-05

Family

ID=86942568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220107841A KR20240029419A (ko) 2022-08-26 2022-08-26 z스왑 가속을 위한 데이터 처리 장치 및 방법

Country Status (4)

Country Link
US (1) US20240069810A1 (ko)
EP (1) EP4332779A1 (ko)
KR (1) KR20240029419A (ko)
CN (1) CN117631971A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523102B1 (en) * 2000-04-14 2003-02-18 Interactive Silicon, Inc. Parallel compression/decompression system and method for implementation of in-memory compressed cache improving storage density and access speed for industry standard memory subsystems and in-line memory modules
SE544272C2 (en) * 2018-11-14 2022-03-22 Zeropoint Tech Ab Accessing compressed computer memory

Also Published As

Publication number Publication date
US20240069810A1 (en) 2024-02-29
CN117631971A (zh) 2024-03-01
EP4332779A1 (en) 2024-03-06

Similar Documents

Publication Publication Date Title
US20230315342A1 (en) Memory system and control method
US11687446B2 (en) Namespace change propagation in non-volatile memory devices
US11029853B2 (en) Dynamic segment allocation for write requests by a storage system
US10055161B1 (en) Data reduction techniques in a flash-based key/value cluster storage
US9767070B2 (en) Storage system with a memory blade that generates a computational result for a storage device
TWI804466B (zh) 擷取記憶體中儲存的資料的方法與去重複模組
KR102569545B1 (ko) 키-밸류 스토리지 장치 및 상기 키-밸류 스토리지 장치의 동작 방법
KR102437775B1 (ko) 효율적인 맵핑을 위한 페이지 캐시 장치 및 방법
TWI771933B (zh) 借助命令相關過濾器來進行重複資料刪除管理的方法、主裝置以及儲存伺服器
TWI764265B (zh) 用於將資料連結至記憶體命名空間的記憶體系統
KR20220041937A (ko) 메모리 유형에 대한 페이지 테이블 후크
US11907129B2 (en) Information processing device, access controller, information processing method, and computer program for issuing access requests from a processor to a sub-processor
KR20170085951A (ko) 버저닝 저장 장치 및 방법
US10963377B2 (en) Compressed pages having data and compression metadata
US10861580B2 (en) Memory system for controlling nonvolatile memory
CN111462790A (zh) 在存储服务器中进行基于管线的存取管理的方法及设备
KR20240029419A (ko) z스왑 가속을 위한 데이터 처리 장치 및 방법
US20240134522A1 (en) Device and method to minimize off-chip access between host and peripherals
KR20240057906A (ko) 호스트와 주변 장치 간의 오프 칩 액세스을 최소화하는 장치 및 방법
WO2024099448A1 (zh) 内存释放、内存恢复方法、装置、计算机设备及存储介质
US20230176921A1 (en) Application-defined storage architecture for offloading computation
US11500815B2 (en) Dual relationship-based hash structure for non-volatile memory technology
US20230065395A1 (en) Command retrieval and issuance policy
US20230068102A1 (en) Hash operations in memory for data sharing
KR20210025505A (ko) 다형성 스토리지 장치