JPH0361870A - Ｐｗｍ制御回路における負荷断線検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＰＷＭ制御回路における負荷断線検出回路に
係るものである。

〔従来の技術及び発明が解決しようとする課題〕

従来、ＯＮ、ＯＦＦ即ちｒＨＪ、ｒＬＪ状態を繰り返す
矩形波を負荷に印加するＰＷＭ制御回路の断線検出回路
においては種々の断線検出回路が提案されているが、そ
の構造は複雑で設計の容易さに欠けることがあった。

本発明は、このようなＰＷＭ制御回路における負荷断線
検出回路を簡易な構成にて提供するものである。

〔課題を解決するための手段〕

負荷１と直列に接続された負帰還抵抗３の負帰還電圧の
変化をフィードバックしてこの負荷１に印加する矩形波
２のデユーティ比を制御するＰＷＭ制御回路ａであって
、前記負帰還電圧を増幅する増幅器４を設け、この増幅
ｍ４で増幅した増幅電圧と所定の基準電圧とを比較し、
その結果により負荷１の断線検出を行う比較器５とを設
けた断線検出回路すにおいて、前記負荷断線時に前記比
較器５から出力される信号と同等の信号が断線時以外に
出力されたときこの信号を無効にする補正回路６を設け
たことを特徴とするＰＷＭ制御回路における負荷断線検
出回路。

〔作　用〕

負荷ｌが断線すると負荷１と直列に接続した負帰還抵抗
３には電流は流れず、その結果負帰還増幅電圧は発生せ
ずに比較器８の出力を例えば実施例のようにｒＨＪにせ
しめると同時に比較器５の出力はｒＬＪからｒＨＪへと
変化して負荷Ｉが断線であることを知らせる信号を出力
する。

しかし断線が生じていない場合でも負荷ｌに印加される
矩形波２がｒＬＪのときは負荷１に電流が流れず負帰還
増幅電圧が発生しないために前記断線時と同様比較器５
の出力はｒＨＪへと変化し断線していないのにもかかわ
らず断線したときと同様の信号を出力する。

このため負荷１に印加される矩形波２がｒＬＪのときは
補正回答８を駆動させて比較器５から出力される信号を
無効にする。

従って、断線していないにもかかわらず断線時に出力さ
れる信号と同一の信号である負荷１に印加される矩形波
２が「Ｌ」の状態となると出力する信号を出力させない
ようにしたので正確な断線検出を行うことができる。

〔実施例〕

先ず図示したＰＷＭ制御回路ａについて説明する。

負荷１に印加する矩形波２のデユーティ−比を決定する
人力信号をＯＰアンプ７に入力し、このＯＰアンプ７の
出力を三角波を基準としたコンパレータ８に入力して、
コンパレータ８から所定のデユーティ−比の矩形波２を
出力し、この矩形波２により電源９に対してトランジス
タＴ　ｒ　ａ　ＩをＯＮ、ＯＦ’ＰＬ、更にこのＯＮ、
ＯＦＦにより電源９゛に対してトランジスタＴ　ｒ　ａ
　ｔをＯＮ、ＯＦ’Ｆして負荷１に矩形波２を印加する
。

また、負荷１と直列に負帰還抵抗３を接続し、その一端
をＯＰアンプ７に接続し負帰還を施した回路である。

次に、本発明の主要部である負荷断線検出回路すについ
て詳述する。

前記負帰還抵抗３に生じる負帰還電圧を抵抗Ｒ０を介し
てアンプ４°の子端子に入力し、一端子を抵抗Ｒ８を介
して接地すると共に負帰還用の抵抗Ｒｔを介してアンプ
４°の出力端に接続する。

即ち、子端子に入力される負帰還電圧をＶ、、一端子に
入力される電圧をＶ、とすると　（ｖｌ尚、この増幅さ
れた電圧Ｖ、には負帰還電圧にノイズが生じてもＶ、に
もノイズが生じるから打ち消されて支承のないようにし
ている。

この増幅された電圧Ｖ、を比較器５の一端子に入力して
子端子に入力する基準電圧ｖ４と比較し、比較器５の出
力端５°にその結果を出力する。

また補正回路６はＰＷＭ制御回路ａの矩形波２を出力す
るコンパレータ８の出力端（前述したトランジスタＴ　
ｒ　ｔＬｌの前段）から分岐してトランジスタＴ、ｂ、
のベース端子に接続し、このトランジスタＴ、ｂ、のコ
レクタ端子を２段目のトランジスタＴ、ｂ、のベース端
子に接続し、このトランジスタＴ、ｂ、のコレクタ端子
を比較器５の出力端５°に接続したものである。

即ち、本実施例の動作においては、負荷！に印加する矩
形波２がｒＨＪ状態のときには負帰還電圧が発生し、前
記＋端子の基準電圧ｖ４より一端子の増幅された電圧Ｖ
、の方が大きくなるために比較器５はｒＬＪの信号を出
力し、矩形波２が「Ｌ」状態のとき若しくは断線が生じ
たときには負帰還電圧が発生せず、逆に子端子の基準電
圧ｖ４より一端子の増幅された電圧ｖ３の方が小さくな
るためｒＨＪなる信号を出力する。

しかしながら、比較器５からｒＨＪなる信号が出力され
た場合に負荷１にｒＬＪ状態の矩形波２が印加されてい
る正常の状態であるのか、負荷ｌに断線を生じたのか判
別できない。

そこで、前記補正回路６によって矩形波２が「Ｌ」状態
のときには、１段目のトランジスタＴｒｂ。

はＯＦＦ状態とさせ、電源１１の電圧が２段目のトラン
ジスタＴ　−ｂ　＊のベースに加わりトランジスタＴ、
ｂ、はＯＮ状態となり比較器５の出力を接地させるので
断線検出回路すはｒＬＪなる信号（矩形波２がｒＨＪ状
態のときに比較器５から出力される信号と同一のもの）
が強制的に出力される。

しかし断線時はトランジスタＴｒｂ、はＯＮ状態とさせ
、トランジスタＴｒｂＩはＯＦＦ状態とするので、比較
器５の出力（「Ｈ」）はそのまま負荷断線検出回路すの
出力として検出される。

従って、本実施例においては、ｒＬＪなる信号が出力さ
れれば負荷Ｉに断線が生じていないことを検出でき、ｒ
ＨＪなる信号が出力されれば、矩形波２がｒＬＪ状態の
ときには補正回路６によりｒＬＪなる信号を出力するの
であるから、負荷１に印加する矩形波２がｒＬＪ状態で
あることと誤認することなく明確に断線していることを
検出できる。

尚、図中積分回路ＩＯはトランジスタＴ、ｂ、の前段に
接続した遅延回路であり、補正回路６の誤動作を防止す
るためのものである。

〔発明の効果〕

本発明は上述のように構成したから、簡易な構成であり
ながら負荷にｒＬＪ状態の矩形波が印加されていること
と、断線を生じているということを誤認することのない
極めて実用性に秀れたＰＷＭ制御回路における負荷断線
検出回路となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す配線図である。 ａ・・・ＰＷＭ制御回路、ｂ・・・断線検出回路、！・
・・負荷、２・・・矩形波、３・・・負帰還抵抗、４・
・・増幅器、５・・・比較器、６・・・補正回路。 平成１年７月２９日

Claims (1)

【特許請求の範囲】
1. 負荷と直列に接続された負帰還抵抗の負帰還電圧の変化
   をフィードバックしてこの負荷に印加する矩形波のデュ
   ーティ比を制御するＰＷＭ制御回路であって、前記負帰
   還電圧を増幅する増幅器を設け、この増幅器で増幅した
   増幅電圧と所定の基準電圧とを比較し、その結果により
   負荷の断線検出を行う比較器とを設けた断線検出回路に
   おいて、前記負荷断線時に前記比較器から出力される信
   号と同等の信号が断線時以外に出力されたときこの信号
   を無効にする補正回路を設けたことを特徴とするＰＷＭ
   制御回路における負荷断線検出回路。