JPH0359387B2 - - Google Patents

Info

Publication number
JPH0359387B2
JPH0359387B2 JP405382A JP405382A JPH0359387B2 JP H0359387 B2 JPH0359387 B2 JP H0359387B2 JP 405382 A JP405382 A JP 405382A JP 405382 A JP405382 A JP 405382A JP H0359387 B2 JPH0359387 B2 JP H0359387B2
Authority
JP
Japan
Prior art keywords
circuit
frequency
phase
pulse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP405382A
Other languages
English (en)
Other versions
JPS58122461A (ja
Inventor
Noriaki Wakabayashi
Terumichi Fukumoto
Nobuhiro Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP405382A priority Critical patent/JPS58122461A/ja
Publication of JPS58122461A publication Critical patent/JPS58122461A/ja
Publication of JPH0359387B2 publication Critical patent/JPH0359387B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42Devices characterised by the use of electric or magnetic means
    • G01P3/50Devices characterised by the use of electric or magnetic means for measuring linear speed
    • G01P3/54Devices characterised by the use of electric or magnetic means for measuring linear speed by measuring frequency of generated current or voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 本発明は相対的に移動する2物体の相対的な変
位量(位置)あるいは相対的な速度をデイジタル
的に得る位置または速度検出装置(以下、検出装
置と称す)に関するものである。
本発明の検出装置は、例えば光学格子、磁気ス
ケールなど細かな周期的パターンを記録したスケ
ール(目盛)を光学センサーあるいは磁気ヘツド
などの検出子を用いて読みとつて、得られた正弦
波状周期的信号を電気的に内挿(Interpolation)
することにより更に細かな分解能の位置情報ある
いは速度情報をデイジタル的に得るような検出装
置に属するものであつて、その中の新しい構成を
提供するものである。
本発明によれば比較的簡単な回路構成で弁解能
が高く、信頼性も高い比較的安価な検出装置を実
現することが出来る。
また本発明によれば分解能の変更が極めて容易
な装置を実現することが出来、単位系の変更など
も比較的自由かつ容易に行えるという特長があ
る。
また本発明によれば非常に速い相対的な移動の
変化に対しても検出誤差のない信頼性の高い装置
を実現することができる。
以下、図面に従つて本発明を詳細に説明する。
第1図は本発明の概念的構成を表わす要部ブロ
ツク図である。同図において、1は光学格子ある
いは磁気スケールなど細かな周期的パターンが記
録されたスケール(目盛)である。2はこの目盛
を読み取り、複数の正弦波状の周期的信号を出力
するような複数の光学的なスケール検出手段ある
いは磁気的なスケール検出手段2a,2b,2c
と増幅器2d,2e,2fなどの電子回路を含め
てなるスケール(目盛)検出装置である。これは
前記スケール(目盛)1と相対運動する。3は基
準信号(周波数をpとする)発振器で通常は水晶
発振器の如きものである。
4は第1のプログラマブル分周器で、プログラ
ムされた分周比Mに従つて前記基準信号を分周し
て、周波数ccp/M)の複数相のキヤリア波
を形成する。この相数は通常は前記スケール検出
手段の数(相数)に等しい。また、このキヤリア
波同志は互いに位相のずれた波形である。5は上
記複数相のキヤリア波をスケール検出装置2から
の複数の出力でそれぞれ変調する複数の一種の乗
算器5a,5b,5cと、それらの出力を加算す
る加算器5dなどで構成された変調器である。
6は上記変調器5の出力周波数をN倍に逓倍す
るPLL回路(phase locked loop回路)であり、
これは第1の位相比較器(PD)6a、ローパス
フイルタ(LPF)6b、電圧制御発振器(以後、
VCOと略称する)6c、第2のプログラマブル
分周器(分周比N、但し通常は前記第1のプログ
ラマブル分周比Mと等しい値)6dとで構成され
ている。7は周波数がN・cの基準位相比較信号
9とPLL回路6の出力(VCO6cの出力)との
位相を比較して両者の周波数差をとり出す第2、
第3の位相比較器、ローパスフイルタ、波形整形
回路、相対移動の方向を分別する方向弁別回路な
どを含めてなる位置速度復調回路である。
8は上記位置速度復調回路7から得られる出力
を処理してデイジタル的に位置または速度をリア
ルタイムで示すデイジタル位置・速度情報形成回
路である。
次に以上の第1図に示す本発明の実施例をさら
に詳しく説明する。
第2図は第1図のスケール(目盛)1とスケー
ル(目盛)検出装置2の具体例を示す図である。
図中、11は長手方向に一定のピツチLで濃淡の
縞目模様を設けた第1図の1に相当するスケール
(目盛)、21はそのスケール11と相対移動する
第1図の2に相当する光センサブロツクであり、
その中には発光素子22a,22b,22cと、
スケール11をはさんでこれと対向する受光素子
23a,23b,23cが内蔵されている。上記
22aと23a,22bと23b,22cと23
cは、それぞれ第1図の2a,2b,2cに相当
する。
上記受光素子23a,23b,23cはスケー
ル11と光センサブロツク21の相対移動により
正弦波状の波形を出力する。24a,24b,2
4cはそれぞれバツフア増幅器であり、前記の受
光素子からの正弦波状の出力を受けて適当な増幅
率を与えるものである。それらのバツフア増幅器
24a,24b,24cは第1図の2d,2e,
2fに相当し、それらの出力25a,25b,2
5cをここで位置信号と称することにする。な
お、上記位置信号はそれぞれ波高値(振幅)のよ
く揃つた歪の少ない正弦波状の波形を持つている
ことが望ましく、しかも、それぞれの位相はこの
実施例の場合には120°ずつずれているような3相
の信号でなければならない。このような条件を満
すとき、上記位置信号〔これをK1(X),K2(X),
K3(X)とする〕は次のように表現される。
K1(X)=ksio2πX/L K2(X)=ksio(2πX/L−2/3π) K3(X)=ksio(2πX/L−4/3π) 但し、Xはスケール11と光センサブロツク
(スケール検出装置)21の相対変位量、Lはス
ケールの目盛の1ピツチの長さ、kは振幅の半幅
値である。
さて、上記の如き光学式のスケール及びスケー
ル検出手段は周知の技術であるが、この他にも磁
気スケールと、これを検出するホール素子などの
磁気ヘツドのスケール検出手段などを用いること
が出来る。結果的に位置に関して正弦波状周期信
号の得られる方式が望ましい。また、第2図の実
施例の場合、3相の位置信号が得られるが、相数
はこれに限らない。一般に相数が多い程精度は得
やすいが電子回路は複雑になる。但し最低でも互
いに90°の位相差をもつ2相の位置信号は必要で
ある。(その理由は、1相しかないと相対移動の
方向が識別しにくくなるからである。)本発明の
説明では便宜的にすべて3相とする。
第3図は第1図の4に相当する第1のプログラ
マブル分周器の具体的構成例を示す図である。図
中、41は基準信号(周波数p)の入力端子、4
2はプログラマブル分周器、43は分周比Mのプ
ログラム入力端子、44は分周出力端子で、ここ
にはキヤリア波となるC1(t)が得られる。45
はC1(t)を120°遅延させる移相器、46はこの
移相器45の出力端子で、ここにはキヤリア波と
なるC2(t)が得られる。47は上記C1(t)を
240°遅延させる移相器、48はその移相器47の
出力端子で、ここにはキヤリア波となるC3(t)
が得られる。この例では3相のキヤリア波は矩形
波で、その基本周波数はccp/M)であり、
その位相は互いに120°ずつずれている。これらキ
ヤリア波はその基本周波数成分のみを考え、また
その振幅を基準化してみると次のような式で表現
できる。
C1(t)=sin(2πct) C2(t)=sin(2πct−2/3π) C3(t)=sin(2πct−4/3π) なお、このような複数相のキヤリア波を形成す
る手法は移相器などによらず論理ゲートなどを組
み合せても充分可能であることは言うまでもな
く、この実施例に限定されることは無い。また、
このキヤリア波の相数は前記位置信号の相数に準
じて定められるべきものであつて、もし位置信号
が2相であれば本キヤリア波も原則的には2相で
良い。従つてキヤリア波の相数は本実施例の3相
に限定されるものではない。
また本実施例では分周比Mを自由に変更できる
ようにプログラマブル分周器を用いたが、変更の
必要のない場合には通常の分周器を使用しても良
い。
第4図は第1図の5に相当する変調器の具体的
構成例を示す図である。図中、51a,51b,
51cはそれぞれ第2図の25a,25b,25
cのそれぞれの出力に対応する前記位置信号K1
(X),K2(X),K3(X)の入力端子である。52
a,52b,52cはそれぞれ増幅率1の反転増
幅器で、それぞれ−K1(X),−K2(X),−K3(X)
を出力する。53a,53b,53cはそれぞれ
前記キヤリア波C1(t),C2(t),C3(t)の入力
端子であり、54a,54b,54cはそれぞれ
上記キヤリア波C1(t),C2(t),C3(t)によつ
てスイツチング制御される半導体スイツチであ
る。この半導体スイツチは例えば前記キヤリア波
C(t)が“Hレベル”のときはK(X)を伝送
し、“Lレベル”のときは−K(X)を伝送するよ
うに構成されている一種の乗算器としての機能を
有するもので、これらは第1図の5a,5b,5
cに相当する。即ちキヤリア波は位置信号によつ
て変調されることになる。
第5図はキヤリア波C(t)が位置信号K(X)
によつて変調される過程を示す図であり、第5図
aはキヤリア波C(t)、第5図bは位置信号K
(X)、第5図cは変調された波形(数学的意味で
はK(X)・C(t))を示す。
次に再び第4図にもどつて、55は第1図の5
dに相当する加算器であり、前記半導体スイツチ
54a,54b,54cの変調された出力〔それ
ぞれK1(X)・C1(t)、K2(X)・C2(t)、K3
(X)・C3(t)〕を加算合成する。56はローパ
スフイルタ(LPF)であり、上記加算器55の
出力の基本波成分のみ濾波するものである。57
はそのローパスフイルタ56の出力端子である。
このようにして第4図に示す変調器によつて得
られる結果をS(t、X)とすると、これは数学
的には次のように表現することができる。
S(t,X)=K1(X)・C1(t)+K2(X)・C2(t
)K3(X)・C3(t)=k{sin(2πX/L)・sin(2
πct) +sin(2πX/L−2/3)・sin(2πct−2/3
π)+sin(2πX/L−4/3π)・sin(2πct−4
/3π)} =3/2kcps(2πct−2π/LX) これはcの周波数をもつキヤリアに2πX/Lとい う位相項が含まれていることを意味している。言
い換ればS(t,X)では位置の情報Xが位相の
情報という形に変換されているのである。また、
速度という観点からとらえてみると、次のように
考えることが出来る。今、相対速度をυとする
と、X=vtであるから速度を変数とした関数S
(t,v)は次のように表わされると考えられる。
S(t,v)=3/2kcps(2πct−2π/Lvt)=
3/2kcps{2π(c−v/L)t} これは速度の情報vがキヤリア周波数cからの
偏りとして示されることを意味している。今、仮
c=10KHz、L=1mmとすれば、相対速度v=
±1m/sの場合、v/L=±1KHzとなりS
(t,v)の周波数はc〓1KHz即ち9KHz、11KHz
となる。
なお、このような位置信号K(X)とキヤリア
波C(t)の乗算は本実施例の如き半導体スイツ
チを用いて行なうものに限定されるものではな
く、周知の乗算器、変調器が利用できることは言
うまでもない。また本実施例では位置信号及びキ
ヤリア波の3相乗算であるが前述の如く相数はこ
の限りでない。
第6図は第1図に示す変調器5の出力の周波数
を逓倍するPLL回路6の具体的構成例を示す図
である。図中、61は前記変調器5の出力信号S
(t,X)又はS(t,v)の入力端子、62は矩
形波に波形整形する波形整形回路である。63,
64,65,66はそれぞれ第1図の6a,6
b,6c,6dに相当する第1の位相比較器
(PD)、ローパスフイルタ(LPF)、電圧制御発振
器(VCO)、第2のプログラマブル分周器であ
り、これらでPLL周波数逓倍器を構成している。
なお、67は第2のプログラマブル分周器66の
分周比Nのプログラム入力端子を示している。上
記分周比Nは第1のプログラマブル分周器比Mと
通常は等しくする。このPLL回路及びその動作
そのものについては周知であるので、ここでの説
明は省略する。この結果、逓倍されて出力端子6
8に得られる信号(VCO65の出力)をここで
P(t,X)又はP(t,v)とし、この基本周波
数成分のみを考えればこれは次のように表わされ
る。
P(t,X)=k′cpsN(2πct−2π/LX) =k′cps(2πNct−2πNX/L) 又は P(t,v)=k′cpsN(2πct−2π/Lvt) =k′cps{2π(Nc−Nv/L)t} (但しk′は定数) さて、ここでP(t,X)をみるとN・cとい
う周波数のキヤリア信号の中に位置情報NX/L
が位相情報として入つていることがわかる。ま
た、P(t,v)をみると速度情報Nv/Lは上記
キヤリア信号の周波数N・cからの偏りとして示
されていることがわかる。従つて、これらの情報
はキヤリア信号を除去、復調することによつて取
り出すことが可能となる。
なお、上記PLL回路の中の第2のプログラマ
ブル分周器66は、分周比Nを変更する必要が全
く無ければ通常の固定分周比の分周器を使用して
も良いことは言うまでも無い。
第7図は第1図の位置速度復調回路7の具体的
構成例を示す図である。図中、71は前記PLL
回路のVCO出力信号(基本周波数成分はP(t,
X)又はP(t,v)で表現される)の入力であ
る。これは第2及び第3の位相比較器(PD)7
2,73の一方の入力端子に入力される。一方、
この第2及び第3の位相比較器72,73のそれ
ぞれの他方の入力はN・cの周波数を有する基準
位相比較信号である。もし、ここでN=Mなら
ば、これは前記基準発振器(第1図の3)で形成
される基準信号(周波数p=M・c)をそのまま
利用できる。74はその入力端子である。但し、
この基準位相比較信号は上記2つの位相比較器に
対して、それぞれ位相が異るようにして入力され
るべきである。その位相の差は通常は90°前後に
設定する。位相のずれた基準位相比較信号の作り
方は色々考えられるが、本実施例では一方に移相
器75を設けて位相をずらしている。
次に76,77は共にローパスフイルタ
(LPF)であり、それぞれ上記第2、第3の位相
比較器72,73の出力の基本周波数成分のみを
濾波するものである。ここで、ローパスフイルタ
76の出力は数学的には前記PLL回路のVCO出
力と基準位相比較信号とを乗算した結果の基本周
波数成分に等しい。
今、第2の位相比較器72に入力される基準位
相比較信号の基本周波数成分をR1(t)=
cos2πNctとすれば、 P(t,X)・R1(t)=k′cps(2πNc
t−2πNX/L)×cos2πNct =k′/2cos2πNX/L+k′/2cos(2
π・2Nct−2πNX/L) となる。ローパスフイルタ76によつて上式の第
2項は消去されるので、結局、ローパスフイルタ
76の出力は k′/2cos2πNX/L となる。一方ローパスフイルタ77の出力は、前
記第3の位相比較器73へ入力される基準位相比
較信号の基本周波数成分をR2(t)=sin2πNc
とすれば、同様に考えて k′/2sin2πNX/L となる。これらローパスフイルタの出力は位相の
異るXの周期的関数である。従つて、2πNX/L= 2nπ(但し、nは整数)と表わすことができる。
故にXはn・(L/N)と表わされ、スケールの
ピツチLのN分の1の整数倍として表現されるこ
とを意味している。換言すればローパスフイルタ
76又は77の出力の信号は1波あたり位置換算
でL/Nとなる。これはピツチLが等間隔にN分
の1に内挿(Interpolation)されたことを意味
する。78,79はそれぞれローパスフイルタ7
6,77の出力を矩形波パルスにする波形整形回
路である。この波形整形は後段のデイジタル処理
のため必要なものであつて、この1パルスがスケ
ールとスケール検出手段との相対位置の最小きざ
み(分解能)L/Nに相当することになる。80
は方向弁別回路である。これは上記2つの波形整
形回路78,79の2相の矩形波パルスを利用し
て相対移動の方向を認識しようとするものであ
る。81,82は弁別された矩形波パルス出力で
あつて、それぞれ右方向移動パルス、左方向移動
パルスと名付ける。
次にローパスフイルタ76,77の出力に関し
て速度について考えてみる。X=vtとおくと、上
記出力はそれぞれ k′/2cos2π(Nv/L)t k′/2sin2π(Nv/L)t と表現できる。即ち、この周波数をvとすれば、
速度vは次のように表わされる。
v=L/Nv つまり速度は周波数vに比例しており、この周
波数を調べれば速度を認識することが出来る。
なお、本実施例では2相の位相の異る信号を形
成するように第2、第3の2つの位相比較器、2
つのローパスフイルタ、2つの波形整形回路など
を含めて構成されているが、2相というのは方向
弁別のために必要最小限の相数であつて、その点
では更に多相化してもさしつかえない。その場
合、これらの要素回路はその相数分だけ必要とな
ることはいうまでもない。
第8図は前記方向弁別回路80の具体的構成例
を示す図である。この回路の目的は前記波形整形
回路78,79からの2相の矩形波パルスを利用
してスケールとスケール検出手段の相対移動方向
を識別することにある。ここで上記矩形波パルス
は1パルスが距離L/Nという極めて微小な量に
相当するので、スケールが静止しているような時
でも外部からのわずかな振動で前記矩形波パルス
が発生し、しかも、これは比較的速い往復的な運
動であるために方向弁別での誤動作をひき起しや
すい。
本方向弁別回路80は、そのような誤動作を完
全に排し得るものであり、第8図に示すような回
路で実現される。図中、91,92は前記波形整
形回路78,79の2相の矩形波パルスの入力端
子である。ここで、それらのパルスをそれぞれ矩
形波パルスA,Bと呼ぶことにする。93,94
はそれぞれ矩形パルスA,Bの立ち下りでトリガ
されて細い幅のパルスを作る位置パルス形成回路
である。上記細い幅のパルスは前記矩形波パルス
A及びBのそれぞれ1波に対し、ひとつずつ形成
される位置パルスであつて、これをそれぞれ位置
パルスAR及びBRと称する。95,96はそれ
ぞれ前記矩形波パルスA,Bの立ち上りでトリガ
されて細い幅のパルスを作る移動方向識別パルス
形成回路で、それらの出力である細い幅のパルス
はスケールとスケール検出手段の相対移動方向を
識別するためのものであつて、これをそれぞれ移
動方向識別パルスAF,BFと称する。97,98
はそれぞれAFとB及びBFとAの論理積を作る
ANDゲート、99はそれらのANDゲート97,
98の出力AF・B,BF・Aによつてセツトリセ
ツトされるフリツプフロツプ回路からなる移動方
向記憶回路である。DR及びはそれぞれ上記
移動方向記憶回路99の出力である移動方向識別
信号、100,101はそれぞれAR,B,DR
及びBR,A,の論理積を作るANDゲートで、
その出力端子81,82にはそれぞれ方向弁別さ
れた位置パルスが得られる。ここで、それらの位
置パルスを右方向移動パルスRP、左方向移動パ
ルスLPと便宜的に称する。
次に本方向弁別回路80の動作を第9図に示す
信号波形図を用いて説明する。まず、a,bに示
す入力の矩形波パルスA,Bは最初はAの位相が
進む方向(仮に右方向とする)に移動する状態を
示し、次いで反転しBの位相が進む方向(仮に左
方向とする)に移動し、更に何度か細かい反転を
繰り返し最初の位置にもどるような状態を示して
いる。c,d及びe,fに示す位置パルスAR,
BR及び移動方向識別パルスAF,BFは図示のよ
うに矩形波パルスA,Bのエツジでトリガされて
形成される。従つて、ANDゲート97,98の
出力AF・B及びBF・Aはg,hに示すように形
成され、これによつて移動方向記憶回路99はセ
ツト・リセツトされ、iに示す移動方向識別信号
DRを出力する。通常のパルスの方向弁別は
AR・BとBR・Aで行うことが多いが、前述の
ように分解能の高い本発明の場合はこれだけでは
誤差動を起しやすい。即ち、例えば位置パルス
BRがトリガされる位置の近傍で微振動があれば
位置があまり変つていないのに位置パルスBRは
次から次に発生させられることになり、誤つて位
置を認識してしまうことになる。そこで本実施例
のように移動方向識別信号DRを用いて、パルス
の方向弁別をAR・B・DR及びBR・A・と
するようにゲートを設けてi,kに示すごとき右
方向、左方向移動パルスRP,LPに弁別すれば全
く誤動作はなくなる。
第9図に示すように位置パルスBRがトリガさ
れる位置の近傍で細かな振動があつて、BRが必
要以上に多く発生しても移動方向識別信号DRに
よつて排除され、左方向移動パルスLPには現わ
れない。従つて、誤つて位置認識されることは無
い。
次に、第10図は第1図の位置速度復調回路7
の別の実施例である。この実施例では第7図の実
施例の移相器75を除去し、第2、第3の位相比
較器72,73の入力端子の両方に同じ基準位相
比較信号〔例えばR(t)=COS2πNCt〕を与え、そ
の代りに前記PLL回路のVCOの出力信号P(t,
x)又はP(t,v)を入力端子71から遅延回
路83を介して第3の位相比較器73に入力し、
もう一方の第2の位相比較器72にはそのまま入
力している。他の構成は第7図の実施例と同様で
ある。ここで遅延回路83による時間遅延量をT
とすると、ローパスフイルタ76の出力は、 P(t,X)・R(t)=k′COS {2πNCt−2πNX/L}×COS2πNCt =k′/2COS2πNX/L+k′/2COS (2π・2NCt−2πNX/L) となるが、第2項目はローパスフイルタ76で消
去されるため、結局次のようになる。
k′/2COS2πNX/L 一方、ローパスフイルタ77の出力の方は、 P((t−T),X)・R(t)=k′COS {2πNC(t−T)−2πNX/L}×COS2πNCt =k′/2COS(2πNX/L+2πNCT) +k′/2COS{2πNC(2t−T)−2πNX/L} となるが、第2項目はローパスフイルタ77で消
去されるため、結局次のようになる。
k′/2COS(2πNX/L+2πNCT) ここでT=1/(4NC)となるように(即ち、
R(t)の周期の4分の1)選べば上式は k′/2COS(2πNX/L+π/2)=k′/2sin2
πNX/L となり、第7図の実施例と全く同じ結果になる。
第11図は第1図のデイジタル位置・速度情報
形成回路8の構成例を示す図である。図中、11
3は位置カウンタで、これは、前記方向弁別回路
80の出力の右方向移動パルスRP、左方向移動
パルスLPを累積的に可逆計数するアツプダウン
カウンタよりなる。114はそのデイジタル位置
情報の出力端子である。この位置カウンタ113
の1ステツプはL/Nに相当する。115は位置
カウンタ113の原点リセツト信号入力端子であ
る。なお、111,112はそれぞれ上記右、左
方向移動パルスRP,LPの入力端子である。
116は速度カウンタで、これは前記右、左方
向移動パルスRP,LPの周波数を計数する周波数
カウンタである。117は周期的に速度カウンタ
116をリセツトするリセツト信号入力端子、1
18はリセツト信号が入る直前に速度カウンタ1
16の内容をラツチ回路119に転送するための
ラツチパルス信号が与えられる入力端子である。
このようにしてデイジタル速度情報はラツチ回路
119の出力端子120から得られる。
以上の説明から明らかなように本発明の検出装
置は次のような数々のすぐれた効果、特長を有す
るものである。
(1) 高分解能を得るための内挿手段として位相比
較器、電圧制御発振器、分周器などで構成され
るPLL回路による周波数逓倍器を用いており、
このPLL回路はIC(集積回路)化された安価な
ものを利用でき、信頼性が高く、また回路が簡
単に構成できるのにもかかわらず容易に高分解
能を得ることができる。
(2) 第1,第2の分周器をプログラマブル分周器
で構成すれば分解能の変更が容易で、例えば単
位系の変更などが比較的容易に行える。
(3) 内挿のためにPLL回路による周波数逓倍器
を用いているので、その逓倍応答性を制御でき
る。充分オーバーダンプ状態にすれば非常に速
い入力変化に対して(スケールとスケール検出
手段の相対的な移動の非常に速い変化に対し
て)遅れてゆつくりと追従してゆくので、過渡
的には誤差がでるが、定常的には完全に追従す
るため累積的な誤差は発生しにくく信頼性の高
い検出装置が実現できる。
【図面の簡単な説明】
図面は本発明の実施例を示し、第1図は本発明
の概念的構成を表す要部ブロツク構成図、第2図
はスケールとスケール検出装置の構成例を示す
図、第3図は第1のプログラマブル分周器の構成
例を示す図、第4図は変調器の構成例を示す図、
第5図a,b,cはキヤリア波が位置信号によつ
て変調される過程を示す波形図、第6図は変調器
の出力の周波数を逓倍するPLL回路の構成例を
示す図、第7図は位置速度復調回路の構成例を示
す図、第8図は方向弁別回路の構成例を示す図、
第9図a,b,c,d,e,f,g,h,i,
j,kはその方向弁別回路の動作を説明するため
の信号波形図、第10図は位置速度復調回路の別
の構成例を示す図、第11図はデイジタル位置・
速度情報形成回路の構成例を示す図である。 1……スケール(目盛)、2……スケール(目
盛)検出装置、3……基準信号発振器、4……第
1のプログラマブル分周器、5……変調器、6…
…PLL回路による周波数逓倍器、7……位置速
度復調回路、8……デイジタル位置・速度情報形
成回路、42……プログラマブル分周器、45,
47……移相器、54a,54b,54c……半
導体スイツチ、62……波形整形回路、63……
第1の位相比較器、64……ローパスフイルタ、
65……電圧制御発振器(VCO)、66……第2
のプログラマブル分周器、72,73……第2,
第3の位相比較器、75……移相器、76,77
……ローパスフイルタ、78,79……波形形成
回路、80……方向弁別回路、83……遅延回
路、93,94……位置パルス整形回路、99…
…移動方向記憶回路、113……位置カウンタ、
116……速度カウンタ、119……ラツチ回
路。

Claims (1)

  1. 【特許請求の範囲】 1 長手方向に目盛を形成する周期的パターンが
    記録されたスケールと、このスケールの目盛を読
    みとつてそれぞれ位相の異る正弦波状の複数の位
    置信号を出力する複数のスケール検出手段と、基
    準信号を発生する発振器と、前記基準信号を分周
    して周波数がcの複数相のキヤリア波を形成する
    分周比がM(Mは整数)の第1の分周器と、前記
    複数相のキヤリア波を前記複数の位置信号でそれ
    ぞれ変調する複数個の変調回路と、前記複数個の
    変調回路の出力を合成する加算器と、この加算器
    の出力の基本周波数成分を逓倍するための第1の
    位相比較器、電圧制御発振器および分周比がN
    (Nは整数)の第2の分周器を含めて構成された
    フエーズ・ロツクド・ループ回路と、前記電圧制
    御発振器からの逓倍出力と周波数がN・cであつ
    て互いにその位相がずれているような少くとも2
    相の基準位相比較信号とをそれぞれ位相比較する
    か、もしくは前記逓倍出力を遅延回路によつて少
    くとも2相化してこれと唯1相の周波数がN・c
    であるような基準位相比較信号とをそれぞれ位相
    比較する少くとも2つの位相比較器と、前記少く
    とも2つの位相比較器の出力の低周波成分をそれ
    ぞれ濾波する少くとも2つのローパスフイルタ
    と、前記少くとも2つのローパスフイルタの出力
    を整形して矩形波パルスを形成する少くとも2つ
    の波形整形回路と、前記少くとも2つの波形整形
    回路から出力される少くとも2つの矩形波パルス
    の位相関係に従つて前記スケールと前記スケール
    検出手段の相対移動方向を識別し記憶する回路を
    用いて前記矩形波パルスを右方向移動パルスと左
    方向移動パルスとして分離変換する方向弁別回路
    と、前記右又は左方向移動パルスを累積的に計数
    する位置カウンタと前記右又は左方向移動パルス
    の周波数を計数する速度カウンタの少なくとも一
    方を具備してなることを特徴とする検出装置。 2 第1の分周器及び第2の分周器としてプログ
    ラマブル分周器を使用し、外部から分周比をプロ
    グラムすることによつて内挿分解能を変更可能に
    したことを特徴とする特許請求の範囲第1項記載
    の検出装置。 3 第1の分周器の分周比Mと第2の分周器の分
    周比Nは互いに等しい整数であつて、かつ基準位
    相比較信号と基準信号とは同一の信号か、もしく
    は少くとも同一の発振器から形成された信号であ
    ることを特徴とする特許請求の範囲第1項記載の
    検出装置。 4 方向弁別回路は、矩形波パルスの前縁と後縁
    のいずれか一方でトリガされる細い巾の位置パル
    スを作る回路と、前記矩形波パルスの前縁と後縁
    のいずれか他方でトリガされる移動方向識別パル
    スを作る回路と、前記移動方向識別パルスによつ
    てセツト、リセツトされる移動方向を記憶する記
    憶回路と、この記憶回路の出力を使用して前記位
    置パルスを右又は左方向移動パルスの2つに分離
    弁別するゲート回路とを含めて構成されてること
    を特徴とする特許請求の範囲第1項記載の検出装
    置。
JP405382A 1982-01-14 1982-01-14 検出装置 Granted JPS58122461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP405382A JPS58122461A (ja) 1982-01-14 1982-01-14 検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP405382A JPS58122461A (ja) 1982-01-14 1982-01-14 検出装置

Publications (2)

Publication Number Publication Date
JPS58122461A JPS58122461A (ja) 1983-07-21
JPH0359387B2 true JPH0359387B2 (ja) 1991-09-10

Family

ID=11574138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP405382A Granted JPS58122461A (ja) 1982-01-14 1982-01-14 検出装置

Country Status (1)

Country Link
JP (1) JPS58122461A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170613A (ja) * 1985-01-24 1986-08-01 Sanyo Denki Kk パルスエンコ−ダを用いたレゾルバ
JPH0463067U (ja) * 1990-10-12 1992-05-29
WO2002010689A1 (de) * 2000-08-02 2002-02-07 Continental Teves Ag & Co. Ohg Aktiver magnetfeldsensor, dessen verwendung, verfahren und vorrichtung

Also Published As

Publication number Publication date
JPS58122461A (ja) 1983-07-21

Similar Documents

Publication Publication Date Title
US4066978A (en) Digital phase-locked loop filter
US3936762A (en) Digital phase-lock loop systems for phase processing of signals
CA2061524C (en) Phase/frequency comparator for timing recovering circuit
US4079374A (en) Digital resolver-tracking loop
JPH0454406B2 (ja)
JPH04506735A (ja) 周波数ステアリング機能を有する2状態位相検波器
US3667031A (en) Phase-locked resolver tracking system
US5818881A (en) Digital frequency demodulator
JPH0489507A (ja) 変位検出装置
JPH0359387B2 (ja)
NL8502234A (nl) Kloksignaalinrichting voor het regeneren van een kloksignaal.
JP3434627B2 (ja) クロック発生回路
US5347361A (en) Rotation sensor output signal processor
US4184122A (en) Digital phase comparison apparatus
US4573024A (en) PLL having two-frequency VCO
JP3007636B2 (ja) 内挿処理回路
US3621405A (en) Sinusoidal converter
JPS61191911A (ja) 速度・位置検出装置
US7468601B2 (en) Direct phase and frequency demodulation
GB2267617A (en) A digital sample and hold phase detector
EP1095283B1 (en) Method for measuring the frequency of a sinusoidal signal
JPS63229320A (ja) 回転検出装置
JPS63172919A (ja) 直角位相信号処理装置
JPH0230221B2 (ja)
JPH0117528B2 (ja)