JPH0357225A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利川分野〕 本発明は、感光性材料（光レジスト）と、エッチング（
蝕刻法）により、薄膜をパターニングすることによって
素子を形成する製造工程を用いる半導体の製造方広に関
するものである。さらに詳しくいうと、アルミニウム薄
膜上の光レジストの露光パターニングの方法に関するも
のである。

〔発明の概要〕

本発明は、アルミニウム薄膜上に、ＣＶＤ　（Ｃｈｅｍ
ｉｃａｌ　　Ｖａｐｏｕｒ　　Ｄｅｐｏｓｉｔｔｏｎ）
法により薄膜を堆積させた後、光レジストを塗布して、
露光・現像する半導体素子の製造方俵である。

〔従来の技術〕

第３図は従来の半導体装置の製造方法の工程の断面図を
示したちのである。ここでは、基板１に凹凸があり、こ
の上にアルミニウム薄膜２が均一に堆積されている。さ
らにこの上に光レジスト３が塗布されている。ところが
アルミニウム薄膜の反ａＪ率は１００％に近く、この反
射光のため、余計な部分まで協光するという問題点があ
り、このため、第４図のような他の半導体装置の製造方
法の工程が考えられた。ここでは、アルミニウム湾ｌ４
２の上に、反射光を吸収するような光吸収材料４を塗布
することにより反射光を低減することが行なわれた。

〔発明が解決しようとする課題〕

第４図に示した方法では、光吸収材を回転塗布するため
、基！２１に段差があると、段差部で光吸収材料４の厚
さが変化してしまい、このため露光状態が変わり、段差
部分でのレジスト形状が意図した通りにならないという
問題点があった。

〔課題を解決するための手段〕

本発明においては、前項の問題点を解決するために、Ｃ
ＶＤ　（Ｃｈｅｍｉｃａｌ　　ＶａｐｏｕｒＤｅｐｏｓ
　ｉ　ｔ　ｉｏｎ）法によりアルミニウム薄膜上に薄膜
を堆積する。これを第１図に示す。

ところでＣＶＤ法によって堆積することのできるａ膜は
無機物であって、通常透明で光を吸収しないものである
ので普通に堆積しただけでは効果が小さい。そこで本発
明では、さらに、ＣＶＤ膜の厚さを最適化するという手
段を用いた。

〔作用〕

まずＣＶＤ法を用いることにより、下地の段差があると
ころでも、均一に膜をつけることができて、パターンが
段差部で変形するということはなくなった。さらに膜厚
を最適化することにより、透明な膜でも反射光をほとん
どなくすことができる。これを示すのが第２図である。

第２図はアルミニウム薄膜表面での反射率が９０％とし
て、膜厚を変えたときの反躬率を計算したもので、これ
より２×膜厚×屈折率か波長の整数倍になったときに反
１・１率が０９６になる二とが分かる。したがって、こ
の条ｒｌトを満足するように膜厚を決めれば完全な反射
防止を実現することかできる。また第２図は、レジスト
の屈折率ｎ１と反射防正膜の屈折率ｎ２が、ｎ＋　＜ｎ
２のときであるが、逆の場合は、２×膜厚×屈折率が波
長の半整数倍になると反１・１率０となることが計算で
きる。

〔実施例〕

次に本発明の半導体素子の製造方法の第１〜３実施例に
ついて詳細に説明する。

実施例１ シリコン単結晶ウエハに光レジストを塗布し、露光・現
像して、パターニングし、これをシリコンエッチングす
ることにより、第１図の征板１を形或した。この上にア
ルミニウム薄膜２を１．０μｍ堆積した。この上にシリ
コン酸化膜を反射防止膜５として堆積する。このときの
膜厚を上記〔作用〕のところで説明したように決める。

すると、シリコン酸化膜の屈折率は１．４６であり、露
光波長が０，４３μｍで、レジストの浦折率が１．６４
であったので、〔作用〕の項のｎ，＞ｎ２の場合にあた
り、このときの反ＪＩＪ　弔ｏの膜厚は９６０人となる
。よって、本例では膜厚として、９６０人を用いること
にした。この上にレジス１・を塗布して段差上のパター
ニングを行ったところ、段差部においてもパターンの変
形が見られなかっｔ二。

また、第２図は、反ｎ・ｌ防＋ｈ膜の膜厚による反Ｉ・
Ｉ率の変化を示す図である。

実施例２ 実施例１と同様にして第１図の基板１と、第１図のアル
ミニウム薄膜２を形或した後、本例では、反射防止膜５
として、シリコン窒化膜を用いることにした。するとシ
リコン窒化膜の屈折率は２であるので、実施例１と同様
にレジストの屈折率を１．６４としたとき ｄｏｐｔ＝０．１．７６μｍ となるので、膜厚として、１７６０Ａを用いて、アルミ
ニウム薄膜２上にＣＶＤ法で堆積した。この後、光レジ
スト３を塗布して、露光・現像したところ、段笹部でも
レジストが変形することなくパターニングすることがで
きた。

実施同３ 実施例１と同様にして、第１図の杜仮１と、第１図のア
ルミニウム薄膜２を形戊した後、本例では、シリコン酸
窒化膜を反射防１膜５として、ＣＶＤ法により堆積した
。このとき、シリコン酸窒化膜の屈折４１としては、１
．７５のものを用いた。

このときの最適膜厚は、実施例１と同峰の計算により、 ｄｏｐｔ＝０．　　２０１μｍ となるので、本例では膜厚として、２０１ＯＡを用いた
。この上に光レジストを塗布して、パタニングしたとこ
ろ段差部でもレジストの変形なく、パターニングできた
。

〔発明の効果〕

以上、本発明によれば、凹凸のあるアルミニウム薄膜上
のレジストが、下地からの反射や、段差構逍に影響され
ることなく、正確にパターニングできることか明らかで
ある。

【図面の簡単な説明】

第１図は、本発明によるアルミニウム薄膜上のレジスト
パターニング方法を示す断面図。 第２図は、反射防止膜の膜厚による反射率の変化図。 第３図と第４図は、それぞれ従来のアルミニウム薄膜上
のレジストパターニング方法を示す断面図である。 １　・　・ ２　・　・ ３　・　・ ４　・　・ ５　・　・ ・基板 ・アルミニウム薄膜 ・光レジスト ・光吸収材料 ・反射防止膜

Claims (1)

1. 【特許請求の範囲】 基板表面に堆積した薄膜上に、感光性材料を塗布し、こ
   れを露光・現像してパターニングした後エッチング（蝕
   刻）することにより薄膜をパターニングする工程を繰り
   返すことにより、素子を形成する半導体素子の製造方法
   において、アルミニウムから成る前記薄膜上にＣＶＤ法
   により透明薄膜を堆積した後に感光性材料を塗布する際
   に、前記透明薄膜の厚さｄが、前記透明薄膜とレジスト
   との屈折率ｎ、露光波長λと、 ２ｎｄ＝ｍλ（ｍ：整数） なる関係を有することを特徴とする半導体素子の製造方
   法。