JPH0356016B2 - - Google Patents
Info
- Publication number
- JPH0356016B2 JPH0356016B2 JP55018209A JP1820980A JPH0356016B2 JP H0356016 B2 JPH0356016 B2 JP H0356016B2 JP 55018209 A JP55018209 A JP 55018209A JP 1820980 A JP1820980 A JP 1820980A JP H0356016 B2 JPH0356016 B2 JP H0356016B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- switching transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000000903 blocking effect Effects 0.000 claims description 25
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000004804 winding Methods 0.000 description 35
- 238000001514 detection method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910003307 Ni-Cd Inorganic materials 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/30—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using a transformer for feedback, e.g. blocking oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
本発明はブロツキング発振回路に関するもので
ある。
ある。
ブロツキング発振回路の基本的なものとしては
「半導体ハンドブツク昭和52年11月30日株式会社
オーム社発行633頁図9.37」にみられるようなも
のがある。この従来例のブロツキング発振回路は
スイツチングトランジスタがオフした時にスイツ
チングトランジスタのベース電位を下げ、ベース
領域の過剰電荷を抜いてスイツチングトランジス
タを急激にオフさせるためのスピードアツプコン
デンサを用いたベース回路を使用しているが、入
力電源電圧を高、低に切り換えたりあるいは、そ
の入力電源電圧を変化させるような使い方をした
場合には次のような問題があつた。
「半導体ハンドブツク昭和52年11月30日株式会社
オーム社発行633頁図9.37」にみられるようなも
のがある。この従来例のブロツキング発振回路は
スイツチングトランジスタがオフした時にスイツ
チングトランジスタのベース電位を下げ、ベース
領域の過剰電荷を抜いてスイツチングトランジス
タを急激にオフさせるためのスピードアツプコン
デンサを用いたベース回路を使用しているが、入
力電源電圧を高、低に切り換えたりあるいは、そ
の入力電源電圧を変化させるような使い方をした
場合には次のような問題があつた。
つまり、低入力電源電圧で所定の出力（コレク
タ電流）を第４図ａに示すように確保するための
スイツチングトランジスタのオン時間tONを得る
ために、第４図ｂに示すように必要なベース電流
となるようにスピードアツプコンデンサの容量を
設定する必要がある。この場合スピードアツプの
ためだけで定数設定を行うことはできず、動作条
件も加味して設定しなければならない。一方上記
の条件で設定した回路を高電圧電源入力で動作さ
せると、スイツチングトランジスタがオンの時の
ベース帰還巻線電圧が上昇し且つオン時間tONが
短くなるため、所定の第４図ｃに示すコレクタ電
流が流れたときに第４図ｄに示すベース電流をバ
イパスさせてオフさせる際、スピードアツプコン
デンサのインピーダンスがまだ低いため、スイツ
チングトランジスタのベース電位が下がりにく
く、なかなかオフできないという問題がある。
タ電流）を第４図ａに示すように確保するための
スイツチングトランジスタのオン時間tONを得る
ために、第４図ｂに示すように必要なベース電流
となるようにスピードアツプコンデンサの容量を
設定する必要がある。この場合スピードアツプの
ためだけで定数設定を行うことはできず、動作条
件も加味して設定しなければならない。一方上記
の条件で設定した回路を高電圧電源入力で動作さ
せると、スイツチングトランジスタがオンの時の
ベース帰還巻線電圧が上昇し且つオン時間tONが
短くなるため、所定の第４図ｃに示すコレクタ電
流が流れたときに第４図ｄに示すベース電流をバ
イパスさせてオフさせる際、スピードアツプコン
デンサのインピーダンスがまだ低いため、スイツ
チングトランジスタのベース電位が下がりにく
く、なかなかオフできないという問題がある。
本発明は上述の問題点に鑑みて為されたもの
で、その目的とするところは、広い範囲の入力電
源電圧を用いてもスイツチングトランジスタのオ
フスピードを遅くすることがなく、しかもスイツ
チ起動回路部の損失が小さい上に安定した起動が
行えるブロツキング発振回路を提供するにある。
で、その目的とするところは、広い範囲の入力電
源電圧を用いてもスイツチングトランジスタのオ
フスピードを遅くすることがなく、しかもスイツ
チ起動回路部の損失が小さい上に安定した起動が
行えるブロツキング発振回路を提供するにある。
本発明は、上記目的を達成するために、スイツ
チングトランジスタのベースに起動電流の流すス
イツチ起動回路部のスピードアツプコンデンサに
並列に抵抗と電源の極性に対して逆方向の逆流阻
止用のダイオードとの直列回路を接続したもので
ある。
チングトランジスタのベースに起動電流の流すス
イツチ起動回路部のスピードアツプコンデンサに
並列に抵抗と電源の極性に対して逆方向の逆流阻
止用のダイオードとの直列回路を接続したもので
ある。
而して本発明では、第１図に示すようにスピー
ドアツプコンデンサC1に並列に抵抗R3と電源の
極性に対して逆方向の逆流阻止用のダイオード
D1との直列回路を接続してあるので、スピード
アツプコンデンサC1に流れる電流イと、ダイオ
ードD1と抵抗R3との直列回路に流れる電流ロと
を合成したベース電流ハの波形を第３図に示すよ
うに作り出すことができるものであり、低入力電
源電圧の場合スイツチングトランジスタTrのオ
ン時間tONを確保するための電流をダイオードD1
と抵抗R3との直列回路で流せるので、スピード
アツプの機能を果せる範囲でスピードアツプコン
デンサC1の容量を小さくすることができる。
ドアツプコンデンサC1に並列に抵抗R3と電源の
極性に対して逆方向の逆流阻止用のダイオード
D1との直列回路を接続してあるので、スピード
アツプコンデンサC1に流れる電流イと、ダイオ
ードD1と抵抗R3との直列回路に流れる電流ロと
を合成したベース電流ハの波形を第３図に示すよ
うに作り出すことができるものであり、低入力電
源電圧の場合スイツチングトランジスタTrのオ
ン時間tONを確保するための電流をダイオードD1
と抵抗R3との直列回路で流せるので、スピード
アツプの機能を果せる範囲でスピードアツプコン
デンサC1の容量を小さくすることができる。
このため高入力電源電圧時にベース帰還巻線
L2の電圧は電源電圧と同じように上昇し、ベー
ス電流のピークは変わらないが、スピードアツプ
コンデンサC1の容量を下げている分、オフする
時にはスピードアツプコンデンサC1の充電が進
んでおり、従つてインピーダンスが上昇している
ためベース電流をバイパスするなどしてスイツチ
ングトランジスタTrをオフさせる場合、スイツ
チングトランジスタTrのベース電位が下がり易
く、結果ベース領域の過剰電荷を抜き易くなり、
従つてスイツチングトランジスタTrのオフ制御
がやり易くなるのである。
L2の電圧は電源電圧と同じように上昇し、ベー
ス電流のピークは変わらないが、スピードアツプ
コンデンサC1の容量を下げている分、オフする
時にはスピードアツプコンデンサC1の充電が進
んでおり、従つてインピーダンスが上昇している
ためベース電流をバイパスするなどしてスイツチ
ングトランジスタTrをオフさせる場合、スイツ
チングトランジスタTrのベース電位が下がり易
く、結果ベース領域の過剰電荷を抜き易くなり、
従つてスイツチングトランジスタTrのオフ制御
がやり易くなるのである。
更に低入力電源電圧時のベース電流確保を主眼
にダイオードD1と直列に接続する抵抗R3の定数
を設定するため、ダイオードD1がない場合には
スイツチ起動回路部４の抵抗R1，R2を起動させ
るための条件で定数設定しなければならないが、
ダイオードD1の働きによりこの関連を切り離す
ことができ、スイツチ起動回路部４の抵抗R1，
R2を他の条件で定数設定ができて、回路損失を
低減することが可能となる。
にダイオードD1と直列に接続する抵抗R3の定数
を設定するため、ダイオードD1がない場合には
スイツチ起動回路部４の抵抗R1，R2を起動させ
るための条件で定数設定しなければならないが、
ダイオードD1の働きによりこの関連を切り離す
ことができ、スイツチ起動回路部４の抵抗R1，
R2を他の条件で定数設定ができて、回路損失を
低減することが可能となる。
以下本発明を実施例により説明する。
第１図は自動電圧切り換え式充電器に用いた一
実施例の回路図を示し、図中１は交流電源ACを
整流して直流（脈流）を得るための整流回路で、
この整流回路１の整流出力が充電器を構成するブ
ロツキング発振器Ａの電源となる。
実施例の回路図を示し、図中１は交流電源ACを
整流して直流（脈流）を得るための整流回路で、
この整流回路１の整流出力が充電器を構成するブ
ロツキング発振器Ａの電源となる。
ブロツキング発振器Ａは発振トランスＴに巻装
した１次巻線L1からなる電力変換部２と、スイ
ツチングトランジスタTrからなるスイツチ部３
と、スイツチ起動回路部４と、前記１次巻線L1
と同一コアに巻装したベース帰還巻線L2からな
るスイツチ起動加速回路部５と、１次巻線L1と
同じコアに巻装した２次巻線L3などからなる２
次整流回路部６とから構成されている。
した１次巻線L1からなる電力変換部２と、スイ
ツチングトランジスタTrからなるスイツチ部３
と、スイツチ起動回路部４と、前記１次巻線L1
と同一コアに巻装したベース帰還巻線L2からな
るスイツチ起動加速回路部５と、１次巻線L1と
同じコアに巻装した２次巻線L3などからなる２
次整流回路部６とから構成されている。
７はトランジスタインバータたるブロツキング
発振器Ａのスイツチ部３のオン時間を制御して２
次電池８の適正充電させることができるようにす
るためのスイツチング制御回路であり、このスイ
ツチング制御回路７はOR回路９の出力によつて
制御される。
発振器Ａのスイツチ部３のオン時間を制御して２
次電池８の適正充電させることができるようにす
るためのスイツチング制御回路であり、このスイ
ツチング制御回路７はOR回路９の出力によつて
制御される。
１０はブロツキング発振器Ａの２次出力整流回
路部６に接続されたNi−Cd電池のような２次電
池８の充電電圧を予め設定した充電完了電圧に対
応する基準電圧Vref1と比較して２次電池８の充
電完了を検出するための充電完了電圧検出回路
で、この充電完了電圧検出回路１０は、定電流源
と、基準電圧素子と、コンパレータとから構成せ
られ、出力は前記OR回路９へ入力する。
路部６に接続されたNi−Cd電池のような２次電
池８の充電電圧を予め設定した充電完了電圧に対
応する基準電圧Vref1と比較して２次電池８の充
電完了を検出するための充電完了電圧検出回路
で、この充電完了電圧検出回路１０は、定電流源
と、基準電圧素子と、コンパレータとから構成せ
られ、出力は前記OR回路９へ入力する。
１１は交流電源ACの電圧に応じたブロツキン
グ発振器Ａのスイツチ部３のオン時間幅を設定
し、各種電源電圧に対して２次電池８を適正充電
することができるようにしたスイツチオン時間幅
演算回路で、ブロツキング発振器Ａの発振トラン
スＴのコアに巻装した３次巻線L4より得る交流
電源AC電圧に比例せる電圧を積分回路部１２で
積分し、予め設定した基準電圧Vref2に積分電圧
が達した際に出力を生じるコンパレータを有し、
この出力は上記OR回路９に入力して、前記充電
完了電圧検出回路１０の出力とで論理演算される
ようになつている。
グ発振器Ａのスイツチ部３のオン時間幅を設定
し、各種電源電圧に対して２次電池８を適正充電
することができるようにしたスイツチオン時間幅
演算回路で、ブロツキング発振器Ａの発振トラン
スＴのコアに巻装した３次巻線L4より得る交流
電源AC電圧に比例せる電圧を積分回路部１２で
積分し、予め設定した基準電圧Vref2に積分電圧
が達した際に出力を生じるコンパレータを有し、
この出力は上記OR回路９に入力して、前記充電
完了電圧検出回路１０の出力とで論理演算される
ようになつている。
１３は上記３次巻線L4から構成され、前記各
回路１０，１１，９，７へ電源を供給する整流回
路である。
回路１０，１１，９，７へ電源を供給する整流回
路である。
ところでブロツキング発振器Ａは入力電圧VIN
が変化しても２次電力E2並びに２次電圧V0を一
定にしなければ各国商用電源電圧に応じた充電を
行うことができないわけである、発振トランスＴ
は次のような仕組みから成立するものである。
が変化しても２次電力E2並びに２次電圧V0を一
定にしなければ各国商用電源電圧に応じた充電を
行うことができないわけである、発振トランスＴ
は次のような仕組みから成立するものである。
即ち発振トランスＴの１次巻線L1にスイツチ
ングトランジスタTrのオン時間tONに流れる電流
ピークをI1Pとすると、発振トランスＴのコアに
貯えられるエネルギΔE1は ΔE1＝L1／２となる。（但しL1はインダクタンス 値） また２次巻線L3に流れる電流I2Pは I2P＝n1／n3I1Pとなる。（但しn1，n3はL1，L3の巻 き数） 次に２次側に流れる平均電流（充電電流）をI0
とすると、 I0＝（１／2I2P）×（tOFF／ｔ）となる。（但し、ｔ
は周期） ここで２次出力電圧をV0とすると、 η・ΔE1／ｔ＝V0・I0の関係が成立する。（但しη は効率）従つて、tOFFは、 tOFF＝L1・I1P 2／V0・I2P＝η・L1／V0・n3／n1・I1P ＝η・VIN／V0・n3／n1tON ［∵tON＝（L1／VIN）・I1P］となる。
ングトランジスタTrのオン時間tONに流れる電流
ピークをI1Pとすると、発振トランスＴのコアに
貯えられるエネルギΔE1は ΔE1＝L1／２となる。（但しL1はインダクタンス 値） また２次巻線L3に流れる電流I2Pは I2P＝n1／n3I1Pとなる。（但しn1，n3はL1，L3の巻 き数） 次に２次側に流れる平均電流（充電電流）をI0
とすると、 I0＝（１／2I2P）×（tOFF／ｔ）となる。（但し、ｔ
は周期） ここで２次出力電圧をV0とすると、 η・ΔE1／ｔ＝V0・I0の関係が成立する。（但しη は効率）従つて、tOFFは、 tOFF＝L1・I1P 2／V0・I2P＝η・L1／V0・n3／n1・I1P ＝η・VIN／V0・n3／n1tON ［∵tON＝（L1／VIN）・I1P］となる。
また２次電力E2は、
E2＝V0・I0＝V0×（１／２・n1／n2I1P・tOFF／ｔ）
＝V0／２・n1／n3・I1P・η・L1／V0・n3／n1・I1P／
（ηL1／V0・n3／n1＋L1／VIN）IIp ＝１／２・I1P・η／・L1／V0・n3／n1＋L1／VIN ＝１／２・η・VIN／η・LIN・n3／V0・n1＋１×I1P となる。
（ηL1／V0・n3／n1＋L1／VIN）IIp ＝１／２・I1P・η／・L1／V0・n3／n1＋L1／VIN ＝１／２・η・VIN／η・LIN・n3／V0・n1＋１×I1P となる。
従つて２次電力E2及び２次出力電圧V0を入力
電圧VINが変化しても一定とするI1Pの条件は、 I1P＝2V0I0・（η・１／V0n3／n1＋１／VIN）／η ＝I0（２・n2／n1＋V0／η・VIN） ＝K1＋K2／VIN となる。更にI1P＝VIN／L1・tONであるから、tONは tON＝K1′／VIN＋K2′／VIN 2 となる。
電圧VINが変化しても一定とするI1Pの条件は、 I1P＝2V0I0・（η・１／V0n3／n1＋１／VIN）／η ＝I0（２・n2／n1＋V0／η・VIN） ＝K1＋K2／VIN となる。更にI1P＝VIN／L1・tONであるから、tONは tON＝K1′／VIN＋K2′／VIN 2 となる。
このようにtONを入力電圧VINに応じて変化させ
ることにより一定の出力を得ることができるわけ
である。このtONを設定するのが上記スイツチオ
ン時間幅演算回路１１であり、この時間設定にお
いてはコア損失が増加する磁気飽和の手前におい
て行うように予め基準電圧を設定してある。Ni
−Cd電池のような２次電池８を急速充電する場
合、充電完了後充電電流を制限して過充電を防止
しなければならないわけで、この制御を行うため
の回路が充電完了電圧検出回路１０であるが、こ
の充電完了電圧検出回路１０のコンパレータの基
準電圧Vref1はNi−Cd電池のような２次電池にお
いて、電解液の漏出や、過充電、過放電に耐えら
れなくなり、寿命の劣化を起こしたり、使用条件
が制限されるなど諸トラブルが発生するという恐
れを生じない所定の範囲の充電末期の電池電圧に
対応して設定してある。
ることにより一定の出力を得ることができるわけ
である。このtONを設定するのが上記スイツチオ
ン時間幅演算回路１１であり、この時間設定にお
いてはコア損失が増加する磁気飽和の手前におい
て行うように予め基準電圧を設定してある。Ni
−Cd電池のような２次電池８を急速充電する場
合、充電完了後充電電流を制限して過充電を防止
しなければならないわけで、この制御を行うため
の回路が充電完了電圧検出回路１０であるが、こ
の充電完了電圧検出回路１０のコンパレータの基
準電圧Vref1はNi−Cd電池のような２次電池にお
いて、電解液の漏出や、過充電、過放電に耐えら
れなくなり、寿命の劣化を起こしたり、使用条件
が制限されるなど諸トラブルが発生するという恐
れを生じない所定の範囲の充電末期の電池電圧に
対応して設定してある。
次に第１図の自動電圧切り換え式充電器の動作
に基づいて本発明の動作を説明する。
に基づいて本発明の動作を説明する。
今、AC100Vの交流電源ACが接続され、整流
回路１の整流出力がブロツキング発振器Ａに印加
されると、スイツチ起動回路部４のスピードアツ
プコンデンサC1が抵抗R1，R2を介して充電され、
所定レベルにスピードアツプコンデンサC1の両
端電圧が達すると、スイツチ部３のスイツチング
トランジスタTrのベースに起動電流が流れ、ス
イツチングトランジスタTrがオンする。この際
スピードアツプコンデンサC1によつてスイツチ
ングトランジスタTrのオン動作の立上りは急峻
なものとなる。次にスイツチングトランジスタ
Trのオンによつて１次巻線L1に流れる電流の増
加にともなうトランス作用によつてベース帰還巻
線L2に電圧が誘起されベース電流は一層増加の
傾向をたどるわけである。ここで通常のブロツキ
ング発振器は発振トランスＴの１次巻線L1の飽
和か、或はスイツチングトランジスタTrの自己
飽和時に生じる前記トランス作用の消滅によるベ
ース駆動電流の消滅によつてスイツチングトラン
ジスタTrをターンオフさせるわけであるが、実
施例では、入力電源電圧に応じて所定オン時間
tON経過時にスイツチオン時間幅演算回路１１の
働らきによつてOR回路９と、スイツチング制御
回路７をオンさせ、スイツチングトランジスタ
Trのベースに負パルスの印加することによつて
強制的にスイツチングトランジスタTrをオフさ
せる。このオフによつてオン期間中に発振トラン
スＴのコアに蓄えられた磁気エネルギが２次整流
回路部６の整流ダイオードD2と、２次巻線L2と
２次電池８の閉回路にて放出され、オン期間と共
に２次電池８を充電する。
回路１の整流出力がブロツキング発振器Ａに印加
されると、スイツチ起動回路部４のスピードアツ
プコンデンサC1が抵抗R1，R2を介して充電され、
所定レベルにスピードアツプコンデンサC1の両
端電圧が達すると、スイツチ部３のスイツチング
トランジスタTrのベースに起動電流が流れ、ス
イツチングトランジスタTrがオンする。この際
スピードアツプコンデンサC1によつてスイツチ
ングトランジスタTrのオン動作の立上りは急峻
なものとなる。次にスイツチングトランジスタ
Trのオンによつて１次巻線L1に流れる電流の増
加にともなうトランス作用によつてベース帰還巻
線L2に電圧が誘起されベース電流は一層増加の
傾向をたどるわけである。ここで通常のブロツキ
ング発振器は発振トランスＴの１次巻線L1の飽
和か、或はスイツチングトランジスタTrの自己
飽和時に生じる前記トランス作用の消滅によるベ
ース駆動電流の消滅によつてスイツチングトラン
ジスタTrをターンオフさせるわけであるが、実
施例では、入力電源電圧に応じて所定オン時間
tON経過時にスイツチオン時間幅演算回路１１の
働らきによつてOR回路９と、スイツチング制御
回路７をオンさせ、スイツチングトランジスタ
Trのベースに負パルスの印加することによつて
強制的にスイツチングトランジスタTrをオフさ
せる。このオフによつてオン期間中に発振トラン
スＴのコアに蓄えられた磁気エネルギが２次整流
回路部６の整流ダイオードD2と、２次巻線L2と
２次電池８の閉回路にて放出され、オン期間と共
に２次電池８を充電する。
ここで、スイツチングトランジスタTrのコレ
クタ・エミツタ間の電圧VCEは第２図ａに示すよ
うになり、またスイツチングトランジスタTrの
コレクタ電流は第２図ｂに示すようになり、図示
するようにコレクタ電流は、オン時点から直線的
に上昇する三角波となる。またオンした瞬間に現
れるパルス状の電流はスナバ回路のコンデンサ及
び抵抗を通して流れる電流である。
クタ・エミツタ間の電圧VCEは第２図ａに示すよ
うになり、またスイツチングトランジスタTrの
コレクタ電流は第２図ｂに示すようになり、図示
するようにコレクタ電流は、オン時点から直線的
に上昇する三角波となる。またオンした瞬間に現
れるパルス状の電流はスナバ回路のコンデンサ及
び抵抗を通して流れる電流である。
第２図ｃは２次巻線L3からの出力電流、つま
り２次電池８の充電電流を示しており、スイツチ
ングトランジスタTrがオフした時点から、オン
期間中に蓄えられた磁気エネルギが電気エネルギ
として出力され、そのため初期に最大電流が流
れ、徐々に減少する三角波となる。出力電流が零
になると、出力側のダイオードD2などで放出し
きれなかつたエネルギによつて、巻線電圧が大き
く振動しだす。
り２次電池８の充電電流を示しており、スイツチ
ングトランジスタTrがオフした時点から、オン
期間中に蓄えられた磁気エネルギが電気エネルギ
として出力され、そのため初期に最大電流が流
れ、徐々に減少する三角波となる。出力電流が零
になると、出力側のダイオードD2などで放出し
きれなかつたエネルギによつて、巻線電圧が大き
く振動しだす。
さてスイツチングトランジスタTrがオフする
時点ではスピードアツプコンデンサC1にはダイ
オードD1のアノード側を正とする電荷が蓄えら
れており、スイツチングトランジスタTrのコレ
クタ電流の増加を抑えると、発振トランスＴの極
性が反転する。スピードアツプコンデンサC1の
電荷により、発振トランスＴの極性が完全に反転
する前、例えば電圧が零の時点でもスイツチング
トランジスタTrのベース・エミツタ間に逆バイ
アスを与えることができるため、スイツチングト
ランジスタTrを急激にオフさせることができる
のである。そしてスイツチングトランジスタTr
がオフすると、スピードアツプコンデンサC1は、
ベース帰還巻線L2の電圧によつてベース帰還巻
線L2側を正とするように充電され、更に抵抗R1，
R2を介して充電される。このオフ期間中スピー
ドアツプコンデンサC1の電位があることと、上
記の巻線間の電圧が上記の振動によつて低下する
と、スピードアツプコンデンサC1のベース帰還
巻線L2側が正となるように充電された電荷が、
スイツチングトランジスタTrのベース電流とな
つて放電され、スイツチングトランジスタTrが
急激にオンに向かい、このオンによつてベース帰
還巻線L2の極性が反転し、ベース帰還巻線L2か
らもベース電流が流れ始める。この電流はスピー
ドアツプコンデンサC1をダイオードD1のアノー
ド側が正となるように充電するため、ベース電流
は初期が大きく、スピードアツプコンデンサC1
が充電されるに従つて徐々に減少する。このよう
にしてブロツキング発振器Ａは発振動作するので
ある。第２図ｄはベース帰還巻線L2の端子間電
圧を示しており、図においてベース帰還巻線L2
のスイツチングトランジスタTr側を正として表
している。また第２図ｅはスイツチングトランジ
スタTrのベース電流を示す。第２図ｆは抵抗R3，
R2の接続点の電圧を示す。
時点ではスピードアツプコンデンサC1にはダイ
オードD1のアノード側を正とする電荷が蓄えら
れており、スイツチングトランジスタTrのコレ
クタ電流の増加を抑えると、発振トランスＴの極
性が反転する。スピードアツプコンデンサC1の
電荷により、発振トランスＴの極性が完全に反転
する前、例えば電圧が零の時点でもスイツチング
トランジスタTrのベース・エミツタ間に逆バイ
アスを与えることができるため、スイツチングト
ランジスタTrを急激にオフさせることができる
のである。そしてスイツチングトランジスタTr
がオフすると、スピードアツプコンデンサC1は、
ベース帰還巻線L2の電圧によつてベース帰還巻
線L2側を正とするように充電され、更に抵抗R1，
R2を介して充電される。このオフ期間中スピー
ドアツプコンデンサC1の電位があることと、上
記の巻線間の電圧が上記の振動によつて低下する
と、スピードアツプコンデンサC1のベース帰還
巻線L2側が正となるように充電された電荷が、
スイツチングトランジスタTrのベース電流とな
つて放電され、スイツチングトランジスタTrが
急激にオンに向かい、このオンによつてベース帰
還巻線L2の極性が反転し、ベース帰還巻線L2か
らもベース電流が流れ始める。この電流はスピー
ドアツプコンデンサC1をダイオードD1のアノー
ド側が正となるように充電するため、ベース電流
は初期が大きく、スピードアツプコンデンサC1
が充電されるに従つて徐々に減少する。このよう
にしてブロツキング発振器Ａは発振動作するので
ある。第２図ｄはベース帰還巻線L2の端子間電
圧を示しており、図においてベース帰還巻線L2
のスイツチングトランジスタTr側を正として表
している。また第２図ｅはスイツチングトランジ
スタTrのベース電流を示す。第２図ｆは抵抗R3，
R2の接続点の電圧を示す。
スイツチ起動回路部４のダイオードD1は起動
時にスピードアツプコンデンサC1を急速充電さ
せるとともにオン時に帰還電流により充電された
スピードアツプコンデンサC1の充電電荷の放電
を行なうためのもので、起動時に抵抗R3へ流れ
ようとする電流をカツトする。ところで上述のス
イツチングトランジスタTrのオン期間幅を決め
るスイツチオン時間幅演算回路１１の動作を詳説
すると、前記スイツチングトランジスタTrのオ
ン期間中１次巻線L1には１次電流I1Pが徐々に増
加し、トランス作用の働らきにより整流回路１３
の３次巻線L4には交流電源AC電圧に比例せる電
圧が発生してスイツチオン時間幅演算回路１１の
積分回路部１２のコンデンサC2を充電する。こ
の充電電圧はスイツチオン時間幅演算回路１１の
コンパレータの比較入力端に入力し、定電流源と
基準電圧素子とによつて発生する基準電圧Vref2
と比較されるわけである。前記充電電圧の上昇速
度は入力電圧に比例するため、基準電圧Vref2に
達する時間は入力電圧によつて制御されることに
なり、この基準電圧Vref2を越えるまでの時間が
上記スイツチングトランジスタTrのオン時間tON
となるである。しかして交流電源ACがAC100V
であれば電力変換部２の発振トランスＴの飽和寸
前において基準電圧Vref2を越え、スイツチオン
時間幅演算回路１１は“Ｈ”レベルの出力をOR
回路９へ入力させる。この結果OR回路９の出力
は“Ｈ”レベルとなりスイツチング制御回路７は
オンし、スイツチングトランジスタTrのベース
にダイオードD3を介して負のパルス電流を流し、
スイツチングトランジスタTrを急峻にオフさせ
発振動作を止めるのである。このようにして２次
電池８が充電され、その両端電圧V0が充電完了
電圧検出回路１０のコンパレータの基準電圧
Vref1を越えると、OR回路９への出力を充電完了
電圧検出回路１０は“Ｈ”レベルとし、OR回路
９の出力をスイツチオン時間幅演算回路１１の出
力いかんにかかわらず“Ｈ”レベルに固定し、ス
イツチング制御回路７をオン状態に維持する。従
つてスイツチングトランジスタTrのベースには
起動電流が流れず、ブロツキング発振器Ａは発振
停止し、２次電池８の充電を止める。この２次電
池８の両端電圧V0が自然放電等によつて基準電
圧Vref1より低くなると、上述の動作と同様にブ
ロツキング発振器Ａが発振動作し、２次電池８の
充電を行なう。この充電は２次電池８の両端電圧
V0が基準電圧Vref1に近いため期間が短く、ブロ
ツキング発振器Ａの発振動作間欠的となるわけ
で、充電電流の平均値は低く所謂末期充電がなさ
れるのである。次に接続される交流電源ACの電
圧がAC270Vというように高くなると、ブロツキ
ング発振器Ａの発振トランスＴの１次巻線L1に
流れる電流I1Pは増大するわけであるが、３次巻
線L4に発生する電圧も入力電圧に比例して大き
くなり、スイツチオン時間幅演算回路１１の積分
回路部１２のコンデンサC2の充電電圧がコンパ
レータの基準電圧Vref2に達する時間が短くなり、
従つてスイツチングトランジスタTrのオン時間
tONが短くなつて、２次電池８を充電する充電電
流の平均値はAC100Vのときと同様となり、２次
電池８は適正充電される。
時にスピードアツプコンデンサC1を急速充電さ
せるとともにオン時に帰還電流により充電された
スピードアツプコンデンサC1の充電電荷の放電
を行なうためのもので、起動時に抵抗R3へ流れ
ようとする電流をカツトする。ところで上述のス
イツチングトランジスタTrのオン期間幅を決め
るスイツチオン時間幅演算回路１１の動作を詳説
すると、前記スイツチングトランジスタTrのオ
ン期間中１次巻線L1には１次電流I1Pが徐々に増
加し、トランス作用の働らきにより整流回路１３
の３次巻線L4には交流電源AC電圧に比例せる電
圧が発生してスイツチオン時間幅演算回路１１の
積分回路部１２のコンデンサC2を充電する。こ
の充電電圧はスイツチオン時間幅演算回路１１の
コンパレータの比較入力端に入力し、定電流源と
基準電圧素子とによつて発生する基準電圧Vref2
と比較されるわけである。前記充電電圧の上昇速
度は入力電圧に比例するため、基準電圧Vref2に
達する時間は入力電圧によつて制御されることに
なり、この基準電圧Vref2を越えるまでの時間が
上記スイツチングトランジスタTrのオン時間tON
となるである。しかして交流電源ACがAC100V
であれば電力変換部２の発振トランスＴの飽和寸
前において基準電圧Vref2を越え、スイツチオン
時間幅演算回路１１は“Ｈ”レベルの出力をOR
回路９へ入力させる。この結果OR回路９の出力
は“Ｈ”レベルとなりスイツチング制御回路７は
オンし、スイツチングトランジスタTrのベース
にダイオードD3を介して負のパルス電流を流し、
スイツチングトランジスタTrを急峻にオフさせ
発振動作を止めるのである。このようにして２次
電池８が充電され、その両端電圧V0が充電完了
電圧検出回路１０のコンパレータの基準電圧
Vref1を越えると、OR回路９への出力を充電完了
電圧検出回路１０は“Ｈ”レベルとし、OR回路
９の出力をスイツチオン時間幅演算回路１１の出
力いかんにかかわらず“Ｈ”レベルに固定し、ス
イツチング制御回路７をオン状態に維持する。従
つてスイツチングトランジスタTrのベースには
起動電流が流れず、ブロツキング発振器Ａは発振
停止し、２次電池８の充電を止める。この２次電
池８の両端電圧V0が自然放電等によつて基準電
圧Vref1より低くなると、上述の動作と同様にブ
ロツキング発振器Ａが発振動作し、２次電池８の
充電を行なう。この充電は２次電池８の両端電圧
V0が基準電圧Vref1に近いため期間が短く、ブロ
ツキング発振器Ａの発振動作間欠的となるわけ
で、充電電流の平均値は低く所謂末期充電がなさ
れるのである。次に接続される交流電源ACの電
圧がAC270Vというように高くなると、ブロツキ
ング発振器Ａの発振トランスＴの１次巻線L1に
流れる電流I1Pは増大するわけであるが、３次巻
線L4に発生する電圧も入力電圧に比例して大き
くなり、スイツチオン時間幅演算回路１１の積分
回路部１２のコンデンサC2の充電電圧がコンパ
レータの基準電圧Vref2に達する時間が短くなり、
従つてスイツチングトランジスタTrのオン時間
tONが短くなつて、２次電池８を充電する充電電
流の平均値はAC100Vのときと同様となり、２次
電池８は適正充電される。
第２図b′，d′〜f′は上記の入力電源電圧を高く
した場合の第２図ｂ，ｄ〜ｆに対応する図面であ
り、この場合スイツチングトランジスタTrのコ
レクタ電流の傾きが急になる。ここで実施例では
スイツチオン時間幅演算回路１１によつて入力電
圧を検知してオン時間を制御しているためオン時
間が短くなつている。また入力電源電圧が高いた
め、ベース帰還巻線L2の端子間の電圧が上昇し、
これによつてベース電流も増加している。このこ
とから、抵抗R3の両端電圧が上昇し、スピード
アツプコンデンサC1がスイツチングトランジス
タTrのオン時に充電される電位ｂ点も第２図f′に
示すように上昇する。このｂ点の電位は、抵抗
R3が無い場合には、スピードアツプコンデンサ
C1の電位がダイオードD1に制限されるため、約
0.7Vとなる。高入力電源電圧の時にはｂ点の電
圧が抵抗R3により増大するため、次のスイツチ
ングトランジスタTrのオフへの移行時の最初に
ベース・エミツタ間にかかる逆バイアスも増加
し、オフスピードが上がることになるのである。
した場合の第２図ｂ，ｄ〜ｆに対応する図面であ
り、この場合スイツチングトランジスタTrのコ
レクタ電流の傾きが急になる。ここで実施例では
スイツチオン時間幅演算回路１１によつて入力電
圧を検知してオン時間を制御しているためオン時
間が短くなつている。また入力電源電圧が高いた
め、ベース帰還巻線L2の端子間の電圧が上昇し、
これによつてベース電流も増加している。このこ
とから、抵抗R3の両端電圧が上昇し、スピード
アツプコンデンサC1がスイツチングトランジス
タTrのオン時に充電される電位ｂ点も第２図f′に
示すように上昇する。このｂ点の電位は、抵抗
R3が無い場合には、スピードアツプコンデンサ
C1の電位がダイオードD1に制限されるため、約
0.7Vとなる。高入力電源電圧の時にはｂ点の電
圧が抵抗R3により増大するため、次のスイツチ
ングトランジスタTrのオフへの移行時の最初に
ベース・エミツタ間にかかる逆バイアスも増加
し、オフスピードが上がることになるのである。
尚整流回路１３のダイオードD4並びにスイツ
チオン時間幅演算回路１１のツエナーダイオード
ZDは各回路１１，１０，９，７へ電源を供給す
るためのものである。
チオン時間幅演算回路１１のツエナーダイオード
ZDは各回路１１，１０，９，７へ電源を供給す
るためのものである。
本発明は複数の異なる電圧の入力電源を選択使
用するブロツキング発振器において、スイツチン
グトランジスタのベースに起動電流を流すスイツ
チ起動回路部のスピードアツプコンデンサに並列
に抵抗と電源の極性に対して逆方向の逆流阻止用
のダイオードとの直列回路を接続したので、低入
力電源電圧時のスイツチングトランジスタのオン
時間を確保するための電流を、ベース帰還巻線、
スイツチングトランジスタのベースエミツタと、
ダイオードと、抵抗と、ベース帰還巻線の回路で
流せ、スピードアツプの機能を果せる範囲で、ス
ピードアツプコンデンサの容量を小さくすること
ができ、そのため高入力電源電圧時には、ベース
巻線の電圧が同じように上昇し、ベース電流のピ
ークが変わらないが、ベース電流をバイパスして
オフするような場合、スピードアツプコンデンサ
の帰還電流による充電が進んでいる分、スピード
アツプコンデンサのインピーダンスが上昇して、
ベース電位が下がり易く、結果ベース領域の過剰
電荷を抜き易くなつて、スイツチングトランジス
タのオフスピードを早くすることができ、またベ
ース電流をバイパスしてオフさせて制御する場合
に制御がやり易くなるという効果があり、更に低
入力電源電圧時のベース電流確保を主眼にダイオ
ードと直列に接続する抵抗の定数を設定すること
ができるためダイオードの働らきによりこの関連
を切り離すことができ、そのためスイツチ起動回
路部の抵抗を他の条件で定数設定ができて、回路
損失を低減することが可能となるという効果があ
る。
用するブロツキング発振器において、スイツチン
グトランジスタのベースに起動電流を流すスイツ
チ起動回路部のスピードアツプコンデンサに並列
に抵抗と電源の極性に対して逆方向の逆流阻止用
のダイオードとの直列回路を接続したので、低入
力電源電圧時のスイツチングトランジスタのオン
時間を確保するための電流を、ベース帰還巻線、
スイツチングトランジスタのベースエミツタと、
ダイオードと、抵抗と、ベース帰還巻線の回路で
流せ、スピードアツプの機能を果せる範囲で、ス
ピードアツプコンデンサの容量を小さくすること
ができ、そのため高入力電源電圧時には、ベース
巻線の電圧が同じように上昇し、ベース電流のピ
ークが変わらないが、ベース電流をバイパスして
オフするような場合、スピードアツプコンデンサ
の帰還電流による充電が進んでいる分、スピード
アツプコンデンサのインピーダンスが上昇して、
ベース電位が下がり易く、結果ベース領域の過剰
電荷を抜き易くなつて、スイツチングトランジス
タのオフスピードを早くすることができ、またベ
ース電流をバイパスしてオフさせて制御する場合
に制御がやり易くなるという効果があり、更に低
入力電源電圧時のベース電流確保を主眼にダイオ
ードと直列に接続する抵抗の定数を設定すること
ができるためダイオードの働らきによりこの関連
を切り離すことができ、そのためスイツチ起動回
路部の抵抗を他の条件で定数設定ができて、回路
損失を低減することが可能となるという効果があ
る。
第１図は本発明の一実施例の回路図、第２図、
第３図は同上の動作説明図、第４図は基本例の動
作説明図、Ａはブロツキング発振器、Ｔは発振ト
ランス、L2はベース帰還巻線、４はスイツチ起
動回路部、C1はスピードアツプコンデンサ、D1
はダイオード、R3は抵抗である。
第３図は同上の動作説明図、第４図は基本例の動
作説明図、Ａはブロツキング発振器、Ｔは発振ト
ランス、L2はベース帰還巻線、４はスイツチ起
動回路部、C1はスピードアツプコンデンサ、D1
はダイオード、R3は抵抗である。
Claims (1)
- １ 複数の異なる電圧の入力電源を選択使用する
ブロツキング発振回路において、スイツチングト
ランジスタのベースに起動電流を流すスイツチ起
動回路部に設けられたスピードアツプコンデンサ
に並列に抵抗と電源の極性に対して逆方向のダイ
オードとの直列回路を接続して成ることを特徴と
するブロツキング発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1820980A JPS56115022A (en) | 1980-02-15 | 1980-02-15 | Blocking oscillating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1820980A JPS56115022A (en) | 1980-02-15 | 1980-02-15 | Blocking oscillating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56115022A JPS56115022A (en) | 1981-09-10 |
| JPH0356016B2 true JPH0356016B2 (ja) | 1991-08-27 |
Family
ID=11965254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1820980A Granted JPS56115022A (en) | 1980-02-15 | 1980-02-15 | Blocking oscillating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56115022A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581469U (ja) * | 1991-12-11 | 1993-11-05 | 大野金属株式会社 | シリンダー錠 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128922U (ja) * | 1974-08-26 | 1976-03-02 |
-
1980
- 1980-02-15 JP JP1820980A patent/JPS56115022A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128922U (ja) * | 1974-08-26 | 1976-03-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56115022A (en) | 1981-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100503770B1 (ko) | 스위칭 전원장치 | |
| JP3707436B2 (ja) | スイッチング電源装置 | |
| JPS6341293B2 (ja) | ||
| JPH0990482A (ja) | 閃光装置 | |
| KR930011130B1 (ko) | 전원회로 | |
| JP2004194387A (ja) | スイッチング電源装置 | |
| JPH0356016B2 (ja) | ||
| JP4329113B2 (ja) | スイッチング電源装置 | |
| EP0371439B1 (en) | Discharge lamp lighting apparatus for controlling voltage of switching transistor by raising starting voltage | |
| JP2001037219A (ja) | 電源装置及びその制御方法 | |
| JP2000092834A (ja) | スイッチング電源装置のスナバ回路 | |
| JP3438340B2 (ja) | 充電回路 | |
| JP3350270B2 (ja) | スイッチング電源 | |
| JPH0729751Y2 (ja) | インバ−タ装置 | |
| JPH0713431Y2 (ja) | 電源回路 | |
| JPH04217862A (ja) | 電流共振コンバータ | |
| JPS6051463A (ja) | 電源装置 | |
| JPS603638Y2 (ja) | Ｄｃ−ａｃ コンバ−タの保護回路 | |
| JP2532203Y2 (ja) | スイッチング電源装置 | |
| JP2744059B2 (ja) | 充電器の充電制御回路 | |
| JP2724258B2 (ja) | スイッチング電源装置 | |
| JPS593038B2 (ja) | 高周波加熱装置 | |
| JPH1042572A (ja) | 電源装置 | |
| SU760303A1 (ru) | Устройство для заряда аккумуляторной батареи 1 | |
| JPH0155758B2 (ja) |