JPH0353713A - サイリスタを有する回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、サイリスタと、負荷電流をサイリスタに制
御電流として供給するホトトランジスタと、サイリスタ
電圧が予め定められた値を超過するときに、導通状熊で
ホトトランジスタのベース電流をバイパスする１つのＭ
ＯＳＦＥＴとを有する回路装置に関するものである。

〔従来の技術〕

このような回路装置は“零点検出器”として知られてお
り、たとえば固体リレーに使用される。

固体リレーの回路装置はたとえばヨーロンパ特許第０１
４４９７８１１１号明細書に記載されている。零点検出
器は、ホトトランジスタのベース端子と固定電位にある
端子との間に接続されているＭＯＳＦＥＴを含んでいる
．このＭＯＳＦＥＴのゲート端子は、サイリスタ電圧に
関して阻止方向の極性に接続されているホトダイオード
を介して、サイリスタ電圧に続く１つの電圧がかかる別
の端子と接続されている．この電圧が予め定められた値
を超過し、ホトダイオードが照射されると、その光電的
に高められた阻止電流がＭＯＳＦＥＴのゲートソース間
キャパシタンスを充電し、このＭＯＳＦＥＴを導通状態
に制御する．それによってホトトランジスタのホト電流
がバイパスされ、サイリスタはホトトランジスタの照射
にもかかわらす導通状態に制御され得ない。

前記の回路装置は電圧窓に関して集積形態で確実に再現
可能でないことが判明している．〔発明が解決しようと
する課題〕 本発明の課題は、前記の種類の回路装置を、集積回路と
しても、その内側ではサイリスタのクーンオンが可能で
あり、その外側ではサイリスタのターンオンが阻止され
る電圧窓を良好な精度で再現可能にするように改良する
ことである．〔課題を解決するための手段〕 この課題は、 ａ）ＭＯＳＦＥＴのゲート端子と１つの接続端子との間
に第１の電流源が接続されており、ｂ）ＭＯＳＦＥＴの
ゲート端子とソース端子との間に第２の電流源が接続さ
れており、 Ｃ）第１の電流源の最大電流が第２の電流源の最大電流
よりも大きく、 ｄ）ＭＯＳＦＥＴのゲート端子とソース端子との間にツ
ェナーダイオードが接続されていることにより解決され
る。

本発明の１つの実施例は請求項２の対象である．〔実施
例］ 以下、第１図および第２図に示されている１つの実施例
により本発明を一層詳細に説明する。

第１図による回路装置は内部ゾーン２、陽極ゾーン３、
陰極側ベースゾーン４および陰極ゾーン５を有するサイ
リスタｌを含んでいる。ドービングは陽極Ａから陰極Ｋ
へたとえばｐｎ−ｐｎ”である．サイリスタは陽極側で
負荷１１を介して供給電圧■，と接続されており、また
陰極側でたとえば接地電位と接続されている． サイリスタ電圧は、陽極Ａ１陰極Ｋとそれぞれ接続され
ている２つの接続端子９および１０に与えられる。接続
端子９とホトトランジスタ７のコレクタ端子が接続され
ており、そのエミッタ端子は抵抗８を介してサイリスタ
１のヘースゾーン４と接続されている。ヘースゾーン４
および陰極ゾーン５は並列接続抵抗６を介して電気的に
互いに接続されている．この抵抗６は一般にサイリスタ
自体の構威部分である．ホトトランジスタ７のベース端
子はエンハンスメント形ＭＯＳＦＥＴ＋４のドレインー
ソース間バスを介して接続端子ｌＯと接続されている。

ＭＯＳＦＥＴ１４のゲート端子と接続端子９との間には
第１の電流源１５が接続されており、またＭＯＳＦＥＴ
１４のゲート端子とソース端子との間には第２の電流渥
１６が接続されている。両電流源は好ましくはディプレ
ノシッン形ＭＯ　Ｓ　Ｆ　ＥＴであり、そのゲート端子
はそれぞれソース端子と接続されている。その際に第Ｉ
のｔ流源１５を形或するＭＯＳＦＥＴのソース端子は第
２の電流源１６を形成するＭＯＳＦＥＴのドレイン端子
と接続されている．電流ａ１５の最大電流は第２の電流
源１６のそれよりも高い。

ＭＯＳＦＥＴ１４のゲート端子とソース端子との間には
ツエナーダイオード１７が接続されている。

ツェナーダイオード１７には、１つの実施例により、コ
ンデンサ１８が並列に接続されていてよい。

機能を説明するため、サイリスタ電圧が値零から正方向
に上昇することから出発する．サイリスタ電圧、すなわ
ち接続端子９、１０における電圧が零からわずか異なっ
ていれば、わずかな電流が＋ｖ，から負荷ｌ１を経て第
ｌの電流′ｒＡ１５および第２の電流ｆＡ１６を通って
接続端子１０へ疏れる．この電流が電流ｉｆｆｌ１６の
最大許容する電流■２よりも小さいならば、ＭＯＳＦＥ
Ｔ１４のゲート端子には、零からわずか異なりＭＯＳＦ
ＥＴのカットオフ電圧よりも小さい電圧が与えられる。

そ？によってＭＯＳＦＥＴ１４は遮断されている．いま
光がホトトランジスタ７に当たると、ホトトランジスタ
７はスイッチオンされ、そのホト電流がサイリスタ１を
点弧し得る。

サイリスタ電圧がさらに上昇すると、電流！，は、たと
えばｌμ八の最大電流Ｉ８■Ｋ（第２図）に達するまで
上昇する．それによってＭＯＳＦＥＴにおけるゲート−
ソース間電圧が、そのカットオフ電圧に達するまで上昇
する。その場合、ＭＯＳＦＥＴ１４は導通状態に制御さ
れ、またホトトランジスタ７のコレクターベース阻止電
流を接地点へ向けてバイパスする．いまホトトランジス
タ７が照射されると、サイリスタ１はもはや導通状態に
制御され得ない． サイリスタ電圧がさらに上昇すると、第１の電流源１５
を通る電流■１はさらに上昇し、またそれと共にＭＯＳ
ＦＥＴ１４のゲート−ソース間電圧が上昇する．ツエナ
ーダイオード１７のツェナー電圧が到達されると、これ
はＭＯＳＦＥＴ１４のゲート−ソース間電圧を、ＭＯＳ
ＦＥ’Ｉ’ｌ４を？全に導通状態に制御するために十分
な１つの値に制限する。ツェナーダイオード１７の降伏
により電流■１は、電流源１５を通って流れる最大電流
ｈ．■（第２図）、たとえば２μＡに上昇し、また第１
の電流源１５が電圧を受け入れる。サイリスタ電圧の上
昇と共に、第１の電流源１５における電圧が上昇し、他
方において第２の電流ｔＡＩ６における電圧は一定にと
どまる。

第１の電流源１５はたとえば８００Ｖの高い電圧を受け
入れなければならないので、それは縦形ディブレッシッ
ン形ＭＯＳＦＥＴとして構威されている．それに対して
第２の電流源１６はわずかな電圧を受け入れればよく、
たとえば横形ディプレッション形ＭＯＳＦＥＴとして＋
ｉ威されていてよい． ツェナーダイオード１７にコンデンサｌ８が並列に接続
されると、ＭＯＳＦＥＴ１４の電圧に関係するスイッチ
オンの代わりに、時間に関係するスイッチオンを達或す
ることが可能である。そのためにコンデンサ１８のキャ
パシタンメはＭＯＳＦＥＴ１４のゲート−ソース間キャ
パシタンスよりも大きくなければならない。前者は後者
よりもたとえば１０倍大きくてよい。

第１図中に示されている回路装置が集積された形態で構
成されると、破線により示されているように端子９を直
接にサイリスタの内部ゾーン２と接続することが可能で
ある。サイリスタの内部ゾーン２は通常、すべての示さ
れている構威要素が平らに埋め込まれている集積回路の
弱ｎドープされたエビタキシーゾーンにより形威される
。この場合、端子９にはサイリスタ電圧に続く１つの電
圧がかかる．

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は電流源の電
流／電圧特性曲線である． Ａ・・・陽極 Ｋ・・・陰極 ■．・・・供給電圧 １・・・サイリスタ ２・・・内部ゾーン ３・・・陽極ゾーン ４・・・陰極側ヘースゾーン ５・・・陰極ゾーン ７・・・ホトトランジスタ ８・・・抵抗 ９、１０・・・接続端子 ｌ４・・・ＭＯＳＦＥＴ １５、１６・・・電流源 １７・・・ツエナーダイオード −７６−

Claims (1)

1. 【特許請求の範囲】 １）サイリスタ（１）と、負荷電流をサイリスタに制御
   電流として供給するホトトランジスタ（７）と、サイリ
   スタ電圧が予め定められた値を超過するときに、導通状
   態でホトトランジスタのベース電流をバイパスするＭＯ
   ＳＦＥＴ（１４）とを有する回路装置において、ａ）Ｍ
   ＯＳＦＥＴ（１４）のゲート端子と１つの接続端子（９
   ）との間に第１の電流源（１５）が接続されており、 ｂ）ＭＯＳＦＥＴ（１４）のゲート端子とソース端子と
   の間に第２の電流源（１６）が接続されており、 ｃ）第１の電流源（１５）の最大電流が第２の電流源（
   １６）の最大電流よりも大きく、ｄ）ＭＯＳＦＥＴ（１
   ４）のゲート端子とソース端子との間にツェナーダイオ
   ード（１７）が接続されている ことを特徴とするサイリスタを有する回路装置。 ２）ツェナーダイオード（１７）にコンデンサ（１８）
   が並列に接続されており、そのキャパシタンスがＭＯＳ
   ＦＥＴ（１４）のゲート−ソース間キャパシタンスより
   も大きいことを特徴とする請求項１記載の回路装置。