JPH0353360A - Ｌｓｉ動作範囲規定データ設定方式 - Google Patents
Ｌｓｉ動作範囲規定データ設定方式Info
- Publication number
- JPH0353360A JPH0353360A JP1187367A JP18736789A JPH0353360A JP H0353360 A JPH0353360 A JP H0353360A JP 1187367 A JP1187367 A JP 1187367A JP 18736789 A JP18736789 A JP 18736789A JP H0353360 A JPH0353360 A JP H0353360A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- data
- rom
- working range
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 2
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩの動作範囲をＬＳＩ外部から設定する
方式に係り、特に設定するデータ量が多量でかつ多様な
ＬＳＩに好適なＬＳＩのデータ設定方式に関する。
方式に係り、特に設定するデータ量が多量でかつ多様な
ＬＳＩに好適なＬＳＩのデータ設定方式に関する。
従来の方式は、岩波講座マイクロエレク１一口二クス５
「マイクロコンピュータのハードウエア」７．２章 直
列通信インタフェース、に記載のように、ＬＳＩ内の動
作範囲設定はリフトウエアがＬＳＩ内部のレジスタに動
作範囲規定データを８き込むことにより行っていた。ま
たＬＳＩのＩＯアドレスの判定はＬＳＩ外付けのＩＯア
ドレス判定回路により行ない判定結果をチップセレクト
端子に入力しＬＳＩの動作をアクティブ化していたゆ〔
発明が解決しようとする課題〕 従来のＬＳＩの動作範囲を複数のアプリケーション対応
に規定可能とするための第一手法として該ＬＳＩに与え
なければならない動作規定情報をＬＳＩ外部で作戊し，
該ＬＳＩ端子へ入力する手法が上げられる。しかしこの
場合、情報量が多いときにはＬＳＩ端子が動作範囲規定
のためだけに多数占有されてしまうという問題がある。
「マイクロコンピュータのハードウエア」７．２章 直
列通信インタフェース、に記載のように、ＬＳＩ内の動
作範囲設定はリフトウエアがＬＳＩ内部のレジスタに動
作範囲規定データを８き込むことにより行っていた。ま
たＬＳＩのＩＯアドレスの判定はＬＳＩ外付けのＩＯア
ドレス判定回路により行ない判定結果をチップセレクト
端子に入力しＬＳＩの動作をアクティブ化していたゆ〔
発明が解決しようとする課題〕 従来のＬＳＩの動作範囲を複数のアプリケーション対応
に規定可能とするための第一手法として該ＬＳＩに与え
なければならない動作規定情報をＬＳＩ外部で作戊し，
該ＬＳＩ端子へ入力する手法が上げられる。しかしこの
場合、情報量が多いときにはＬＳＩ端子が動作範囲規定
のためだけに多数占有されてしまうという問題がある。
そこで第二手法としてソフトウエアで動作範囲規定デー
られる。しかしこの場合、ソフトウエアで指定した工○
アドレスが該ＬＳＩ固有の■○アドレスに一Ｍしている
ことを判定する回路が該ＬＳＩ外部に必要となりハード
ウエア量が増大してしまう問題がある。さらに第三手法
としてＩＯアドレスー敦判定回路を該ＬＳＩ内部に取り
込む手法が上げられる。しかしこの場合も該ＬＳＩ固有
のＩＯアトレス値を該ＬＳＩ端子に入力しなければなら
ず，やはり該ＬＳＩ端子が固有のＩＯアドレス値を設定
するために占有されてしまう。また該ＬＳＩ内部に該Ｌ
ＳＩのＩＯアドレス値を固定的に設定させることは複数
のアプリケーション対応に動作を可能とさせる場合の自
由度がなくなり望ましくなレ）。
られる。しかしこの場合、ソフトウエアで指定した工○
アドレスが該ＬＳＩ固有の■○アドレスに一Ｍしている
ことを判定する回路が該ＬＳＩ外部に必要となりハード
ウエア量が増大してしまう問題がある。さらに第三手法
としてＩＯアドレスー敦判定回路を該ＬＳＩ内部に取り
込む手法が上げられる。しかしこの場合も該ＬＳＩ固有
のＩＯアトレス値を該ＬＳＩ端子に入力しなければなら
ず，やはり該ＬＳＩ端子が固有のＩＯアドレス値を設定
するために占有されてしまう。また該ＬＳＩ内部に該Ｌ
ＳＩのＩＯアドレス値を固定的に設定させることは複数
のアプリケーション対応に動作を可能とさせる場合の自
由度がなくなり望ましくなレ）。
本発明の目的は、ＬＳＩ外付け回路を不要とし、さらに
少ないＬＳＩ端子を占有するだけでＬＳＩの動作範囲を
規定する任意のデータをＬＳＩに与えることにある。
少ないＬＳＩ端子を占有するだけでＬＳＩの動作範囲を
規定する任意のデータをＬＳＩに与えることにある。
回路において、ＬＳＩのリセット端子のアクティブ状態
終了後，ＬＳＩが自ＬＳＩのＲＯＭアドレス選択端子の
値とＬＳＩ内部の固定データとから作威したＲＯＭアド
レスからＲＯＭデータを自律的に順次読み出し、ＬＳＩ
内部の動作範囲規定レジスタに設定することにより、達
成される。
終了後，ＬＳＩが自ＬＳＩのＲＯＭアドレス選択端子の
値とＬＳＩ内部の固定データとから作威したＲＯＭアド
レスからＲＯＭデータを自律的に順次読み出し、ＬＳＩ
内部の動作範囲規定レジスタに設定することにより、達
成される。
さらに、ＬＳＩ動作範囲規定データが格納されるＲＯＭ
アドレスの割付けを任意にすることは、ＬＳＩのリセッ
ト端子がアクティブ化された後、ＬＳＩが自ＬＳＩのＲ
ＯＭアトレス選択端子の値とＬＳＩ内部の固定データと
から作成したＲＯＭアドレスからＲＯＭデータを自律的
に読み出し，ＬＳＩ内部の動作範囲規定データレジスタ
に設定することにより達成される。
アドレスの割付けを任意にすることは、ＬＳＩのリセッ
ト端子がアクティブ化された後、ＬＳＩが自ＬＳＩのＲ
ＯＭアトレス選択端子の値とＬＳＩ内部の固定データと
から作成したＲＯＭアドレスからＲＯＭデータを自律的
に読み出し，ＬＳＩ内部の動作範囲規定データレジスタ
に設定することにより達成される。
該ＬＳＩの動作範囲規定データが格納されたＲＯＭを該
ＬＳＩが接続されるアドレス及びデータパスに接続させ
る。該ＬＳＩはりセント端子がアクティブ化され初期リ
セットされた後、該ＬＳＩのＲＯＭアドレス選択端子の
値と該ＬＳＩ内部の固定アドレスとからＲＯＭ内部に記
憶されている該ＬＳＩ動作範囲規定データの先頭アドレ
スを作或し、必要ワード数を自律的に読み出す。
ＬＳＩが接続されるアドレス及びデータパスに接続させ
る。該ＬＳＩはりセント端子がアクティブ化され初期リ
セットされた後、該ＬＳＩのＲＯＭアドレス選択端子の
値と該ＬＳＩ内部の固定アドレスとからＲＯＭ内部に記
憶されている該ＬＳＩ動作範囲規定データの先頭アドレ
スを作或し、必要ワード数を自律的に読み出す。
この動作と並行して順次読み出したデータを動作範四規
定データレジスタに設定する。これにより該ＬＳＩの動
作範囲や、該ＬＳＩ固有のＩＯアドレスが少ない端子を
占有するだけで該ＬＳＩ内部に設定でき、また該ＬＳＩ
へのアクセスであることの判定が外付回路を設けること
なく行なうことが出来る。
定データレジスタに設定する。これにより該ＬＳＩの動
作範囲や、該ＬＳＩ固有のＩＯアドレスが少ない端子を
占有するだけで該ＬＳＩ内部に設定でき、また該ＬＳＩ
へのアクセスであることの判定が外付回路を設けること
なく行なうことが出来る。
以下、図を用いて本発明の一実施例を説明する。
第１図は本発明によるＬＳＩ動作範囲規定データを該Ｌ
ＳＩ内部に設定する手法の一実施例を示す構成図である
。同図において該ＬＳＩＩと１の動作範囲規定データを
格納したＲＯＭ２がアドレスバス３及びデータバス４に
接続されている。
ＳＩ内部に設定する手法の一実施例を示す構成図である
。同図において該ＬＳＩＩと１の動作範囲規定データを
格納したＲＯＭ２がアドレスバス３及びデータバス４に
接続されている。
ＬＳＩＩが搭載されたシステムを初期リセットすること
により、リセット信号５がＬＳＩＩ内部のリセット制御
回路６を起動させる。リセット制御回路６はＬＳＩＩ内
部を初期リセットした後ＲＯＭデータ読み取り制御回路
７を自律的に起動させる。ＲＯＭデータ読み取り制御回
路７は、ＲＯＭアドレス選択端子８に入力される情報と
内部固定ＲＯＭアドレス９からＲＯＭアドレス生成回路
１０にＲＯＭアクセス先頭アドレスを生或させる一方、
バスアクセス制御回路１１を起動させる。バスアクセス
制御回路１１は、ＲＯＭアドレス生成回路１０が生戊し
た値をセレクタ１２を制御することによりアドレスバッ
ファレジスタ１３に設定する一方、バス調停回路１４に
バス使用要求信号１５を出力する。バス調停回路ｌ４か
らのバス使用許可信Ｚｌ６が返送されるとバスアクセス
制御回路１１はＲ Ｏ Ｍ ２をアクセスしてＬＳＩ動
作範聞規定データを読み出しデータバンファレジスタ１
７に取り込み、ＲＯＭデータ読み取り制御回路７に取り
込み終了の報告を行なう。ＲＯＭデータ読み取り制御回
路７は、データバッファレジスタ↓７内のデータを内部
データパス１８を介してＬＳＩ動作範囲規定データレジ
スタｌ９に設４． 定する。ＲＯＭ２より読み出したいデータが複数ワード
ある場合は、ＲＯＭデータ読み取り制御回路７がＲＯＭ
アドレス生戊回路１０内のアドレス値に対して＋１指示
を出力し、その後同一の動作を行なえばよい。
により、リセット信号５がＬＳＩＩ内部のリセット制御
回路６を起動させる。リセット制御回路６はＬＳＩＩ内
部を初期リセットした後ＲＯＭデータ読み取り制御回路
７を自律的に起動させる。ＲＯＭデータ読み取り制御回
路７は、ＲＯＭアドレス選択端子８に入力される情報と
内部固定ＲＯＭアドレス９からＲＯＭアドレス生成回路
１０にＲＯＭアクセス先頭アドレスを生或させる一方、
バスアクセス制御回路１１を起動させる。バスアクセス
制御回路１１は、ＲＯＭアドレス生成回路１０が生戊し
た値をセレクタ１２を制御することによりアドレスバッ
ファレジスタ１３に設定する一方、バス調停回路１４に
バス使用要求信号１５を出力する。バス調停回路ｌ４か
らのバス使用許可信Ｚｌ６が返送されるとバスアクセス
制御回路１１はＲ Ｏ Ｍ ２をアクセスしてＬＳＩ動
作範聞規定データを読み出しデータバンファレジスタ１
７に取り込み、ＲＯＭデータ読み取り制御回路７に取り
込み終了の報告を行なう。ＲＯＭデータ読み取り制御回
路７は、データバッファレジスタ↓７内のデータを内部
データパス１８を介してＬＳＩ動作範囲規定データレジ
スタｌ９に設４． 定する。ＲＯＭ２より読み出したいデータが複数ワード
ある場合は、ＲＯＭデータ読み取り制御回路７がＲＯＭ
アドレス生戊回路１０内のアドレス値に対して＋１指示
を出力し、その後同一の動作を行なえばよい。
本発明によれば、該ＬＳＩを複数のアプリケーション対
応に規定するための該ＬＳＩ動作範囲規定データをデー
タのビット対応に該ＬＳＩ端子に入力せず、ＲＯＭから
読み取るため、少ないＬＳＩ端子を占有するのみで該Ｌ
ＳＩに動作範囲規定データを多量に設定できるという効
果がある。
応に規定するための該ＬＳＩ動作範囲規定データをデー
タのビット対応に該ＬＳＩ端子に入力せず、ＲＯＭから
読み取るため、少ないＬＳＩ端子を占有するのみで該Ｌ
ＳＩに動作範囲規定データを多量に設定できるという効
果がある。
第ｌ図は本発明の一実施例の構成図である。
１・・・ＰＣＬＳＩ，２・・・ＲＯＭ，３・・・アドレ
スバス，４・・・データパス，７・・・ＲＯＭデータ読
み取り制御回１．１０・・・ＲＯＭア１〜レス生成回路
，１９・・・ＬＳＩ動作範囲規定データレジスタ。
スバス，４・・・データパス，７・・・ＲＯＭデータ読
み取り制御回１．１０・・・ＲＯＭア１〜レス生成回路
，１９・・・ＬＳＩ動作範囲規定データレジスタ。
Claims (1)
- 【特許請求の範囲】 １、ＬＳＩとＲＯＭとから構成される回路において、該
ＬＳＩの動作を複数のアプリケーション対応に規定する
ためのＬＳＩ動作範囲規定データの設定を該ＬＳＩのリ
セット端子がアクティブ状態終了後、該ＬＳＩが該ＬＳ
ＩのＲＯＭアドレス選択端子の値と該ＬＳＩ内の固定デ
ータとから作成したＲＯＭアドレスからＲＯＭデータを
自律的に順次読み出し、該ＬＳＩ内 のデータレジスタに設定することを特徴としたＬＳＩ動
作範囲規定データ設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187367A JPH0353360A (ja) | 1989-07-21 | 1989-07-21 | Ｌｓｉ動作範囲規定データ設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187367A JPH0353360A (ja) | 1989-07-21 | 1989-07-21 | Ｌｓｉ動作範囲規定データ設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353360A true JPH0353360A (ja) | 1991-03-07 |
Family
ID=16204759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187367A Pending JPH0353360A (ja) | 1989-07-21 | 1989-07-21 | Ｌｓｉ動作範囲規定データ設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10519054B2 (en) | 2010-01-13 | 2019-12-31 | Organica Zartkoruen Mukodo Reszvenytarsasag | Carrier insert for accommodating and maintaining the biofilm culture of fluid cleaning structures |
-
1989
- 1989-07-21 JP JP1187367A patent/JPH0353360A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10519054B2 (en) | 2010-01-13 | 2019-12-31 | Organica Zartkoruen Mukodo Reszvenytarsasag | Carrier insert for accommodating and maintaining the biofilm culture of fluid cleaning structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4139771B2 (ja) | キャッシュメモリバーストサイクル中にバスアービトレーションを制御するためのシステム及び方法 | |
| EP0355363B1 (en) | Integrated circuit timer with multiple channels and dedicated service processor | |
| EP0355462B1 (en) | Dedicated service processor with inter-channel communication features | |
| JPH08221353A (ja) | データ処理システムにおいてデータを多次元転送する方法 | |
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| JPS629456A (ja) | デ−タ転送装置 | |
| US5581771A (en) | Microcomputer having interrupt control circuit to determine priority level | |
| JPH04260959A (ja) | マイクロプロセッサ | |
| JPH0353360A (ja) | Ｌｓｉ動作範囲規定データ設定方式 | |
| JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| US5410718A (en) | Single-chip microcomputer having a memory including a one-bit memory element which has 3 inputs and a selector for selecting one of the inputs | |
| JPS62117001A (ja) | プログラマブルシ−ケンスコントロ−ラの入出力処理方法 | |
| US6651152B1 (en) | Microcomputer including download circuit controlling data download to plurality of memories | |
| JPS6362778B2 (ja) | ||
| EP0766181B1 (en) | Bust mode data transfer in a data processing system | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JPH0668022A (ja) | ダイレクトメモリアクセス装置 | |
| JP2619385B2 (ja) | Ｄｍａコントローラ | |
| JP2536609B2 (ja) | バス選択回路 | |
| JPH03109661A (ja) | データ処理装置 | |
| JP2004118595A (ja) | アクセス制御装置及びアクセス制御方法 | |
| JPS6266370A (ja) | マルチプロセツサシステム | |
| JPH0261749A (ja) | データ転送装置 |