JPH0352045A - キャッシュメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 ＬＲＵ論理部の故障診断を行うキャッシュメモリに関し
、 キャッシュメモリのＬＲＵ論理部の故障診断を簡単に行
うことを目的とし、 主記憶装置のデータを記憶するデータメモリと、該デー
タメモリに記憶したデータのアドレスを記憶するタグメ
モリと、中央処理装置からのアクセス要求に応じて前記
タグメモリのアドレスを参照し該当する前記データメモ
リのデータを出力する制御部と、中央処理装置からアク
セスされたアドレスが前記タグメモリに記憶されていな
いとき、前記データメモリに記憶されているデータ内の
アクセス時刻の最も古いデータを、新たにアクセスされ
たデータと置き換えるべきデータとして前記制御部に指
示するＬＲＵ論理部とを備えたキャッシュメモリにおい
て、前記ＬＲＵ論理部と同一の機能を有し独立に動作す
る第２のＬＲＵ論理部を備え、前記データメモリに記憶
されていないデータがアクセスされたとき、前記ＬＲＵ
論理部及び第２のＬＲＵ論理部によりそれぞれ新たなデ
ータと置き換えるべきデータのアドレスとして指示され
るアドレスの一致を判別し、前記ＬＲＵ論理部の故障の
有無を判断するように構成する．〔産業上の利用分野〕 本発明は、主記憶装置のデータを記憶し中央処理装置か
らのアクセスに高速で応答するキャッシュメモリに係り
、さらに詳しくはＬＲＵ論理部の故障診断を行うキャッ
シュメモリに関する。

〔従来の技術〕

コンピュータシステムの主記憶装置には、コスト上の理
由からＤＲＡＭなどの、ＳＲＡＭに比べてアクセスタイ
ムの遅いメモリが使用されている．その為、中央処理装
置が直接主記憶装置をアクセスしてデータの読み出しを
行うと処理速度が低下するので、中央処理装置と主記憶
装置の間にアクセスタイムの速いメモリ（キャッシュメ
モリと呼ぶ）を設け、そのキャッシュメモリに主記憶装
置のデータを転送し、そのキャッシュメモリをアクセス
することで中央処理装置から見た主記憶装置へのアクセ
スタイムを改善している。

このキャシュメモリのメモリ容量は主記憶装置のメモリ
容量に比べて小さいので、中央処理装置からアクセスさ
れたデータがキャシュメモリ上に存在しないことがある
。その場合、アクセス要求のあったデータが主記憶装置
から読み出され、その読み出されたデータがキャシュメ
モリに書き込まれる．このとき、キャシュメモリ上に既
に記憶されている何らかのデータを消去して、新たに読
み出されたデータに置き換える必要がある．このときの
データ置換方式として、直前までほとんど使用されてい
ないデータを消去し、替わりに新たに読み出されたデー
タを書き込むＬＲＵ（Ｌｅａｓｔ　Ｒｅｃｅｎｔｌｙ　
Ｕｓｅｄ　）と呼ばれる方式がある．第５図は、上述し
たアクセス時刻の古いデータから置換を行うＬＲＵ方式
に基づいてデータの置き換えを行うＬＲＵ論理部１４を
有する従来のキャッシュメモリ１１の構或図である。

同図において、データメモリｌ２は図示しない主記憶装
置から読み出したデータを記憶するメモリであり、アク
セスタイムの速いＳＲＡＭなどで構成される．タグメモ
リ１３は、データメモリ１２に記憶されたデータのアド
レスを記憶するメモリである。このタグメモリ１３には
、データメモリ１２に記憶されているデータのアクセス
された順序を記憶して、アクセス時刻の古いデータのア
ドレスを、新たなデータの置き換えアドレスとして指示
するＬＲＵ論理部１４が内蔵されている。

キャッシュコントローラ１５は、タグメモリ１３に記憶
されているアドレスを参照して、中央処理装置からバス
１６を介して与えらたアドレスのデータがデータメモリ
１２に記憶されているかどうかを判断し、その結果に基
づいてデータメモリ１２からのデータの読み出しを行う
コントロール部である。

このとき、中央処理装置から与えられたアドレスがタグ
メモリ１３上に存在しないときには、ＬＲＵ論理部１４
が与えられたアドレスに対応するタグメモリ１３のアド
レスの内、直前までほとんどアクセスされていないアド
レスを置き換えるべきアドレスとしてキャッシュコント
ローラ１５に指示する。そして、キャッシュコントロー
ラ１５は、ＬＲＵ論理部１４で指示されたデータメモリ
ｌ２のアドレスに新たに読み出されたデータを格納する
。

ところで、上述したキャシュメモリ１１のＬＲＵ論理部
ｌ４が正常に動作しているかどうかを調べる為には、例
えばＬＲＵ論理部１４が管理するタグメモリ１３のアド
レスに対して実際にアクセスを実行し、その後データメ
モリ１２に記憶されていないデータをアクセスした時、
アクセスされた時刻の最も古いデータに対してデータの
置き換えが行われるかどうかを調べる必要がある。

第６図は、上述したキャッシュメモリ１１に記憶される
データの構成の一例を示す図である。

同図に示すように、タグメモリ１３には、主記憶装置の
メインメモリアドレスを２つに分離したときの、上位の
アドレスがタグアドレス、下位のアドレスがタグデータ
としてそれぞれ記憶されている。タグメモリ１３には、
第６図に示したようなタグアドレスが複数記憶され、そ
れぞれのタグアドレスに対して４つのタグデータが記憶
可能となっている。

データメモリ１２も４つのタグデータに対応して４つの
メインメモリデータが記憶可能となっている。この同一
タグアドレスにおけるタグデータとデータメモリ１２に
記憶されたメインメモリデータとからなる各データをＷ
ＡＹと呼び、同図は４ＷＡＹの場合を示している。

第７図は、このような構戒のキャッシュメモリ１１のＬ
ＲＵ論理部１４の故障をチェックする為の診断プログラ
ムの概要を示すフローチャートである． ＬＲＵ論理部１４を診断する場合には、中央処理装置は
、第７図のＳ１でキャッシュメモリ１１の同一タグアド
レスの各ＷＡＹにそれぞれデータを書き込む．そして、
次の３２で１つのＷＡＹを除いて他のＷＡＹのデータを
アクセスする．その後、Ｓ３で同一タグアドレスでタグ
メモリ１３に記憶されていないアドレス、すなわちキャ
ッシュメモリ１ｌに記憶されていないデータをアクセス
する。これにより、ＬＲＵ論理部ｌ４は同一タグアドレ
ス内で、アクセスされた時刻の最も古いＷＡＹをデータ
の置き換えを行うべきＷＡＹとしてキャッシュコントロ
ーラ１５に出力する．そして、Ｓ４でＬＲＵ論理部１４
が置き換えを指示したＷＡＹが、Ｓ２で読み出さなかっ
たＷＡＹに一致するかどうかを判別する。すなわち、こ
の場合３２で読み出さなかったＷＡＹのデータがアクセ
ス時刻の最も古いデータとなるので、ＬＲＵ論理部１４
が置換すべきＷＡＹとして指示したものがそのＷＡＹと
一致するかどうかを見て、そのタグアドレスに対するＬ
ＲＵ論理部１４の動作が正常かどうかを判断することが
できる。

そして、上述したＬＲＵ論理部１４の動作チェックを全
てのタグアドレスに対して行う必要がある。

〔発明が解決しようとする課題〕 以上のように、従来のキャッシュメモリｌ１の故障を検
出する為には、中央処理装置自身がＬＲＵ論理部１４の
故障の有無を診断する為のプログラムを持つ必要があっ
た．この診断プログラムには、キャッシュメモリ１１に
記憶されている同一タグアドレスの中でアクセス時刻の
最も古いデータが、正しく指示されているかどうかを調
べる為に、ＬＲＵ論理部１４の動作の基本となるアルゴ
リズムをすべて含む必要がある。その結果、中央処理装
置が実行する診断プログラムも複雑になり、又診断実行
中は他の処理が行えずシステムの処理効率が低下するな
どの問題があった。

本発明は、キャッシュメモリのＬＲＵ論理部の故障診断
を簡単に行えるようにすることを目的とする． 〔課題を解決するための手段〕 第１図は本発明の原理ブロック図である。

同図はキャッシュメモリの構威を示しており、データメ
モリ１は主記憶装置からのデータを記憶するメモリであ
り、タグメモリ２はそのデータメモリ１に記憶されてい
るデータのアドレスを記憶するメモリである． 制御部３は、上記タグメモリ２を参照して、アクセスさ
れたデータをデータメモリ１から読み出しバスを介して
中央処理装置に出力する。

ＬＲＵ論理部４は、タグメモリ２に記憶されているアド
レスに対するアクセス順序を記憶し、上記データメモリ
１に新たなデータを書き込む際に、アクセスされた時刻
の古いアドレスから順にデータの置き換えを行うべきア
ドレスとして制御部３に出力する。

第２のＬＲＵ論理部５は、上記のＬＲＵ論理部４と同じ
機能を有し、ＬＲＵ論理部４とは独立にタグメモリ２上
のアクセス時刻の古いデータのアドレスを置き換えるべ
きアドレスとして制御部３に出力する。

〔作　　　用〕

上記構或のキャッシュメモリのＬＲＵ論理部４が正常か
どうかを判断するときには、中央処理装置はまず第２の
ＬＲＵ論理部５を動作させる。そして、通常通りキャッ
シュメモリに対しアクセスを行い、ＬＲＵ論理部４及び
ＬＲＵ論理部５にデ一タメモリ１に記憶されているそれ
ぞれのデータに対するアクセス順序を記憶させる。その
後、データメモリ１に記憶されていないデータをアクセ
スすると、ＬＲＵ論理部４及び第２のＬ　Ｒ　ｔＪ論理
部５は、新たにアクセスされたアドレスに対応するアド
レスの内、アクセス時刻の最も古いアドレスを置換すべ
きデータのアドレスとして制御部３に出力する。

制御部３は、Ｌ　Ｒ　Ｕ論理部４及び第２のＬＲＵ論理
部５から出力されるアドレスを比較し、両者が一致した
ときにはＬ　Ｒ　Ｕ論理部４に異常がないものと判断し
データの置き換えを実行し、両者が一致しないときはＬ
ＲＵ論理部４に異常があるもの判断して中央処理装置に
通知する。

このように、中央処理装置側に特別の診断プログラムを
設けることなくキャッシュメモリの故障を検出すること
ができ、しかもキャッシュメモリを通常に動作させたま
まで故障のチェックを行うことができる。

〔実　　施　　例〕

以下、本発明の実施例を図面を用いて説明する．第２図
は一実施例のキャッシュメモリ２１の構或図である。同
図において、データメモリ２２は図示しない主記憶装置
から読み出したデータを記憶するメモリであり、アクセ
スタイムの速いＳＲＡＭなどで構威される。タグメモリ
２３は、データメモリ２２に記憶したデータのアドレス
を記憶するメモリである。このタグメモリ２３には、デ
ータメモリ２２に記憶されているデータの内、どのデー
タに対するアクセスが時間的に古いかを判断し、新たに
データメモリ２２に書き込むデータと置き換えるべきデ
ータのアドレスをキャッシュコントローラ２５に指示す
るＬＲＵ論理部２４が内蔵されている。

このタグメモリ２３は、例えば第６図に示したように、
メインメモリアドレス（主記憶装置上のアドレス）を２
つに分離し、上位のアドレスをタグアドレス、下位のア
ドレスをタグデータとしたときに、それぞれ１つのタグ
アドレスに対し４つのタグデータを記憶できるようにな
っている。そして、Ｌ　Ｒ　Ｕ論理部２４は同一タグア
ドレスの４つのタグデータ（メインアドレスの下位アド
レス）のアクセス順序を管理し、アクセスされた時刻が
最も古いタグデータを、新たに記憶するデータの格納ア
ドレスとしてキャッシュコントローラ２５に出力する。

キャッシュコントローラ２５は中央処理装置からのアク
セスに応じて、指定されたデータをデータメモリ２２か
ら読み出し、読み出したデータをバス２７を介して出力
するコントローラ部である。

このキャッシュコントローラ２５には、タグメモリ２３
のＬＲＵ論理部２４と同一の機能を持つＬＲ　ｔＪ論理
部２６が内蔵されており、このＬＲＵ論理部２６は中央
処理装置からの故障診断の指示に従って動作を開始する
。

通常動作時には、キャッシュコントローラ２５はバス２
７を介して与えられるアドレスとタグメモリ２３に記憶
されているアドレスとを比較し、一致するアドレスが存
在したときには、データメモリ２２の該当するアドレス
のデータを読み出してバス２７に出力する。

一方、中央処理装置から与えられたアドレスがタグメモ
リ２３上に存在しないときには、キャッシュコントロー
ラ２５は主記憶装置から読み出されるデータをデータメ
モリ２２に書き込み次のアクセスに備える必要がある。

このとき、タグメモリ２３に内蔵されるＬＲＵ論理部２
４により、読み出されたデータのアドレスに対応するタ
グアドレスの複数のデータの内で、アクセス時刻の最も
古いデータのアドレスが置き換えるべきアドレスとして
キャッシュコントローラ２５に指示される。キャッシュ
コントローラ２５は、そのＬＲＵ論理部２４で指示され
たデータメモリ２２上のアドレスに、新たに読み込んだ
データを書き込む。

以上のような構戒の実施例において、タグメモ１Ｊ２３
内のＬＲＵ論理部２４の故障の有無を診断する場合の動
作を、第３図の回路図及び第４図のフローチャトに基づ
いて説明する。

第３図は、第２図のタグメモリ２３及びキャッシュコン
トローラ２５にそれぞれ内蔵された２つのＬＲＵ論理部
２４及び２６から出力されるアドレスを、比較器２８に
より比較してＬＲＵ論理部２４の故障判別を行う場合の
回路の構成を示している。

中央処理装置からキャッシュコントローラ２５にＬＲＵ
論理部２４の故障診断の指示が与えられると、第４図の
ＳＴＩでキャッシュコントローラ２５内の診断用のＬＲ
Ｕ論理部２６の動作を開始させる。そして次のＳＴ２で
データメモリ２２の任意のアドレスにデータの読み出し
を行う。上記ＳＴ２でデータの読み出しを繰り返すこと
により、データメモリ２２に記憶されていないデータが
アクセスされて、データメモリ２２に既に書き込まれて
いるデータを消去して新たなデータを書き込む必要が生
じる。

このとき、２つのＬＲＵ論理部２４及び２６からは、対
象となるタグアドレスの複数のタグデータの内でアクセ
ス時刻の最も古いタグデータ（アドレス）が比較器２８
に出力され、比較器２日はそれらのアドレスを比較して
ＬＲＵ論理部２４の故障の有無を判断する（ＳＴ３）。

この比較の結果、両者が一致すれば比較器２８からはア
ドレスの一致を示す信号がキャッシュコントローラ２５
及びバス２７を介して中央処理装置に出力され、ＬＲＵ
論理部２４は正常と判断されてそのまま書き込みが行わ
れる。

一方、一致しないときにはアドレスの不一致信号がバス
２７を介して中央処理装置に出力される．すなわち、タ
グメモリ２３内のＬＲＵ論理部２４が正しく動作せず、
置き換えるべきアドレスとしてアクセス時刻の最も古い
データのアドレスが出力されない場合には、キャッシュ
コントローラ２５に内蔵されるＬＲＵ論理部２６から出
力されるアドレスと一致しないので、比較器２８により
両者の不一致が検出されて、ＬＲＵ論理部２４の故障が
中央処理装置に通知される。

以上のように、キャッシュメモリ２ｌ内に２つのＬＲＵ
論理部２４及び２６を設け、それらＬＲＵ論理部２４及
び２６で指示されるアドレスを比較することで、データ
の置き換えを行うＬＲＵ論理部２４の故障の有無を簡単
に診断できる。

従って、従来のようにＬＲＵ論理部の故障を診断する為
の複雑なプログラムを中央処理装置側に持つ必要が無い
。しかも通常動作時にキャッシュコントローラ２５内の
ＬＲＵ論理部２６を動作させて、タグメモリ２３内のＬ
ＲＵ論理部２４の故障の有無を判断することができるの
で、診断中もキャッシュメモリ１ｌを通常どおり使用す
ることができシステムの処理効率を向上させることがで
きる。

〔発明の効果〕

本発明によれば、通常のキャッシュメモリのアクセス時
にＬＲＵ論理部の故障診断を行うことができ、中央処理
装置の負担を軽減して全体の処理効率を向上させること
ができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図及び第３図は本発明の一実施例のキャッシュメモ
リの構威図、 第４図は実施例の動作フローチャート、第５図は従来の
キャッシュメモリの構或図、第６図はキャッシュメモリ
に記憶されるデータの構或の一例を示す図、 第７図はＬＲＵ論理部の故障診断フローチャートである
． １・・・データメモリ、 ２・・・タグメモリ、 ３・・・制御部、 ４・・・ＬＲＵ論理部、 ５・・・第２のＬＲＵ論理部．

Claims (1)

1. 【特許請求の範囲】 １）主記憶装置のデータを記憶するデータメモリ（１）
   と、該データメモリに記憶したデータのアドレスを記憶
   するタグメモリ（２）と、中央処理装置からのアクセス
   要求に応じて前記タグメモリ（２）のアドレスを参照し
   該当する前記データメモリ（１）のデータを出力する制
   御部（３）と、中央処理装置からアクセスされたアドレ
   スが前記タグメモリ（２）に記憶されていないとき、前
   記データメモリ（１）に記憶されているデータ内のアク
   セス時刻の最も古いデータを、新たにアクセスされたデ
   ータと置き換えるべきデータとして前記制御部（３）に
   指示するＬＲＵ論理部（４）とを備えたキャッシュメモ
   リにおいて、 前記ＬＲＵ論理部（４）と同一の機能を有し独立に動作
   する第２のＬＲＵ論理部（５）を備え、前記データメモ
   リ（１）に記憶されていないデータがアクセスされたと
   き、前記ＬＲＵ論理部（４）及び第２のＬＲＵ論理部（
   ５）によりそれぞれ新たなデータと置き換えるべきデー
   タが格納されている前記データメモリ（１）のアドレス
   として指示される２つのアドレスが一致するかを判別し
   、前記ＬＲＵ論理部（４）の故障の有無を判断すること
   を特徴とするキャッシュメモリ。 ２）前記ＬＲＵ論理部（４）はタグメモリ部に設けられ
   、前記第２のＬＲＵ論理部（５）は前記ＬＲＵ論理部（
   ４）の診断用としてキャッシュコントローラ部に設けら
   れたことを特徴とする請求項１記載のキャッシュメモリ
   。