JPH0351134B2 - - Google Patents
Info
- Publication number
- JPH0351134B2 JPH0351134B2 JP4600282A JP4600282A JPH0351134B2 JP H0351134 B2 JPH0351134 B2 JP H0351134B2 JP 4600282 A JP4600282 A JP 4600282A JP 4600282 A JP4600282 A JP 4600282A JP H0351134 B2 JPH0351134 B2 JP H0351134B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- register
- memory
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 34
- 230000010354 integration Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 8
- 230000014759 maintenance of location Effects 0.000 claims 2
- 230000006870 function Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の運用周波数を記憶保持する無線
通信機において、運用中以外の任意の記憶周波数
を変更し得る記憶周波数の変更装置に関する。
通信機において、運用中以外の任意の記憶周波数
を変更し得る記憶周波数の変更装置に関する。
従来、周波数記憶装置を有する無線通信機にお
いて、記憶周波数を変更する際には、VFO（ここ
では周波数記憶装置以外の周波数調整手段を総称
するものとする）により希望の運用周波数に同調
した状態で、メモリCH（チヤンネル）スイツチ
を書き込み、または書き直したいメモリCHに合
わせて書き込み操作をしていた。
いて、記憶周波数を変更する際には、VFO（ここ
では周波数記憶装置以外の周波数調整手段を総称
するものとする）により希望の運用周波数に同調
した状態で、メモリCH（チヤンネル）スイツチ
を書き込み、または書き直したいメモリCHに合
わせて書き込み操作をしていた。
しかし、上述のような従来技術においては、単
に運用周波数をメモリCHに保持するための動作
としてのみであつた。
に運用周波数をメモリCHに保持するための動作
としてのみであつた。
本発明は、ある周波数で運用中に任意のメモリ
CHに任意の周波数を書き込むことにより、今後
に使用すべき周波数を予め記憶用意して、運用の
円滑化できる機器の提供を目的とする。
CHに任意の周波数を書き込むことにより、今後
に使用すべき周波数を予め記憶用意して、運用の
円滑化できる機器の提供を目的とする。
周波数調整信号を入力するパルス積算カウンタ
と、複数のメモリと、前記パルス積算カウンタの
出力かメモリ出力かを選択するデータセレクタ
と、該データセレクタの出力を入力するレジスタ
とで構成したPLL回路の周波数設定回路におい
て、前記レジスタの出力の一部を前記パルス積算
カウンタにプリセツトする回路と、前記レジスタ
はデータ保持かデータの入出力可能かを選択する
選択手段と、選択手段の「保持」から「通常」に
切換えると切換検出パルスを発生し、この検出パ
ルスは前記パルス積算カウンタのプリセツト信号
として入力される構成である。
と、複数のメモリと、前記パルス積算カウンタの
出力かメモリ出力かを選択するデータセレクタ
と、該データセレクタの出力を入力するレジスタ
とで構成したPLL回路の周波数設定回路におい
て、前記レジスタの出力の一部を前記パルス積算
カウンタにプリセツトする回路と、前記レジスタ
はデータ保持かデータの入出力可能かを選択する
選択手段と、選択手段の「保持」から「通常」に
切換えると切換検出パルスを発生し、この検出パ
ルスは前記パルス積算カウンタのプリセツト信号
として入力される構成である。
本発明の記憶周波数の変更方式を図面に基づい
て説明する。図は本発明の一実施例を示すブロツ
ク図であつて、シヤフトエンコーダ等の周波数調
整手段１の発生するパルス１０をパルス積算カウ
ンタ２に読み込んで、デジタル１１を出力する。
デジタルデータ１１はデジタルメモリ３ａ…３ｎ
に加え、メモリCHスイツチ７ａの選択するメモ
リにメモリ書込みスイツチ８の操作により書込み
記憶される。メモリ出力１２はメモリCHスイツ
チ７ｂにより選択されたメモリ内容を出力し、デ
ータセレクタ４でパルス積算カウンタ２の出力デ
ジタルデータ１１とメモリ出力１２のいづれかを
選択してデータ保持型のレジスタ５にデータ１３
を入力する。データセレクタ４はVFO／メモリ
（メモリコールともいう）スイツチ９ａにより選
択動作をするが、他に支障がなければ直接にスイ
ツチで切換えてもよい。スイツチ９ｂはメモリの
保護スイツチで、メモリ使用時にスイツチ８を誤
つて操作してもメモリが書き換えられないように
スイツチ９ａと連動になつている。
て説明する。図は本発明の一実施例を示すブロツ
ク図であつて、シヤフトエンコーダ等の周波数調
整手段１の発生するパルス１０をパルス積算カウ
ンタ２に読み込んで、デジタル１１を出力する。
デジタルデータ１１はデジタルメモリ３ａ…３ｎ
に加え、メモリCHスイツチ７ａの選択するメモ
リにメモリ書込みスイツチ８の操作により書込み
記憶される。メモリ出力１２はメモリCHスイツ
チ７ｂにより選択されたメモリ内容を出力し、デ
ータセレクタ４でパルス積算カウンタ２の出力デ
ジタルデータ１１とメモリ出力１２のいづれかを
選択してデータ保持型のレジスタ５にデータ１３
を入力する。データセレクタ４はVFO／メモリ
（メモリコールともいう）スイツチ９ａにより選
択動作をするが、他に支障がなければ直接にスイ
ツチで切換えてもよい。スイツチ９ｂはメモリの
保護スイツチで、メモリ使用時にスイツチ８を誤
つて操作してもメモリが書き換えられないように
スイツチ９ａと連動になつている。
データ保持型のレジスタ５はデジタルデータを
通過または保持するレジスタで、スイツチ１０に
より動作を選択する。「通常」を選択すると入力
データ１３はそのまま出力データ１４として
PLL回路に加えられ運用周波数を設定する。従
つてスイツチ１０が「通常」の状態でメモリを書
き込むのはスイツチ９を「VFO」とし、スイツ
チ７は希望のメモリCHにセツトしてスイツチ８
をONすればその時の運用周波数がメモリされ
る。
通過または保持するレジスタで、スイツチ１０に
より動作を選択する。「通常」を選択すると入力
データ１３はそのまま出力データ１４として
PLL回路に加えられ運用周波数を設定する。従
つてスイツチ１０が「通常」の状態でメモリを書
き込むのはスイツチ９を「VFO」とし、スイツ
チ７は希望のメモリCHにセツトしてスイツチ８
をONすればその時の運用周波数がメモリされ
る。
次に、スイツチ１０を「保持」にすると、デー
タ１４はデータ保持型のレジスタ５内に保持され
てPLL回路に供給される。このようにして、運
用周波数は前段部の動作とは無関係に保持される
から、その周波数で運用しているままで、周波数
調整手段１を動かして希望の周波数に対応するデ
ータをメモリに書き込ませることができる。その
際の周波数表示はデータセレクタ４の出力データ
１３で周波数表示を働かすようにしておけば、メ
モリされる運用周波数が表示されることになる。
このようにして一定周波数で運用のまま、任意の
メモリCHに任意の周波数を書き込むことが可能
である。
タ１４はデータ保持型のレジスタ５内に保持され
てPLL回路に供給される。このようにして、運
用周波数は前段部の動作とは無関係に保持される
から、その周波数で運用しているままで、周波数
調整手段１を動かして希望の周波数に対応するデ
ータをメモリに書き込ませることができる。その
際の周波数表示はデータセレクタ４の出力データ
１３で周波数表示を働かすようにしておけば、メ
モリされる運用周波数が表示されることになる。
このようにして一定周波数で運用のまま、任意の
メモリCHに任意の周波数を書き込むことが可能
である。
次にスイツチ１０を「保持」から通常にもどす
場合にはデータセレクタ４の出力データ１３はデ
ータ保持形のレジスタ５の出力データと異つてい
るから、スイツチ１０が「保持」から「通常」に
変つたとき検出回路６で検出パルスを発生し、読
込み命令パルス１５としてパルス積算カウンタ２
に与えて、データ出力をプリセツトに読み込む。
これで、メモリ書き込み開始以前の状態に戻つた
ことになる。
場合にはデータセレクタ４の出力データ１３はデ
ータ保持形のレジスタ５の出力データと異つてい
るから、スイツチ１０が「保持」から「通常」に
変つたとき検出回路６で検出パルスを発生し、読
込み命令パルス１５としてパルス積算カウンタ２
に与えて、データ出力をプリセツトに読み込む。
これで、メモリ書き込み開始以前の状態に戻つた
ことになる。
本発明によれば、実際の運用について例示すれ
ば、機器が受信機の場合に、或る周波数を受信し
ながら、次に受信すべき周波数を空いたメモリ
CHに書き込むことにより、必要に応じて、その
周波数へ即時に移動することができる。また、送
受信機であれば、送信あるいは送信あるいは受信
中に次に使用すべき周波数を空いたメモリCHに
書き込んでおいて迅速に希望周波数に移行するこ
とによつて、交信効率を上げることができる効果
がある。
ば、機器が受信機の場合に、或る周波数を受信し
ながら、次に受信すべき周波数を空いたメモリ
CHに書き込むことにより、必要に応じて、その
周波数へ即時に移動することができる。また、送
受信機であれば、送信あるいは送信あるいは受信
中に次に使用すべき周波数を空いたメモリCHに
書き込んでおいて迅速に希望周波数に移行するこ
とによつて、交信効率を上げることができる効果
がある。
第１図は、本発明の一実施例を示すブロツク
図、第２図Ａ，Ｂは保持中のメモリ設定フローチ
ヤートである。 １…周波数調整手段、２…パルス積算カウン
タ、３ａ，…，３ｎ…デジタルメモリ、４…デー
タセレクタ、５…レジスタ、６…検出回路、７ａ
〜ｂ，８，９ａ〜ｂ，１０…スイツチ。
図、第２図Ａ，Ｂは保持中のメモリ設定フローチ
ヤートである。 １…周波数調整手段、２…パルス積算カウン
タ、３ａ，…，３ｎ…デジタルメモリ、４…デー
タセレクタ、５…レジスタ、６…検出回路、７ａ
〜ｂ，８，９ａ〜ｂ，１０…スイツチ。
Claims (1)
- １ 周波数調整信号を入力するパルス積算カウン
タと、メモリに記憶する手段と、前記パルス積算
カウンタの出力かメモリ出力かを選択するデータ
セレクタと、該データセレクタの出力を入力する
レジスタとでなり、該レジスタの出力が分周比設
定信号としてPLL回路を制御する周波数設定回
路において、前記レジスタは周波数データを入出
力するか、レジスタ内のデータを保持し出力する
かの、保持選択手段と、該レジスタ出力を前記パ
ルス積算カウンタにプリセツトする回路と、保持
選択手段が「保持」から「通常」に切換わると検
知信号を発生する検知回路と、周波数表示器は前
記レジスタと無関係に動作するように前記データ
セレクタの出力側に接続した構成であつて、周波
数の選択は前記保持選択手段は「通常」で行な
い、該保持選択手段が「保持」を選択すると、前
記レジスタ内の保持データでPLL回路は運用さ
れ、この状態でメモリ内容の変更及びメモリの内
容の確認を可能とし、前記保持選択手段が「保
持」から「通常」に切換わると検知回路で発生し
たパルスが、プリセツト回路を能動として、前記
レジスタのデータをパルス積算カウンタにプリセ
ツトして通常の周波数設定機能に復旧することを
特徴とするメモリを備えた周波数設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4600282A JPS58162122A (ja) | 1982-03-23 | 1982-03-23 | メモリを備えた周波数設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4600282A JPS58162122A (ja) | 1982-03-23 | 1982-03-23 | メモリを備えた周波数設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58162122A JPS58162122A (ja) | 1983-09-26 |
| JPH0351134B2 true JPH0351134B2 (ja) | 1991-08-05 |
Family
ID=12734867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4600282A Granted JPS58162122A (ja) | 1982-03-23 | 1982-03-23 | メモリを備えた周波数設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58162122A (ja) |
-
1982
- 1982-03-23 JP JP4600282A patent/JPS58162122A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58162122A (ja) | 1983-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04220692A (ja) | ディスプレイモニタ制御システムおよび方法 | |
| JPH0351134B2 (ja) | ||
| KR940006384A (ko) | 채널 선국 장치 | |
| JPS6226119B2 (ja) | ||
| JPS6017271B2 (ja) | 選局装置 | |
| JPH0230926Y2 (ja) | ||
| JP2727804B2 (ja) | 無線選択呼出受信機および着呼情報表示順設定方法 | |
| JPS5926670Y2 (ja) | 自動走査受信装置 | |
| JPS6016115Y2 (ja) | プリセツト受信機 | |
| JPH0150861B2 (ja) | ||
| JPS60254910A (ja) | 受信周波数自動記憶システム | |
| JP2629187B2 (ja) | プリセット装置 | |
| JP2524457Y2 (ja) | ラジオ受信機 | |
| JP2521515Y2 (ja) | オーディオ装置 | |
| JPH0472167B2 (ja) | ||
| JPH079455Y2 (ja) | 通信機の受信周波数制御装置 | |
| JPS59221039A (ja) | 無線通信機 | |
| JPS6297191A (ja) | 磁気録音再生機と電子同調受信機の複合装置 | |
| JP2605221Y2 (ja) | 無線通信機 | |
| JPS60178720A (ja) | 通信機 | |
| JPH01282917A (ja) | 電子選局装置 | |
| JPH01243693A (ja) | ボタン電話装置 | |
| JPS63185162A (ja) | 発信制御情報設定方式 | |
| JPS60245307A (ja) | 選局装置 | |
| JPH0515530U (ja) | 自動同調記憶機能を有する受信機 |