JPH0350604A - Multi-sequence controller - Google Patents

Multi-sequence controller

Info

Publication number
JPH0350604A
JPH0350604A JP18555389A JP18555389A JPH0350604A JP H0350604 A JPH0350604 A JP H0350604A JP 18555389 A JP18555389 A JP 18555389A JP 18555389 A JP18555389 A JP 18555389A JP H0350604 A JPH0350604 A JP H0350604A
Authority
JP
Japan
Prior art keywords
module
bus
expansion
sequence control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18555389A
Other languages
Japanese (ja)
Inventor
Toshihiro Ide
井手 利弘
Hiroto Miyazaki
浩人 宮崎
Akio Hirahata
平畑 秋穂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18555389A priority Critical patent/JPH0350604A/en
Publication of JPH0350604A publication Critical patent/JPH0350604A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To attain multi sequence control without a private interface module by providing an input/output means and a bus expansion means for an output module and providing a bidirectional buffer and a bus mediation means for the bus expansion means. CONSTITUTION:When the PLC (programmable logic controller) module A2 of a basic unit 1 accesses the input/output module of a basic unit 3, the bus mediation means 33 of an expansion module 20 sets an address buffer 31 and a transceiver 34 in the direction of the unit 3 from the unit 1. At that time, the bus mediation means 33 sets the buffer 31 and the transceiver 34 in the direction of the unit 3 from the unit 1 in the expansion module 22 of the unit 3. The means 33 mediates a bus with the module 9 and makes the buffer 31 and a data buffer 32 active. If the module 8 sets data in an output module 50, the data can be read through the input/output means 15 when the module 9 reads data.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はシステムバスを介してCP Uモジュールと入
出カモジュールが接続されているシーケンス制御装置に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a sequence control device in which a CPU module and an input/output module are connected via a system bus.

従来の技術 近年、シーケンス制御装置は小型から大型まで制御範囲
が拡大してきている。以下、図面を参照しながら、従来
のシーケンス制御装置の一例について説明する。
2. Description of the Related Art In recent years, the control range of sequence control devices has expanded from small to large. An example of a conventional sequence control device will be described below with reference to the drawings.

第5図は、従来のシーケンス制御装置のシステム構成図
、第4図は、出力モジュールのブロック図を示したもの
である。第4図において、10は出力モジュール、11
はアドレスデコーダー 12はデータバッファ、13は
データラッチ、14は出力回路である。第5図において
、1は基本ユニットAでありPLC(プログラマブルロ
ジックコントローラ)モジュールA8および入出カモジ
ュール群23aから成る。2は拡張ユニットであり入出
カモジュール群23cからなる。3は基本ユニットBで
ある。5は拡張コネクタで拡張ケーブル6で前記基本ユ
ニットA1と前記拡張ユニット2を接続する。100は
シーケンス制御装置Aである。101はシーケンス制御
装置Bである。前記シーケンス制御装置A100とシー
ケンス制御装置B101の2組のシーケンス制御装置は
、入出カモジュール24,26.25.22間をケーブ
ル7で接続されている。
FIG. 5 is a system configuration diagram of a conventional sequence control device, and FIG. 4 is a block diagram of an output module. In FIG. 4, 10 is an output module, 11
12 is a data buffer, 13 is a data latch, and 14 is an output circuit. In FIG. 5, 1 is a basic unit A, which consists of a PLC (programmable logic controller) module A8 and an input/output module group 23a. Reference numeral 2 denotes an expansion unit consisting of an input/output module group 23c. 3 is the basic unit B. Reference numeral 5 denotes an expansion connector that connects the basic unit A1 and the expansion unit 2 with an expansion cable 6. 100 is a sequence control device A. 101 is a sequence control device B. The two sets of sequence control devices, the sequence control device A100 and the sequence control device B101, are connected by a cable 7 between the input/output modules 24, 26, 25, and 22.

以上のように構成されたシーケンス制御装置について、
以下その動作について説明する。まず、シーケンス制御
装置A100においてはPLCモジュールA8のバスは
、拡張コネクタ5及び拡張ケーブル6により、拡張ユニ
ット2に接続されている。従ってPLCモジュールA8
は、基本ユニットAlに実装されている入出カモジュー
ル群も拡張ユニット2に実装されている入出カモジュー
ル群もアクセスしている。同様に、シーケンス制御装置
B101においてはPLCモジュールB9は、基本ユニ
ットB3に実装されている入出カモジュール群も拡張ユ
ニットBに実装されている入出カモジュール群23bも
アクセスしている。
Regarding the sequence control device configured as above,
The operation will be explained below. First, in the sequence control device A100, the bus of the PLC module A8 is connected to the expansion unit 2 through the expansion connector 5 and expansion cable 6. Therefore PLC module A8
accesses both the input/output module group installed in the basic unit Al and the input/output module group installed in the expansion unit 2. Similarly, in the sequence control device B101, the PLC module B9 accesses both the input/output module group mounted in the basic unit B3 and the input/output module group 23b mounted in the expansion unit B.

シーケンス制御装置A100とシーケンス制御装置B1
01の信号のやり取りは、ケーブル7で接続されたシー
ケンス制御装置A100の拡張ユニット2に実装されて
いるPLCモジュールA8の出力モジュール24とシー
ケンス制御装置B101の基本ユニットB2に実装され
ているPLCモジュールB9の入力モジュール26およ
びPLCモジュールA8の入力モジュール25とPLC
モジュールB9の出力モジュール22との間で行われて
いる。
Sequence control device A100 and sequence control device B1
01 signals are exchanged between the output module 24 of the PLC module A8 installed in the expansion unit 2 of the sequence control device A100 connected by the cable 7 and the PLC module B9 installed in the basic unit B2 of the sequence control device B101. input module 26 and PLC module A8 input module 25 and PLC
This is done between the module B9 and the output module 22.

発明が解決しようとする課題 しかしながら、上記のような構成ではシーケンス制御装
置間で専用インターフェイスモジュール24.25.2
6.22が必要になりかつアクセス時に時間遅れが発生
するという問題点を有していた。
Problem to be Solved by the Invention However, in the above configuration, a dedicated interface module 24, 25, 2 is used between sequence control devices.
6.22 is required and a time delay occurs during access.

本発明は上記問題点に鑑み、一方のシーケンス制御装置
の出力モジュールが他方のシーケンス制御装置の入力と
して使えるため、専用のインターフェースモジュール無
しで制御できるマルチシーケンス制御装置を提供するも
のである。
In view of the above problems, the present invention provides a multi-sequence control device that can be controlled without a dedicated interface module because the output module of one sequence control device can be used as an input for the other sequence control device.

課題を解決するための手段 上記問題点を解決するために本発明のマルチシーケンス
制御装置は、出力モジュールに出力データをモニタでき
る入力手段を備え、他のシーケンサユニットを接続する
バス拡張手段を備え、前記バス拡張手段は双方向バッフ
ァとバス調停手段とを備えたこを特徴とするマルチCP
Uシーケンス制御装置に係るものとなっている。
Means for Solving the Problems In order to solve the above-mentioned problems, the multi-sequence control device of the present invention includes: an output module equipped with an input means capable of monitoring output data; a bus expansion means for connecting other sequencer units; The multi-CP, wherein the bus expansion means includes a bidirectional buffer and a bus arbitration means.
This is related to the U sequence control device.

作   用 本発明は上記した構成によって、一方のシーケンス制御
装置の出力モジュールが他方のシーケンス制御装置の入
力モジュールとして使えるため、専用のインターフェー
スモジュール無しで複数のシーケンサ−間でデータの送
受信が行え、マルチシーケンス制御を可能ならしめるも
のである。
Function: With the above-described configuration, the output module of one sequence control device can be used as an input module of the other sequence control device, so data can be sent and received between multiple sequencers without a dedicated interface module. This makes sequence control possible.

実施例 以下本発明の一実施例におけるマルチシーケンス制御装
置について、図面を参照しながら説明する。
Embodiment Hereinafter, a multi-sequence control device according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本実施例におけるマルチシーケンス制御装置の
システム構成図である。第2図は出力モジュールのブロ
ック図である。第3図は拡張モジュールのブロック図で
ある。第1図において1は基本ユニットA、3は基本ユ
ニットBである。
FIG. 1 is a system configuration diagram of a multi-sequence control device in this embodiment. FIG. 2 is a block diagram of the output module. FIG. 3 is a block diagram of the expansion module. In FIG. 1, 1 is a basic unit A, and 3 is a basic unit B.

8はPLCモジュールAで入出カモジュール23a及び
出力モジュール50を制御している。9はPLCモジュ
ールBであり入出カモジュール51を制御している。2
0および22は拡張モジュールであり拡張ケーブル21
で接続されている。第2図において10は人出カモジュ
ールのうち出力モジュールであり、第4図に示す従来例
に対して15の入力手段が追加された構成となっている
。第3図に示す拡張モジュール20.22は、アドレス
バッファ31、データバッファ32.トランシーバ−3
4及びバス調停手段33からなる。
8 is a PLC module A that controls the input/output module 23a and the output module 50. 9 is a PLC module B which controls the input/output module 51. 2
0 and 22 are expansion modules and expansion cables 21
connected with. In FIG. 2, numeral 10 is an output module of the people output module, which has a configuration in which 15 input means are added to the conventional example shown in FIG. The expansion module 20.22 shown in FIG. 3 includes an address buffer 31, a data buffer 32. Transceiver-3
4 and bus arbitration means 33.

以上のように構成されたマルチシフケンス制御装置につ
いて以下第1図、第2図及び第3図を用いてその動作を
説明する。まず第1図において基本ユニットA1と基本
ユニットB3は拡張モジュール20、拡張モジュール2
2および拡張ケーブル21によりバス結合されている。
The operation of the multi-sequence control device configured as described above will be explained below with reference to FIGS. 1, 2, and 3. First, in FIG. 1, basic unit A1 and basic unit B3 are expansion module 20 and expansion module 2.
2 and an expansion cable 21.

即ち基本ユニットA1のPLCモジュールA8が基本ユ
ニットB3の入出カモジュールをアクセスするときには
拡張モジュール20のバス調停手段33はアドレスバッ
ファ31とトランシーバ34を基本ユニットA1から基
本ユニットB3の方向に設定する。このとき基本ユニッ
トB3の拡張モジュール22において、バス調停手段3
3はアドレスバッファ31とトランシーバ34を基本ユ
ニットA1から基本ユニットB3の方向に設定する。こ
こでバス調停手段33はPLCモジュールB9とのあい
だでバス調停を行ってアドレスバッファ31及びデータ
バッファ32を能動にする。いまPLCモジュールA8
が出力モジュール50にデータを設定しているとすると
、そのデータをPLCモジュールB9が読み出すとき、
出力モジュール50に設定されているデータは入力手段
15を介して読みたしができる。次にPLCモジュール
B9が入出カモジュール51にデータを設定している。
That is, when the PLC module A8 of the basic unit A1 accesses the input/output module of the basic unit B3, the bus arbitration means 33 of the expansion module 20 sets the address buffer 31 and the transceiver 34 in the direction from the basic unit A1 to the basic unit B3. At this time, in the expansion module 22 of the basic unit B3, the bus arbitration means 3
3 sets the address buffer 31 and transceiver 34 in the direction from the basic unit A1 to the basic unit B3. Here, the bus arbitration means 33 performs bus arbitration with the PLC module B9 to activate the address buffer 31 and the data buffer 32. Now PLC module A8
has set data in the output module 50, when the PLC module B9 reads the data,
Data set in the output module 50 can be read via the input means 15. Next, the PLC module B9 sets data in the input/output module 51.

そのデータをPLCモジュール八8へ読み出すとき入出
カモジュール51に設定されているデータは入力手段1
5を介して読みだしができる。以上のように本実施例に
よれば出力モジュールに出力データをモニタできる入力
手段を備え、他のシーケンサユニットを接続するバス拡
張手段を備え、前記バス拡張手段は双方向バッファとバ
ス調停手段とを備えたことにより複数のPLCモジュー
ル間で専用のインターフェースレジスタが不用となり、
かつリアルタイムにデータの送受信が行える。拡張ユニ
ット構成時においても同様である。
When reading the data to the PLC module 88, the data set in the input/output module 51 is
5 can be read out. As described above, according to this embodiment, the output module is provided with an input means capable of monitoring output data, and is provided with a bus expansion means for connecting other sequencer units, and the bus expansion means includes a bidirectional buffer and a bus arbitration means. This eliminates the need for dedicated interface registers between multiple PLC modules.
Data can also be sent and received in real time. The same applies when configuring an expansion unit.

発明の効果 以上のように本発明は出力モジュールに出力データをモ
ニタできる入力手段を備え、他のシーケンサユニットを
接続するバス拡張手段を備え、前記バス拡張手段は双方
向バッファとバス調停手段とを備えたことにより、マル
チシーケンス制御装置においてPLCモジュール間での
専用のインターフェースレジスタが不要になる。
Effects of the Invention As described above, the present invention provides an output module with an input means capable of monitoring output data, a bus extension means for connecting another sequencer unit, and the bus extension means includes a bidirectional buffer and a bus arbitration means. This eliminates the need for a dedicated interface register between PLC modules in a multi-sequence control device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるマルチシーケンス制
御装置のシステム構成図、第2図は出力モジュールのブ
ロック図、第3図は拡張モジュールのブロック図、第4
図は従来例の出力モジュールのブロック図、第5図は従
来例のマルチシーケンス制御装置のシーケンス構成図で
ある。 10・・・・・・出力モジュール、15・・・・・・入
力手段、20・・・・・・拡張モジュール、22・・・
・・・拡張モジュール、31・・・・・・アドレスバッ
ファ、32・・・・・・データバッファ、33・・・・
・・バス調停手段、34・・・・・・トランシーバ。
FIG. 1 is a system configuration diagram of a multi-sequence control device according to an embodiment of the present invention, FIG. 2 is a block diagram of an output module, FIG. 3 is a block diagram of an expansion module, and FIG.
The figure is a block diagram of a conventional output module, and FIG. 5 is a sequence configuration diagram of a conventional multi-sequence control device. 10...Output module, 15...Input means, 20...Extension module, 22...
...Expansion module, 31...Address buffer, 32...Data buffer, 33...
... bus arbitration means, 34 ... transceiver.

Claims (1)

【特許請求の範囲】[Claims] バスを介してデータの送受信を行うシーケンス制御装置
において、出力モジュールに出力データをモニタできる
入力手段を備え、他のシーケンサユニットを接続するバ
ス拡張手段を備え、前記バス拡張手段は双方向バッファ
とバス調停手段とを備えたことを特徴とするマルチシー
ケンス制御装置。
In a sequence control device that transmits and receives data via a bus, the output module is equipped with an input means that can monitor output data, and the bus expansion means connects another sequencer unit, and the bus expansion means includes a bidirectional buffer and a bus. A multi-sequence control device comprising: arbitration means.
JP18555389A 1989-07-18 1989-07-18 Multi-sequence controller Pending JPH0350604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18555389A JPH0350604A (en) 1989-07-18 1989-07-18 Multi-sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18555389A JPH0350604A (en) 1989-07-18 1989-07-18 Multi-sequence controller

Publications (1)

Publication Number Publication Date
JPH0350604A true JPH0350604A (en) 1991-03-05

Family

ID=16172823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18555389A Pending JPH0350604A (en) 1989-07-18 1989-07-18 Multi-sequence controller

Country Status (1)

Country Link
JP (1) JPH0350604A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149618A1 (en) * 2007-06-04 2008-12-11 Idec Corporation Control device
CN102722132A (en) * 2012-05-25 2012-10-10 深圳市亿维自动化技术有限公司 Dynamic frequency modulation method and control system for programmable logic controller (PLC) expansion bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149618A1 (en) * 2007-06-04 2008-12-11 Idec Corporation Control device
CN102722132A (en) * 2012-05-25 2012-10-10 深圳市亿维自动化技术有限公司 Dynamic frequency modulation method and control system for programmable logic controller (PLC) expansion bus

Similar Documents

Publication Publication Date Title
DE3889366D1 (en) Interface for a computer system with a reduced instruction set.
JPH0350604A (en) Multi-sequence controller
JPH0343804A (en) Sequence controller
JPS6162961A (en) Input/ouput device
JP2565916B2 (en) Memory access controller
JPS6347864A (en) Inter-memory data transfer method
JPH0114616B2 (en)
JPS6130300B2 (en)
JPH0236016B2 (en)
JPH03266160A (en) Dma control system
JPH02211571A (en) Information processor
JPS63104155A (en) Electronic computer
JPS62188536A (en) Line state display system
JPH09305562A (en) Data transfer device
JPH07244633A (en) Interface device
JPS61239350A (en) Bus controlling system
JPS597975B2 (en) data collection device
JPS63293646A (en) Semiconductor integrated circuit
JPH10307803A (en) Real time communication system in parallel distribution control
JPH03283745A (en) Data collection control system
JPH02307149A (en) Direct memory access control system
JPH03253960A (en) Control system for bus connection format
JPH04252345A (en) Single chip microcomputer with built-in memory having plural input/output ports
JPH04120648A (en) Common bus connecting device
JPS58139234A (en) Signal input system