JPH0350601A - フエールセーフ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータによる制御装置に係り
、特に、マイクロコンピュータの故障時に負荷を安全側
に制御するフェールセーフ制御装置に関する。

〔従来の技術〕

近年、制御性能、保守性の向上のために、制御装置への
マイクロコンピュータの適用が盛んに行なわれている。

このようなマイクロコンピュータ化制御装置で、万一、
マイクロコンピュータが故障した場合に、システムが安
全側に動作する様になっていれば、システムの安全性が
一暦高まる。

その例として、特開昭６０−２２９１０３号公報が挙げ
られる。

このシステムの基本構成は第５図に示す通りである。マ
イクロコンピュータ１はプログラム処理であり、このプ
ログラムの実行ステップ数で制御周期が決まるため数Ｋ
Ｈｚ〜数十ＫＨｚの高い周波数のパルスを出力すること
は一般に困芝である。

そのため、マイクロコンピュータ１の出力信号でこのよ
うな周波数のパルスを出力する発振回路３の発振動作を
オン・オフし、この結果得られる発振回路３の出力信号
をパルストランス１１を介して負荷５に伝え、発振回路
３の動作が停止した時に負荷５への駆動信号の供給を停
止させるフェールセーフである。

第５図において、平滑回路６ａはマイクロコンピュータ
１の出力信号であるパルス信号が論理ＩＩ　Ｉ　ＩＩの
期間が論理“０″の期間より長いときに論理″１″′の
レベルに相当する直流信号を出力するように構成されて
いる。また、平滑回路６ｂは逆に、マイクロコンピュー
タ１の出力であるパルス信号の論理ＩＩ　Ｏ３１の期間
が論理″１′″の期間より長いときに、論理１１１１１
に相当する直流信号を出力する。従って、マイクロコン
ピュータ１の出力信号が論理ＩＩ　Ｉ　１１に縮退故障
した時には、平滑回路６ａは論理ＩＪ　１１７の信号を
発振回路３に出力するが、平滑回路６ｂは、マイクロコ
ンピュータ１の出力信号を反転して入力しているため、
平滑回路６ａとは反対に論理゛′０″′の信号を発振回
路３に出力する。発振回路３は、平滑回路６ａ。

６ｂの出力信号・を入力しているため、二人力が同時に
論理“１”でなければ発振せず、この場合には発振しな
い。マイクロコンピュータ１の出力信号が論理“０″に
縮退した時は、前述とは逆に、平滑回路６ａが論理″０
″′を、平滑回路６ｂが論理ｉｔ　１１１をそれぞれ出
力し、この場合も発振回路３は発振しない。

このように二つの平滑回路の動作により発振回路はオン
・オフされる。

パルストランス１１は、−次側に外部電源１゜が接続さ
れており、スイッチ回路９により電源電圧がオン・オフ
される。そのため、パルストランス１１は、マイクロコ
ンピュータ１が正常に動作しているとき、発振回路３は
発振動作するので、発振回路３の出力信号を二次側より
整流平滑回路１２を介して負荷５に伝えるが、マイクロ
コンピュータ１が故障し、その出力信号が論理ＩＩ　Ｏ
ＩＩか“１″かに縮退して発振回路３が停止、あるいは
、発振回路３自体が故障して出力信号が論理＋（ＯＩＴ
かＩｔ　Ｉ　ＩＦかに縮退故障した時は、発振回路３の
出力信号を負荷５に伝えない。

このようにして、マイクロコンピュータ１が故障した時
、負荷５を安全側に制御するようになっている。

〔発明が解決しようとする課題〕

しかし、上記従来例では、パルストランスの駆動に外部
電源を必要としているため、パルストランスの一次側と
二次側の短絡故障により、外部電源の電圧が、直接、負
荷に印加される可能性もある。この場合、マイクロコン
ピュータの動作状態に拘わらず、常に、負荷が動作状態
になってしまいフェールセーフが成立しない故障もあり
得る。

本発明の目的は、マイクロコンピュータと負荷との間に
は外部電源を一切用いない様にしたフェールセーフ制御
装置を提供することにある。

〔課題を解決するための手段〕

上記目的は、マイクロコンピュータの出力であるパルス
信号を平滑して発振回路の電源電圧とし、マイクロコン
ピュータの出力信号がパルス信号である時、パルス信号
に同期して一定の時間だけ発振回路に電源電圧を印加す
るようにし、論理“１″か１１０　ＩＩかに縮退故障し
た時、発振回路に電源電圧が印加されなくするようにし
て、かつ、発振回路の出力信号でパルストランスを駆動
し、この出力信号で負荷を制御することにより達成され
る。

〔作用〕

マイクロコンピュータの出力信号の論理“１″の期間が
一定時間以上継続しているか否かを判定し、論理ｉｔ　
１　ｎが一定時間以上継続している時、発振回路への電
源電圧の供給を停止する制御回路を設け、かつ、マイク
ロコンピュータの出力パルス信号を平滑化して得た直流
信号を発振回路と制御回路の電源電圧とし５発振回路の
出力信号を交流結合素子であるパルストランスを介して
負荷に印加する。このようにして、マイクロコンピュー
タの出力段から負荷に至るまでの各回路、素子の駆動に
対して外部電源を不要としたフェールセーフ制御装置を
実現する。

〔実施例〕

以下、本発明の具体的実施例について図面を用いて詳細
に説明する。

第１図は、本発明の一実施例のブロック図である。

第１図において、マイクロコンピュータ１の出力である
パルス信号（以下、Ｐｏｕｔｉと略称する）は制御回路
２に入力され、制御回路２の出力信号（以下、ｖＯＵＴ
２と略称する）は発振回路３に入力され、発振回路３の
出力信号（以下、ｖＯＵＴ３と略称する）は交流結合素
子４を介して負荷５に印加している。また、ｐ　ｏｕＴ
ｔは、平滑回路６にも入力している。平滑回路６は、入
力のＰ　ｏｕｔ　１を平滑した出力信号（以下ｖｏｕＴ
と略称する）制御回路２の電源電圧として供給している
。

マイクロコンピュータ１が正常に動作している時には、
Ｐｏｕｒｔは第３図の■区間のようにｔ１時間で論理Ｉ
ｔ　Ｉ　ＩＩとなり、ｔｚ待時間論理“０″となるよう
な周期的なパルス信号である。

制御回路２は、ＰＯＵＴＩの立下りエツジに同期してｔ
３時間だけ論理（１１７１を出力するように設定してい
る。このｔ３時間は、ｔ１時間とｔ２時間を加え合わせ
た時間より長くなるように、あらかじめ設定している。

先ス、マイクロコンピュータ１が正常に動作している場
合、即ち、第３図の■区間の動作について述べる。時刻
Ｔｓにおいて、ＰＯＵＴＩの立下りエツジによって制御
回路２は１時刻Ｔｓから時刻Ｔｏ’　　までの期間ｔ３
で論理“１″′を出力する。

制御回路２は時刻Ｔｓから時刻Ｔ　ｏ　’　　の期間内
にＰＯＵＴＩの立下りエツジがなければ、その出力信号
であるＰｏｕｔｚを論理゛′０”にするが第３図の■区
間のように時刻ＴｏのＰｏｕｒｘの立下りエツジが存在
するため制御回路２は、論理１′Ｉ　１１の出力を継続
する。従って、第３図の■区間では、発振回路３はＰＯ
ＵＴＩＩのような高い周波数のパルス信号を出力し、こ
の信号を交流結合素子４（例えば、パルストランス）を
介して負荷５に出力している。

次に、マイクロコンピュータ１が故障したときの動作を
説明する。第３図の■区間はＰＯＵＴＩが論理Ｉｔ　１
１Ｆに縮退故障した場合であるＰＯＵＴＩは、■区間の
時刻Ｔｌの立下りエツジが最後となる。このエツジより
期間ｔ８だけ経過した後、ｖＯＵＴ１は論理１１０　Ｊ
ｌになる。この後、■区間では、ｐｏｕＴｔに立下りエ
ツジが存在しないため、Ｐｏｃ＋Ｔｚは論理ＩＩ　ＯＩ
Ｐの状態を続ける。よって、発振回路３には電源が供給
されなくなり■区間のｖＯＵＴ３のように発振は停止す
る。

次に、第３図の■区間はＰＯＵＴＩが論理＃　ＯＩＴに
縮退故障した場合である。ここでは、時刻Ｔ３でＰＯＵ
Ｔｌが立下るため、このエツジでＰｏｕＴｚは論理゛１
′″になる。しかし、制御回路２の電源であるＶ　ＯＵ
ＴはＰＯＩＪＴＩを平滑した信号であるため、Ｐｏｕｒ
ｌが論理“０″となるとＶＯＵＴは第３図■区、間のよ
うに、Ｏｖになり、制御回路２は無電源となる。このた
め、Ｐｏｕｔｚは、ｔａ待時間論理“０″となり、発振
回路３の動作を停止させる。

尚、ここでは、Ｐｏｕｔｌの立下りエツジに同期させて
制御回路２を動作させたが、立上りエツジに同期させて
も同様の動作をする。

このようにして、第１図のマイクロコンピュータ１の故
障に対してフェールセーフが実現できる。

また、発振回路３が故障し、ｐｏｕｔａが論理″１′″
か“０”かのどちらかに縮退故障しても交流結合素子４
の動作で負荷５へはパルス信号が伝わらなくなり、フェ
ールセーフが実現できる。

次に、第２図に示す実施例について説明する。

第２図において、マイクロコンピュータ１の出力信号（
以下Ｐｏｕｒｔ）は、制御回路２、スイッチング回路７
の端子８、及び、平滑回路６に入力されている。制御回
路２の出力信号ＰＯＵＴ２は、スイッチング回路７の開
閉をコントロールする信号であり、スイッチング回路７
の端子９の出力信号（以下、Ｐ　ＯＵＴ　１’　と略称
する）は発振回路３に入力され１発振回路３の出力信号
（以下ＰＯＵＴ３）は交流結合素子４を介して負荷５に
接続している。

また、スイッチング回路７の端子１０は接地されており
、平滑回路６の出力信号（以下、ｖＯＵＴ）は、制御回
路２に電源として供給されている。

マイクロコンピュータ１が正常に動作している時、ＰＯ
ＵＴＩは第４図の■区間のように論理Ｌｌ　Ｉ　ＩＴが
ｔｌ　時間、論理１′０７１が期間ｔｚ’　　、周期的
に繰り返されるパルス信号である。

制御回路２は、ＰＯＵＴＩの立上りエツジに同期してｔ
　３１　　時間だけ論理Ｉｔ　Ｉ　１１を出力するよう
に設定しており、ｔ３　時間は、１１／時間とｔ２′時
間を加え合わせた時間より長い。

先ず、マイクロコンピュータ１が正常に動作している場
合、即ち、第４図の■区間の動作について述べる。時刻
Ｔｓで、ｐｏｕｒｔの立上りエツジが存在している。こ
の立上りエツジによって制御回路２は期間し３　だけ論
理Ｌ４１　ＩＩを出力する。次に、時刻ＴｏでＰＯＵＴ
Ｉは、論理１１０　ＩＩになるが時刻Ｔ　ｏ　’　　で
、再び、論理ＩＩ　Ｉ　ＩＩになる。このとき立上りエ
ツジが発生するが Ｔｏ　　Ｔｓ＜ｔａ’　　　　　　　　　　　−（２）
であるため、Ｐｏｕｔ２は、第４図■区間のように、論
理１１０１１にならず論理″１′″の状態を継続する。

ｐｏｕ’ｒｚは、スイッチング回路７のゲート信号で、
論理１７１　ＩＩのときに端子８と端子９を閉じ、論理
″０”のとき端子１０と端子９を閉じる。ここで、端子
１０は接地され、端子８には、マイクロコンピュータ１
の出力が接続され、また、端子９は、発振回路３の電源
入力に接続されている。よって、マイクロコンピュータ
１が正常に動作している間は、スイッチング回路７の端
子８と端子９が閉じＰＯＵＴＩが駆動電源Ｐ　ＯＵＴ　
１’　として発振回路３に印加され、第４図■区間のＰ
ＯＵＴ３を出力する。

次に、マイクロコンピュータが故障した場合について述
べる。

第４図の■区間は、ＰｏｕＴｉが論理１１１　ＩＩに縮
退した場合である。ＰｏｕＴｚは時刻Ｔ１における立上
りエツジで論理“１″を出力しているが、これ以降Ｐｏ
ｕＴｔには立上りエツジが存在しないため１期間ｔａ”
　　経過後ＰＯＵＴ２は論理ｒｅ　Ｏｕになり、スイッ
チング回路７は端子９と端子１０を閉じる。このため、
発振回路３への電源供給はなされなくなり、発振は停止
する。

第４図の■の区間は、ＰＯＬＩＴｌが論理１１０　ＩＩ
に縮退した場合である。この場合、Ｐｏｕｔｌは論理１
１０　Ｔ＋の状態で全く変化しない。従って、ＰＯＵＴ
Ｚも論理１１０１１であるため発振回路３には電源が供
給されず、発振動作は起きない。第２図の実施例では、
マイクロコンピュータ１の出力信号が発振回路３の電源
電圧となるため期間ｔ２　は可能な限り短い方が良く、
また、マイクロコンピュータ１の出力信号の電力容量を
大きくすることは比較的容易に可能であり、発振回路３
に大きい電力容量の駆動電源を必要とする時に有効であ
る。

尚、ここでは、ＰＯＵＴＩの立上りエツジに同期させて
タイマ回路２を動作させたが、立下りエツジに同期させ
ても同様の動作を得る。

このようにして、第２図マイクロコンピュータ１の故障
に対してフェールセーフが実現できる。

また１発振回路３の故障時には、第１図の実施例と同様
の理由でフェールセーフ性を確保している。

更に、第２図を第６図のように、平滑回路６の出力信号
をスイッチング回路７の入力である端子８に印加しても
、第２図と同様の効果が得られることは容易に理解でき
よう。この場合、マイクロコンピュータ１から出力する
パルス信号は、第４図のように論理ＬＬ　ＯＩＩの期間
ｔ２′　　を可能な限り短かくする必要はなく、第３図
のような期間でも平滑回路６の平滑特性によって十分に
対応できる。

〔発明の効果〕 本発明によれば、マイクロコンピュータの出力信号の論
理１１１　ＩＩの期間が一定時間以上継続しているか否
かを判定し、論理ｔｒ　１　ｕが一定時間以上継続して
いる時、発振回路への電源電圧の供給を停止する制御回
路を設け、かつマイクロコンピュータの出力パルス信号
を平滑化して得た直流信号を発振回路と制御回路の電源
電圧とし、発振回路の出力信号を交流結合素子であるパ
ルストランスを介して負荷に印加するため、外部電源を
不要とした高信頼度のフェールセーフ制御装置が得られ
、安全性が一層高まる。

【図面の簡単な説明】

第１図、第２図および第６図は、本発明の実施例の系統
図、第３図と第４図は、それぞれ、第１図と第２図の回
路の各部の波形図、第５図は、従来のフェールセーフ制
御装置の系統図である。 １・・・マイクロコンピュータ、２・・・制御回路、３
・・！ 第 図 第 図 ２ 第３図 第 図 ■ ■ ■ 第 ５ 図 第６図

Claims (1)

1. 【特許請求の範囲】 １、マイクロコンピュータの出力信号により、発振回路
   の動作を制御し、交流結合素子を介して前記発振回路の
   出力信号を負荷に印加するフエールセーフ制御装置にお
   いて、 前記マイクロコンピュータの出力信号であるパルス信号
   を平滑化して制御回路と発振回路を駆動するための電源
   電圧を作成する手段を設け、前記マイクロコンピュータ
   の出力信号が一定時間以内論理“１”であるとき前記発
   振回路に前記電源電圧を印加し、前記マイクロコンピュ
   ータの出力信号が一定時間以上論理“１”である時に前
   記発振回路への前記電源電圧の印加を停止させる制御回
   路を付加したことを特徴とするフエールセーフ制御装置
   。