JP2005078312A - 電源制御回路及び画像形成装置 - Google Patents
電源制御回路及び画像形成装置 Download PDFInfo
- Publication number
- JP2005078312A JP2005078312A JP2003307186A JP2003307186A JP2005078312A JP 2005078312 A JP2005078312 A JP 2005078312A JP 2003307186 A JP2003307186 A JP 2003307186A JP 2003307186 A JP2003307186 A JP 2003307186A JP 2005078312 A JP2005078312 A JP 2005078312A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power source
- clock signal
- voltage
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Power Sources (AREA)
- Laser Beam Printer (AREA)
Abstract
【課題】 従来のウォッチドックタイマの構成では、高価なカウンタ回路やクロック信号発生回路を必要とするため高価なものとなってしまう。
【解決手段】 発振回路1から出力される所定周期のクロック信号を入力し、そのクロック信号の交流成分信号をコンデンサ4、ダイオード5により取り出し、それをコンデンサ7及び抵抗8で積分して電圧信号を出力し、その電圧信号の電圧値がFET9のゲート閾値以上の場合に電源11からアクチュエータ3に電力を供給し、その電圧信号の電圧値がFET9のゲート閾値以下の場合に、電源11からアクチュエータ3への電力供給を停止させる。
【選択図】 図1
【解決手段】 発振回路1から出力される所定周期のクロック信号を入力し、そのクロック信号の交流成分信号をコンデンサ4、ダイオード5により取り出し、それをコンデンサ7及び抵抗8で積分して電圧信号を出力し、その電圧信号の電圧値がFET9のゲート閾値以上の場合に電源11からアクチュエータ3に電力を供給し、その電圧信号の電圧値がFET9のゲート閾値以下の場合に、電源11からアクチュエータ3への電力供給を停止させる。
【選択図】 図1
Description
本発明は、電源からの電力供給を制御する電源制御回路及びそのような電源制御回路を有する画像形成装置に関するものである。
例えばレーザビームプリンタにおけるモータやクラッチなどへの電力供給は、そのプリンタを制御している制御回路により制御されている。従って、制御回路の故障或はCPUの暴走などにより、モータやクラッチなどへの電力供給が継続した状態になると、それらモータやクラッチの破壊などを引き起こすことになる。
このような事態の発生を防止するために、制御回路が故障した際の暴走防止策として、ウォッチドックタイマを使用する方法が提案されている。(例えば、特許文献1)
特開平5−289779号公報
このようなウォッチドックタイマの代表的なものとして、例えばフリーランでカウントアップしているカウンタを備え、制御回路のCPUがプログラム実行中に必ず通過するステップに、そのカウンタをリセットするコマンドを発行する命令を挿入しておく。これにより、少なくともCPUが正常に動作している限りは、そのカウンタによるカウント値がオーバーフローする前にリセットされてオーバーフローチャートが発生しないようにしている。そして、CPUが暴走するなどして、そのステップの命令が実行されないとカウンタがオーバーフローし、そのオーバーフローを検出すると、モータなどへの電力供給を遮断するものである。
しかし、このようなウォッチドックタイマの構成では、高価なカウンタ回路やクロック信号発生回路を必要とするため、高価なものとなってしまう。
本発明は上記問題点に鑑みてなされたもので、安価な構成で電源からの電力供給を制御できる電源制御回路及び画像形成装置を提供することを特徴としている。
本発明の電源制御回路は以下のような構成を備える。即ち、
所定周期のクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に電源から電力を供給させ、前記電圧信号の電圧値が所定値以下の場合に前記電源からの電力供給を停止させるスイッチング手段とを有することを特徴とする。
所定周期のクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に電源から電力を供給させ、前記電圧信号の電圧値が所定値以下の場合に前記電源からの電力供給を停止させるスイッチング手段とを有することを特徴とする。
本発明の画像形成装置は以下のような構成を備える。即ち、
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、所定周期のクロック信号を生成するクロック信号生成手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記クロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする。
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、所定周期のクロック信号を生成するクロック信号生成手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記クロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする。
本発明の画像形成装置は以下のような構成を備える。即ち、
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記制御手段から供給されるクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする。
電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記制御手段から供給されるクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする。
本発明によれば、安価な構成で電源からの電力供給を制御できるという効果がある。
以下、添付図面を参照して本発明の好適な実施例を詳しく説明する。尚、本実施例では、画像形成装置における電力制御回路について説明するが、本発明はこれに限定されるものでなく、各種コンピュータ機器や画像入出力装置等における電力供給制御にも適用できることはもちろんである。
図1は、本発明の第1実施例に係る画像形成装置における電力供給制御回路を説明する図である。
図1において、1は発振回路で、基準となるクロック信号(CLK)15を出力している。2は論理回路で、CPU及びこのCPUにより実行されるプログラム記憶するメモリ2aを含み、この発振回路1から供給されるクロック信号15を入力して動作している。この論理回路2は、この画像形成装置全体の動作を制御すると共に、モータやクラッチ等のアクチュエータ3を適宜制御して画像形成動作を実施している。ここで、このアクチュエータ3には、FET10を介して、電源11より駆動系電源電圧(+24V)が供給されている。尚ここではアクチュエータとしているが、本発明はこれに限定されるものでなく、例えばヒータ、光源などの比較的消費電力の大きい駆動部であれば何でも良い。
発振回路1から出力されるクロック信号15は、前述のように論理回路2に供給される一方、コンデンサ4を介してダイオード5に供給される。ここでコンデンサ4とダイオード5とは、クロック信号15をACカップリング回路を構成している。従って、クロック信号15が正常の周期で出力されている場合、ダイオード5のカソード電圧Vaの波形はほぼクロック信号15と同じ波形となる。
こうしてACカップリングされたクロック信号15の波形は、抵抗6を介してコンデンサ7に供給される。ここで抵抗6とコンデンサ7はCR積分回路を構成している。ここで、このCR積分回路の時定数をクロック信号15の周期よりも長く設定しておけば、クロック信号15が正常に入力されている限り、コンデンサ7の端子電圧Vbは略一定の電圧となる。
この第1実施例では、クロック信号15の振幅を+5Vo-p、オン・デューティを50%としている。これにより、クロック信号15が正常に入力されている限り、端子電圧Vbは+2.5Vを中心とした略一定の電圧となる。
また、このコンデンサ7の後段には、N-ch(Nチャネル)FET9が接続されている。このFET9のゲート閾値電圧[Vth(FET9)]は、クロック信号15が正常に出力されている場合の端子電圧Vbよりも低く設定されている。即ち、クロック信号15が正常に出力されている場合の端子電圧Vbは、FET9のゲート閾値電圧よりも高く設定されている。これにより、クロック信号15が正常に出力されている限り、FET9はオン状態を維持することになる。
このFET9のドレインには、P-ch(Pチャネル)FET10及びFET10のゲートのプルアップ用として抵抗12が接続されている。従って、FET9がオン状態の間、FET10のゲート・ソース間電圧は略+24Vとなり、FET10はオン状態を維持している。従って、クロック信号15が正常に出力されている限り、アクチュエータ3に駆動系電源電圧(+24V)が供給され続けることになる。
図2は、図1におけるクロック信号、端子電圧Va,Vb及びFET10のゲート電圧Vc、ドレイン電圧Vdを説明する図である。
図2において、時間t0〜t1では、発振回路1からクロック信号15が正常に出力されている状態を示している。この状態では、上述のように端子電圧Vaはほぼクロック信号15の波形に等しくなり、これを積分した端子電圧Vbは略+2.5Vを中心とした電圧となっている。これによりFET9はオン状態を維持しているため、ゲート電圧Vcは略0VとなってFET10はオン状態を維持する。これによりアクチュエータ3に供給される電圧は、ほぼ+24Vとなっている。
この状態で時間t1で発振回路1の動作が停止し、クロック信号15の出力が停止すると、図2のように、例えクロック信号が+5Vの状態で保持されたままでも、このクロック信号はコンデンサ4によってACカップリングされているため、端子電圧Vaは0Vとなる。
これにより、それまでコンデンサ7に充電されていた端子電圧Vbが抵抗8によって放電されて徐々に低下を始める。そしてFET9のゲート閾値電圧[Vth(FET9)]以下となった時点(時間t2)で、FET9がオフ状態になる。これによりFET10のゲート電圧は略+24Vまで上昇し、FET10のゲート閾値電圧[Vth(FET10)]よりも高くなった時点(t3)でFET10はオフ状態になる。これによりアクチュエータ3に供給される電圧Vdは下降し、t4で略0Vとなる。
こうしてアクチュエータ3への駆動系電源電圧(+24V)の供給が遮断され、アクチュエータ3の動作は停止する。
以上説明したように第1実施例によれば、発振回路などの停止や断線などによる何らかの理由でクロック信号が停止した場合に、アクチュエータへの電源供給を断つことができる。これにより、クロック信号が供給されなくなることによる論理回路2の異常動作などに起因するアクチュエータの暴走を防止できる。
また、第1実施例によれば、高価なウォッチドックタイマなどの計時手段を用いることなくアクチュエータの暴走を防ぐことができるため安価に構成できる。
なお、第1実施例で説明した回路構成および装置構成は一例を示したもので適宜変更が可能であり、本願発明の範囲を限定するものではない。
図3は、本発明の第1実施例に係る画像形成装置における電力供給制御回路を説明する図で、前述の図1と共通する部分は同じ記号で示している。
近年、省エネの観点から、パワーセーブモード時に、アクチュエータへの電源供給を遮断する画像形成装置がある。この第2実施例は、このパワーセーブモード時に、アクチュエータへの電源供給を遮断する画像形成装置に適用した例を示している。
この第2実施例では、論理回路2には、発振回路1からクロック信号(CLK)が供給される。この論理回路2は、モータやクラッチ等のアクチュエータ3を適宜制御して画像形成動作を行わせる。このアクチュエータ3には、FET10を介して、電源11より駆動系電源(+24V)が供給される。
前述の第1実施例(図1)では、ACカップリング回路を構成しているコンデンサ4にクロック信号(CLK)15が入力されていたが、この第2実施例では、論理回路2から出力されるパルス信号Pwenが入力される点が異なっている。
図4は、第2実施例に係る画像形成装置の論理回路2による制御処理を説明するフローチャートで、この処理を実行するプログラムはメモリ2aに記憶されており、CPUの制御の基に実行される。
この論理回路2は、メモリ2aに記憶されているプログラムに従って画像形成動作を実行する(このプログラムはシーケンシャルに構成されており、いま例えばi番目の命令を実行しているとする。図4のS1→S2)。そしてステップS2の命令実行終了後、ステップS3に進み、パワーセーブモードへの移行要求があるかどうかを判定する。移行要求がないときはステップS4に進み、次の命令にアクセスすべくiを+1し、ステップS5で、パルス信号Pwenのレベル論理を反転して出力する。そしてステップS2に進み、論理回路2は(i+1)番目の命令を実行する。こうして、パワーセーブモードへの移行要求がない場合はステップS2→S3→S4→S5→S2の処理ループを繰り返し実行する。
これにより、パルス信号Pwenは、ほぼ規定周期のパルス信号となって出力される。このパルス信号Pwenを入力して動作するコンデンサ4以降の回路の動作は、前述の第1実施例(図1)と同等であるため、その説明を省略する。
一方、ステップS3で、パワーセーブモードへの移行が要求された場合はステップS6に進む。なお、ここで論理回路2は、ユーザがアクセス可能な表示パネルや、画像処理を行う画像コントローラ(いずれも不図示)の中に配置される論理回路と通信を行っており、パワーセーブモードへの移行は、表示パネルや画像コントローラ内の論理回路から通信によって要求される。
ステップS6では、パワーセーブモードへの移行が可能であるかを判断する。これは、画像形成動作中などのように、パワーセーブモードに移行できない状態のときにパワーセーブモードへの移行が要求されたかどうかを判断するもので、パワーセーブモードへの移行が不可能な場合はステップS4に進み、パワーセーブモードへ移行することなく動作を継続する。例えば、現在画像形成中であるときにパワーセーブモードへの移行要求が発行された場合には、その画像形成動作が終了するまでステップS2→S3→S6→S4→S5→S2のループを繰り返す。この間、駆動系電源電圧(+24V)はアクチュエータ3に供給され続ける。
そして、例えば画像形成動作が終了してパワーセーブモードへの移行が可能になるとステップS6からステップS7に進み、パワーセーブモードに入る。そしてステップS8で、論理回路2はパルス信号Pwenをロウレベルとする。そしてこれ以降、パワーセーブモード中は、パルス信号Pwenのレベルをトグルさせない。
これにより、パワーセーブモード中は、コンデンサ4にパルス信号Pwenが供給されないため、FET9,FET10はともにオフ状態のままとなり、アクチュエータ3への電力供給が遮断される。
尚、この場合、積分回路2から出力されるパルス信号Pwenの周期は一定でないため、コンデンサ7及び抵抗8からなる積分回路の時定数は、このパルス信号Pwenの予測される周期の最大値以上に設定する必要がある。
更に第2実施例の構成において、発振回路1の動作が停止した場合、および論理回路2が暴走した場合について以下に説明する。
発振回路1の動作が停止した場合には、論理回路2の制御動作も停止されるためパルス信号Pwenが出力されなくなり、FET9及びFET10はともにオフしたままとなり、アクチュエータ3への電力供給が遮断されたままとなる。また、論理回路2が暴走し、図4に示したフローチャートの処理から外れた場合も、コンデンサ4に規定のパルス信号が供給されなくなる可能性が高い。従って、この場合もFET10はオフし、アクチュエータ3への電力供給が遮断されることとなる。
以上説明したように第2実施例によれば、発振回路の動作停止や断線などといった何らかの理由でクロック信号が出力されなくなった場合に、速やかにアクチュエータへの電力供給を遮断することができ、アクチュエータの暴走を防ぐことができる。
更に、論理回路が暴走した場合にも同様に、アクチュエータへの電力供給を遮断することができ、アクチュエータの暴走を防ぐことができる。
また第2実施例によれば、ウォッチドックタイマなどの計時手段を用いずに、アクチュエータの暴走を防ぐことができるため安価に構成できる。
なお、この第2実施例で説明した回路構成及び装置構成は適宜変更が可能であり、本願発明の範囲を限定するものではない。
図5は、本発明の第3実施例に係る画像形成装置におけるアクチュエータへの電源供給を制御を説明するブロック図で、前述の図1及び図3と共通する部分は同じ記号で示している。この第3実施例に係る画像形成装置は、装置内に複数の論理回路2,14を有し、これら複数の論理回路同士が互いに通信して画像形成動作を行う構成である。
論理回路2には、発振回路1からクロック信号(CLK1)15が供給されており、論理回路2は、モータやクラッチ等のアクチュエータ3を適宜制御する。また論理回路14には、発振回路13からクロック信号(CLK2)が供給されており、モータやクラッチ等のアクチュエータ15を適宜制御している。ここで論理回路2と論理回路14とは、互いに通信を行って画像形成動作を実行していく。
またアクチュエータ3及びアクチュエータ15には、FET10を介して、電源11より駆動系電源電圧(+24V)が供給される。
図6は、第3実施例に係る画像形成装置の論理回路2による制御処理を説明するフローチャートで、この処理を実行するプログラムはメモリ2aに記憶されており、CPUの制御の基に実行される。
この論理回路2は、メモリ2aに記憶されているプログラムに従って画像形成動作を実行する(このプログラムはシーケンシャルに構成されており、いま例えばi番目の命令を実行しているとする。図6のS11→S12)。そしてステップS12の命令実行終了後、ステップS13に進み、論理回路14との通信が正常であるか否かを確認する。通信が正常であればステップS14に進み、次の命令にアクセスすべくiを+1し、ステップS15で、パルス信号Pwenのレベル論理を反転して出力する。そしてステップS12に進み、論理回路2は(i+1)番目の命令を実行する。こうして、通信異常が発生しない場合はステップS12→S13→S14→S15→S12の処理ループを繰り返し実行する。
これにより、パルス信号Pwenは、ほぼ規定周期のパルス信号となって出力される。このパルス信号Pwenを入力して動作するコンデンサ4以降の回路の動作は、前述の第1実施例(図1)と同等であるため、その説明を省略する。
次に発振回路13が停止した場合、或は論理回路14が暴走した場合について以下に説明する。
発振回路13によるクロック信号の生成が停止した場合は、論理回路14の演算処理も停止する。従って、論理回路2と論理回路14との間の通信が正常に行えなくなる。これによりステップS13からステップS16に進み、論理回路2はパル信号Pwenをロウレベルとする。そしてこれ以降、論理回路2はパルス信号Pwenのレベルをトグルさせない。従って、コンデンサ4にパルス信号が供給されなくなってFET10はオフ状態になり、アクチュエータ3及びアクチュエータ15への電力供給が遮断される。そしてステップS17に進み、画像形成装置の表示部にエラー表示を行う。
また論理回路14が暴走した場合にも、論理回路2と論理回路14との通信が正常に行えなくなるため、上記と同様にアクチュエータ3及びアクチュエータ15への電力供給が遮断されて、エラーが表示される。
更に、発振回路1が停止した場合、或は論理回路2が暴走した場合には、前述の第2実施例のように、発振回路1が停止すると論理回路2の演算処理も停止する。これにより、コンデンサ4にパルス信号Pwenが供給されなくなってFET10はオフ状態となり、アクチュエータ3への電力供給が遮断される。
また論理回路2が暴走し、図6に示したフローチャートから外れた場合も、コンデンサ4に規定のパルス信号Pwenが供給されなくなるため、FET10はオフし、アクチュエータ3への電力供給が遮断される。
以上説明したように第3実施例によれば、発振回路の停止や断線など何らかの理由で、いずれかの論理回路へのクロック信号の供給が停止された場合、アクチュエータへの電力供給を断つことができ、アクチュエータの暴走を防ぐことができる。更に、いずれかの論理回路が暴走した場合も同様に、アクチュエータへの電力供給を遮断することができ、アクチュエータの暴走を防ぐことができる。
また、ウォッチドックタイマなどの計時手段を用いずに、アクチュエータの暴走を防ぐことができるため安価に構成できる。
なお、上述の実施例で説明した回路構成および装置構成は適宜変更が可能であり、本発明の範囲を限定するものではない。
以上、実施形態例を詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。
又本実施例では、各実施例をそれぞれ単独で説明したが、例えば第1実施例と第2実施例の構成を組み合わせて、クロック信号CLKと論理回路からのパルス信号Pwenのいずれかの出力が停止された場合に、電力供給を遮断するようにしても良い。
Claims (10)
- 所定周期のクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に電源から電力を供給させ、前記電圧信号の電圧値が所定値以下の場合に前記電源からの電力供給を停止させるスイッチング手段と、
を有することを特徴とする電源制御回路。 - 前記積分手段は、前記クロック信号の交流成分信号を抽出するACカップリング回路と積分回路とを含むことを特徴とする請求項1に記載の電源制御回路。
- 前記積分回路の時定数は、前記所定周期よりも長いことを特徴とする請求項2に記載の電源制御回路。
- 電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、所定周期のクロック信号を生成するクロック信号生成手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記クロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする画像形成装置。 - 電源と、画像形成に関連して駆動される駆動部と、前記駆動部の駆動を制御する制御手段と、前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記制御手段から供給されるクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする画像形成装置。 - 前記クロック信号は、前記制御手段における制御動作を実行させるためのクロック信号であることを特徴とする請求項4に記載の画像形成装置。
- 前記積分手段は、前記クロック信号の交流成分信号を抽出するACカップリング回路と積分回路とを含むことを特徴とする請求項4乃至6のいずれか1項に記載の画像形成装置。
- 前記積分回路の時定数は、前記クロック信号の周期よりも長いことを特徴とする請求項7に記載の画像形成装置。
- 前記駆動部は、ヒータ、モータ或はクラッチの少なくともいずれかを含むことを特徴とする請求項4乃至8のいずれか1項に記載の画像形成装置。
- 電源と、
画像形成に関連して駆動される複数の駆動部と、
前記複数の駆動部による駆動を制御する複数の制御手段と、
前記電源から前記駆動部へ電力を供給或は供給停止させる電源制御手段とを有する画像形成装置であって、
前記電源制御手段は、
前記複数の制御手段のいずれかから供給されるクロック信号の交流成分信号を積分して電圧信号を出力する積分手段と、
前記積分手段から出力される前記電圧信号の電圧値が所定値以上の場合に前記電源から前記駆動部へ電力を供給し、前記電圧信号の電圧値が所定値以下の場合に前記電源から前記駆動部への電力供給を停止させるスイッチング手段と、
を有することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003307186A JP2005078312A (ja) | 2003-08-29 | 2003-08-29 | 電源制御回路及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003307186A JP2005078312A (ja) | 2003-08-29 | 2003-08-29 | 電源制御回路及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005078312A true JP2005078312A (ja) | 2005-03-24 |
Family
ID=34410051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003307186A Withdrawn JP2005078312A (ja) | 2003-08-29 | 2003-08-29 | 電源制御回路及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005078312A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502611B2 (en) | 2019-06-14 | 2022-11-15 | Canon Kabushiki Kaisha | Switching circuit, power supply apparatus, and image forming apparatus |
-
2003
- 2003-08-29 JP JP2003307186A patent/JP2005078312A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11502611B2 (en) | 2019-06-14 | 2022-11-15 | Canon Kabushiki Kaisha | Switching circuit, power supply apparatus, and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011118487A1 (ja) | 情報処理装置及び電源制御回路 | |
US7263625B2 (en) | Power supply controller for changing in a predetermined temporal order a combination of voltages supplied to an information processor | |
JPH11184554A (ja) | クロック制御タイプ情報処理装置 | |
JP5231047B2 (ja) | 制御装置 | |
JP2009157371A (ja) | 液晶表示装置の駆動装置及びその駆動方法 | |
TWI226599B (en) | Driver of display device | |
JP5353762B2 (ja) | メモリ制御装置 | |
KR100247582B1 (ko) | 클럭 신호 제어 시스템 | |
JP2009296852A (ja) | 電源装置 | |
JP2005078312A (ja) | 電源制御回路及び画像形成装置 | |
US8982675B2 (en) | Power supply unit and electronic timepiece | |
KR20220012593A (ko) | 디스플레이 장치, 그 제어 방법 및 ic 칩 | |
JP4599912B2 (ja) | 液晶表示装置 | |
KR100460582B1 (ko) | 플라즈마디스플레이모듈 | |
JP2008217607A (ja) | 電源装置及びこれを有する機器 | |
JP5173215B2 (ja) | 光学機器 | |
JP5644153B2 (ja) | 情報処理装置及び電源制御回路 | |
JP5644152B2 (ja) | 情報処理装置 | |
US20060195714A1 (en) | Clock control device, microprocessor, electronic device, clock control method, and clock control program | |
JP4746592B2 (ja) | 複数の電源により動作するマイクロコンピュータ、及びマイクロコンピュータの起動方法 | |
JP2002186179A (ja) | 省電力モード対応装置 | |
JP2006048467A (ja) | 半導体集積回路 | |
JP2993318B2 (ja) | 時限切替形ウォッチドッグタイマ回路 | |
KR960042296A (ko) | 시스템의 전력소모를 줄이기 위한 전력 운영 방법 | |
JP5515942B2 (ja) | 情報処理装置及び電源制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |