JP5515942B2 - 情報処理装置及び電源制御回路 - Google Patents

情報処理装置及び電源制御回路 Download PDF

Info

Publication number
JP5515942B2
JP5515942B2 JP2010073229A JP2010073229A JP5515942B2 JP 5515942 B2 JP5515942 B2 JP 5515942B2 JP 2010073229 A JP2010073229 A JP 2010073229A JP 2010073229 A JP2010073229 A JP 2010073229A JP 5515942 B2 JP5515942 B2 JP 5515942B2
Authority
JP
Japan
Prior art keywords
information processing
power
processing apparatus
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010073229A
Other languages
English (en)
Other versions
JP2011204166A (ja
Inventor
高明 森村
大輔 川本
武志 遠藤
健 増田
忠超 呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010073229A priority Critical patent/JP5515942B2/ja
Priority to TW100108097A priority patent/TWI439852B/zh
Priority to RU2011147124/08A priority patent/RU2011147124A/ru
Priority to KR1020117027522A priority patent/KR20130002921A/ko
Priority to PCT/JP2011/056345 priority patent/WO2011118487A1/ja
Priority to EP11759293.1A priority patent/EP2472356B1/en
Priority to BRPI1105784A priority patent/BRPI1105784A2/pt
Priority to US13/263,756 priority patent/US8700942B2/en
Priority to CN201180002129.0A priority patent/CN102428424B/zh
Publication of JP2011204166A publication Critical patent/JP2011204166A/ja
Priority to US14/190,394 priority patent/US9261937B2/en
Application granted granted Critical
Publication of JP5515942B2 publication Critical patent/JP5515942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、情報処理装置及び電源制御回路に関する。
パーソナルコンピュータの消費電力低下を図るために様々な工夫がなされてきている。例えば特許文献1では、メインCPU部に対する電源の供給制御をより適切に行い、低消費電力化を図ることができるマイクロコンピュータシステムに関して記載されている。
二次電池を用いたバッテリによって駆動するノート型のパーソナルコンピュータにおいては、動作時間の長時間化のために特に消費電力を低下させる要求が高い。従来においては、バッテリで駆動している状態において、パーソナルコンピュータの状態が、通常時に比べて電力消費量が少ない休止状態やサスペンドしている状態、ハイバネートしている状態等(以下、これらの状態を総称して「待機状態」とも称する)にある場合には、EC(Embedded Controller)等の、最低限通電させておく必要があると思われる箇所に供給する電源(以下の説明ではオールウェイズ電源(ALW電源)と称する)をオフにしている。
このように、バッテリ駆動時にALW電源を適宜オフにすることにより、パーソナルコンピュータの状態が休止状態やサスペンド状態等にある場合の消費電力を抑え、バッテリ駆動時の駆動時間を長くすることができる。
特開2009−116851号公報
しかし、従来においては、パーソナルコンピュータの状態が待機状態にある場合においてAC(Alternating Current)アダプタを接続した状態では、このALW電源はオフから常時オンになり、ALW電源がオンになっていることにより、パーソナルコンピュータはバッテリのみで駆動している状態に比べて電力を余分に消費してしまうという問題があった。パーソナルコンピュータの状態が待機状態にある場合においてはなるべく電力の消費をゼロに近づけることが望ましいが、ALW電源がオンになるとEC等で電力が消費されてしまうので、ACアダプタを用いている場合であっても更なる電力消費の低減化が課題となっていた。
また、従来においては、ECを起動させる際に、起動要因(電源スイッチの押下等)を確実に取り込むため、遅延回路を通してから上記起動要因に基づく信号をECに供給している場合があった。しかし、起動要因の中には、異なるオペレーションによって異なる動作が行われる場合がある。例えば、電源スイッチは単に一度押下した場合にはパーソナルコンピュータを起動させることができるが、一定時間連続して押下(長押し)した場合にはパーソナルコンピュータを強制的にシャットダウンさせることができる。しかし、一度ECを起動させた後に、遅延時間がよっては、電源スイッチの連打が電源スイッチの長押しと誤認識されてしまう問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、外部からACアダプタ等により電力の供給を受けている場合であっても待機状態時における消費電力を低減化させる際に、誤動作を回避させることが可能な、新規かつ改良された情報処理装置及び電源制御回路を提供することにある。
上記課題を解決するために、本発明のある観点によれば、電力供給の制御を実行する電源制御部と、前記電源制御部の起動要因となる起動要因信号を所定時間遅延させる遅延部と、外部電源が接続されたことを検知すると、該検知に応じて一定時間のみ検知信号を発生させる検知信号発生部と、前記遅延部が出力する起動要因信号または前記検知信号発生部が発生させた検知信号に基づいて、前記電源制御部へ電力を供給すると共に、前記動作待機状態において前記接続から一定時間経過後に前記電源制御部への電力供給を停止する電力供給部と、を備え、前記電源制御部は、前記動作待機状態において前記電力供給部から電力が供給され、前記電源制御部が起動要因を確実に取り込めたと判断出来るタイミングに、前記遅延部の遅延時間を短縮させる信号を出力する、情報処理装置が提供される。
前記電源制御部は、電源の投入指示を表す信号を遅延させる前記遅延部に対して前記遅延部の遅延時間を短縮させるようにしてもよい。
前記電源制御部は、前記動作待機状態において前記電力供給部からの電力供給が途絶えると、前記遅延部の遅延時間を短縮させる信号の出力を停止するようにしてもよい。
前記外部電源の接続はACアダプタの挿入であってもよい。また、前記電源制御部によって制御されるのは、ALW電源のみならず、ACアダプタ等の外部電源を内部に入力するスイッチ回路であってもよい。
前記外部電源の接続はバッテリの接続であってもよい。
また、上記課題を解決するために、本発明の別の観点によれば、情報処理装置の電力消費を抑えて動作を待機する動作待機状態において、起動要因となる起動要因信号または外部電源の接続の検知に応じて一定時間のみ発生する検知信号に基づいて電力が供給され、前記動作待機状態において前記電力供給部から電力が供給されている際に、前記起動要因信号の遅延時間を短縮させる信号を出力し、前記動作待機状態において継続して駆動する必要が無ければ前記接続から一定時間経過後に電力の供給が停止される、電源制御回路が提供される。
以上説明したように本発明によれば、外部からACアダプタ等により電力の供給を受けている場合であっても待機状態時における消費電力を低減化させる際に、誤動作を回避させることが可能な、新規かつ改良された情報処理装置及び電源制御回路を提供することができる。
本発明の一実施形態にかかる情報処理装置100の構成を示す説明図である。 従来の情報処理装置の構成について示したものである。 図2に示した構成における信号の遷移をタイミングチャートで示す説明図である。 本発明の一実施形態にかかる情報処理装置100に含まれる、EC130への電力供給の制御構成を示す説明図である。 図4に示した構成における信号の遷移をタイミングチャートで示す説明図である。 EC130への電力供給の制御に関する別の構成例を示す説明図である。 ACアダプタスイッチ回路180の構成例を示す説明図である。 VDC_DETECTからVDC_DETECT_PULSEを生成するための具体的な回路の一例を示す説明図である。 ディレイ回路171aの具体的な回路の一例を示す説明図である。 ACアダプタスイッチ回路180の内部にてVDC_DETECT#とAC_OFF#によって制御するための具体的な回路の一例を示す説明図である。 本発明の一実施形態にかかる情報処理装置100の別の構成例を示す説明図である。 図11に示した情報処理装置100の動作例を示す流れ図である。 図11に示した情報処理装置100の動作例を示す流れ図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
<1.本発明の一実施形態>
[1−1.情報処理装置の構成]
[1−2.従来の構成及び動作]
[1−3.本実施形態の構成及び動作]
[1−4.具体的な回路例]
[1−5.タイマレジューム機能の実行]
<2.まとめ>
<1.本発明の一実施形態>
[1−1.情報処理装置の構成]
まず、本発明の一実施形態に係る情報処理装置100の構成について説明する。図1は、本発明の一実施形態にかかる情報処理装置100の構成を示す説明図である。図1に示した情報処理装置100は、例えばノート型のパーソナルコンピュータであり、バッテリまたはACアダプタを接続することで電力の供給を受けて動作する装置である。以下、図1を用いて本発明の一実施形態に係る情報処理装置100の構成について説明する。
図1に示したように、本発明の一実施形態に係る情報処理装置100は、CPU110と、チップセット120と、EC(Embedded Controller)130と、スイッチ140と、メモリ、LCD(Liquid Crystal Display:液晶表示装置)やHDD(Hard Disk Drive)その他の各種デバイス150と、バッテリ160と、を含んで構成される。
CPU110は、情報処理装置100全体の動作を制御するためのものであり、例えばコンピュータプログラムをメモリやHDD等から読み出して順次実行することで、LCDへの画像の表示を制御する。
チップセット120は、情報処理装置100の内部においてCPU110と各種デバイス150との間のデータの受け渡しを管理するチップである。チップセット120は例えばノースブリッジ、サウスブリッジと呼ばれる2つのチップセットで構成されていてもよく、単一のチップセットで構成されていてもよい。
チップセット120は、チップセット電源から電力の供給を受けて動作する。このチップセット電源からの電力の供給はスイッチSW2により制御される。スイッチSW2の開閉制御はEC130によって行われ、チップセット120に電力を供給する必要が無ければ、EC130はスイッチSW2をオフし、チップセット120への電力の供給を停止する。
EC130は、情報処理装置100の電力供給制御を実行するものであり、EC130は例えばLSI(Large Scale Integration Circuit)で構成されている。本実施形態では、EC130はALW電源から電力の供給を受けて動作する。そして図1では、ALW電源からの電力の供給はDC/DC変換器174により制御されるように模式的に図示している。DC/DC変換器174のオン/オフ制御は、ユーザによるスイッチ140の押下や、情報処理装置100へのACアダプタ(図示せず)の挿入・抜去やバッテリ160の着脱により行われる。EC130へのALW電源の供給制御については後に詳述する。
スイッチ140は、情報処理装置100の電源のオン・オフを行うためのスイッチや、所定のプログラムを情報処理装置100で起動させるためのスイッチ、ネットワークに接続して所定のウェブサイトを表示させるためのスイッチ等で構成される。本実施形態にかかる情報処理装置100は、例えばスイッチ140の押下によりDC/DC変換器174がオンとなり、EC130へALW電源が供給される。
各種デバイス150は、上述したようにメモリ、LCD、HDD等で構成され、チップセット120によってこれらデバイスに対する動作が制御される。
バッテリ160は情報処理装置100に着脱可能に設けられるものであり、EC130を介して情報処理装置100の各部に電力を供給することができる二次電池である。このバッテリ160は、ACアダプタ(図示せず)が情報処理装置100に接続されると充電が接続される。また情報処理装置100が待機状態にある場合にACアダプタが接続されており、容量が所定値よりも低下するとEC130の制御、またはバッテリ160の内部のマイクロコントローラの制御によって充電が行われる。
以上、図1を用いて本発明の一実施形態に係る情報処理装置100の構成について説明した。次に、本発明の一実施形態にかかる情報処理装置100の動作について説明する。
[1−2.従来の構成及び動作]
まず、本発明の一実施形態にかかる情報処理装置100の動作について説明する前に、従来の情報処理装置の構成及び動作について説明する。
従来においては、情報処理装置が待機状態にある場合においてACアダプタが情報処理装置に挿入されたときは、常にALW電源がオンになり、ECにAWL電源が供給されていた。従って、情報処理装置が待機状態にある場合でも、ACアダプタが挿入されていると、情報処理装置は一定の電力は消費されている状態にあった。
図2は、従来の情報処理装置の構成について示したものである。なお、図2では説明の便宜上、図1で使用した符号と同一の符号を付している箇所がある。
従来の情報処理装置は、図2に示したように、EC130と、ディレイ回路171a、171b、171cと、OR回路173と、DC/DC変換器174と、を含んで構成されている。
ディレイ回路171a、171b、171cは、スイッチ140の操作に基づく信号を所定の時間遅延させて出力し、EC130及びOR回路173に出力するものである。図2に示した従来の情報処理装置の構成では、ディレイ回路171aは、電源スイッチの押下に基づく信号「SW_PWR#」を所定の時間遅延させて出力する。ディレイ回路171bは、インターネットに接続してホームページを閲覧するためのボタンの押下に基づく信号「SW_WEB#」を所定の時間遅延させて出力する。ディレイ回路171cは、所定のアプリケーションを起動するためのボタンの押下に基づく信号「SW_ASSIST#」を所定の時間遅延させて出力する。なお、EC130が起動し、情報処理装置100を起動させた後に、ユーザがスイッチ140を押下した際に実行されるアプリケーションは、ユーザが自由に設定できるものであり、ここで示した例に限られないことは言うまでもない。
OR回路173は、ディレイ回路171a、171b、171cが出力する信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」及びACアダプタが接続されたことを検知する信号「AC_STS」の論理和を取って、DC/DC変換器174に出力するものである。
DC/DC変換器174は、入力電力(+VPWRSRCなど)を3.3[V]や5[V]の直流電力に変換して出力するものであり、ここでは、OR回路173の入力のいずれかがLOWからHIGHに変化すると、DC/DC変換器174は3.3[V]のALW電源(+3VALW)や5[V]のALW電源(+5VALW)を出力し、ALW電源が3.3[V]に達したらEC130へパワーグッド(PWRGDALW)信号を出力する。
EC130には、ディレイ回路171a、171b、171cが出力する信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」及びACアダプタが接続されたことを検知する信号「AC_STS」が入力される。EC130はこれらの信号の入力を受けて動作を開始することができる。また、EC130は3.3[V]のALW電源の供給を続けて欲しい場合、OR回路173に信号「ALW_ON_EC」を出力し、ALW電源の供給を継続するよう、DC/DC変換器174に通知する。
図2に示した構成の動作について説明する。図3は、図2に示した構成における信号の遷移をタイミングチャートで示す説明図である。
まず用語の説明を行う。図2に示した構成を含んだ情報処理装置は複数の状態を遷移しながら動作する。図3では、図2に示した構成を含んだ情報処理装置が以下の2つ(または3つ)の状態を遷移しながら動作する場合の信号の遷移を示している。
S0:情報処理装置が完全に動作している状態
S5:情報処理装置がOFFしている状態
(S4:情報処理装置がハイバネートしている状態)
S4状態とS5状態の違いは、S4状態は、情報処理装置の現在の状態をハードディスク等に待避させ、電源をオフした状態と似た状態ではあるが、ある時刻になると起動するために必要な一部の電源はオンにした状態にして電力を極力使わない省電力モードで動作するのに対し、S5状態は、電源を完全にオフにする点である。従って、省電力効果としてはS5状態の方が高くなる。
図3に示したタイミングチャートは、情報処理装置にバッテリのみが接続されており、ACアダプタが接続されていない状態において、情報処理装置の状態がS5状態にある場合が起点になっている。ここで時刻t1の時点で情報処理装置のユーザがスイッチを押下して、情報処理装置の電源を入れると、情報処理装置はS5状態からS0状態に遷移する。そして、スイッチの押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が変化する。
時刻t1の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が変化すると、その信号の入力を受けたDC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を開始する。なお、DC/DC変換器174のスタートアップ時間が、数百μS〜数ms単位で存在するので、DC/DC変換器174が信号の入力を受けてから実際にALW電源の出力を開始するまでは若干のタイムラグが生じる。
時刻t2でDC/DC変換器174の出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化して出力する。その後、時刻t3の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。
DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t4でALW_ON_EC信号をLOWからHIGHに変化して出力する。そして時刻t5において、「SW_***_D」がHIGHからLOWに変化すると共に、「SW_***#_EC」がLOWからHIGHに変化する。
その後、例えば情報処理装置のユーザの操作によって、時刻t6の時点で情報処理装置の状態がS0状態からS5状態またはS4状態に変化すると、EC130は、ALW_ON_EC信号をHIGHからLOWに変化させる。DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を停止すると共に、EC130へパワーグッド(PWRGDALW)信号をHIGHからLOWに変化して出力する。ここでEC130が電力を消費しなくなり、情報処理装置の消費電力が著しく低下した状態となる。
情報処理装置の状態がS5状態(またはS4状態)にある場合に、時刻t7の時点で情報処理装置にACアダプタが挿入されると、ACアダプタの接続状態を表す信号「AC_STS」がLOWからHIGHに変化する。OR回路173を介してAC_STSを受けたDC/DC変換器174は、3.3[V]のALW電源(+3VALW)の出力を開始する。時刻t8でDC/DC変換器174が出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化して出力する。
DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t9でALW_ON_EC信号をLOWからHIGHに変化して出力する。これにより、情報処理装置の状態がS5状態のままでEC130にALW電源が供給され、EC130はALW電源によって動作する。
その後、情報処理装置の状態がS5状態のままであり、情報処理装置にACアダプタが挿入されている状態において、時刻t10で情報処理装置のユーザがスイッチを押下して、情報処理装置の電源を入れると、情報処理装置はS5状態からS0状態に遷移する。そして、スイッチの押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態がHIGHからLOWに変化し、その後、時刻t11の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。そして時刻t12において、「SW_***_D」がHIGHからLOWに変化すると共に、「SW_***#_EC」がLOWからHIGHに変化する。
そして、情報処理装置の状態がS0状態のままであり、情報処理装置にACアダプタが挿入されている状態において、時刻t13で情報処理装置からACアダプタを抜去すると、ACアダプタの接続状態を表す信号「AC_STS」がHIGHからLOWに変化する。
従来においてはこのようにDC/DC変換器174からのALW電源の出力を制御しており、情報処理装置の状態がS5状態(またはS4状態)になった場合にALW電源をオフにすることでEC130の電力消費を抑えていた。しかし、情報処理装置の状態がS5状態(またはS4状態)となっている場合にACアダプタが挿入されると、ALW電源及びACアダプタスイッチ回路が常時オンのままになり、S5状態(またはS4状態)であってもEC130及びACアダプタスイッチ回路が一定の電力を消費してしまうという問題があった。
そこで本実施形態に係る情報処理装置100は、情報処理装置の状態がS5状態(またはS4状態)となっている場合にACアダプタが挿入されると、ACアダプタの接続状態を表す信号から一定時間だけ状態が変化するパルスを生成し、そのパルスに基づいてALW電源及びACアダプタスイッチ回路のオン・オフをコントロールする。これにより、情報処理装置100の状態がS5状態(またはS4状態)となっている場合にACアダプタが挿入されても、動作の必要が無ければ(例えばバッテリ160への充電の必要が無ければ)、EC130及びACアダプタスイッチ回路の電力消費を抑えることが可能になる。
[1−3.本実施形態の構成及び動作]
図4は、本発明の一実施形態にかかる情報処理装置100に含まれる、EC130への電力供給の制御に関する構成を示す説明図である。
図4に示した構成は、図2に示した構成と比べて、ACアダプタの接続状態を表す信号「VDC_DETECT#」から、一定時間だけ状態が変化するパルスを生成するパルス生成回路172a、及びバッテリの接続状態を表す信号「BATT_PRS#」から、同じく一定時間だけ状態が変化するパルスを生成するパルス生成回路172bが追加されている。
本実施形態では、パルス生成回路172a、172bは、通常時にはLOW状態を維持している。そしてACアダプタが情報処理装置100に挿入されたり、バッテリ160が情報処理装置100に接続されたりした場合には、一定時間だけHIGH状態となるパルスを生成する。このパルスをDC/DC変換器174で受け取ることで、DC/DC変換器174は、このパルスの印加を受けて、所定の時間だけALW電源をオンにすることができる。
図5は、図4に示した構成における信号の遷移をタイミングチャートで示す説明図である。図5は、図4に示した構成を含んだ情報処理装置100が、S0状態とS5状態との間を遷移しながら動作する場合の信号の遷移を示している。
図5に示したタイミングチャートは、図3に示したタイミングチャートと同様に、情報処理装置100にバッテリ160のみが接続されており、ACアダプタが接続されていない状態において、情報処理装置100の状態がS5状態にある場合が起点になっている。ここで時刻t1の時点で情報処理装置100のユーザがスイッチを押下して、情報処理装置100の電源を入れると、情報処理装置100はS5状態からS0状態に遷移する。そして、スイッチの押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が変化する。
時刻t1の時点で信号「SW_PWR#」、信号「SW_WEB#」、信号「SW_ASSIST#」のいずれかの状態が変化すると、その信号の入力を受けたDC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を開始する。なお、DC/DC変換器174のスタートアップ時間が、数百μS〜数ms単位で存在するので、DC/DC変換器174が信号の入力を受けてから実際にALW電源の出力を開始するまでは若干のタイムラグが生じる。
時刻t2でDC/DC変換器174の出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化させて出力する。その後、時刻t3の時点で信号「SW_PWR#」、信号「SW_WEB#」、信号「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。
DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t4で信号「ALW_ON_EC」をLOWからHIGHに変化させて出力する。そして時刻t5において、信号「SW_***_D」がHIGHからLOWに変化すると共に、信号「SW_***#_EC」がLOWからHIGHに変化する。
その後、例えば情報処理装置のユーザの操作によって、時刻t6の時点で情報処理装置100の状態がS0状態からS5またはS4状態に変化すると、EC130は、ALW_ON_EC信号をHIGHからLOWに変化させる。DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を停止すると共に、EC130へパワーグッド(PWRGDALW)信号をHIGHからLOWに変化して出力する。ここでEC130が電力を消費しなくなり、情報処理装置100の消費電力が著しく低下した状態となる。
情報処理装置100の状態がS5状態(またはS4状態)にある場合に、時刻t7の時点で情報処理装置100にACアダプタが挿入されると、ACアダプタの接続状態を表す信号「VDC_DETECT」がLOWからHIGHに変化する。そして、この「VDC_DETECT」からパルス生成回路172aで生成される「VDC_DETECT_PULSE」もLOWからHIGHに変化する。
なお、情報処理装置100にACアダプタが挿入されている状態において、バッテリ160が接続された場合には、バッテリ160の接続状態を表す信号「BATT_PRS」からパルス生成回路172bで生成される「BATT_PRS_PULSE」がLOWからHIGHに変化する。
「VDC_DETECT_PULSE」(または「BATT_PRS_PULSE」)がLOWからHIGHになったことを受けて、DC/DC変換器174は、3.3[V]のALW電源(+3VALW)の出力を開始する。時刻t8でDC/DC変換器174が出力するALW電源が3.3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化して出力する。
DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t9で信号「ALW_ON_EC」をLOWからHIGHに変化させて出力する。これにより、情報処理装置100の状態がS5状態(またはS4状態)のままで、EC130にDC/DC変換器174からALW電源が供給され、EC130はALW電源によって動作する。
その後、時刻t10になり、信号「VDC_DETECT_PULSE」(または信号「BATT_PRS_PULSE」)がLOWからHIGHになってから所定の時間が経過すると、パルス生成回路172aは信号「VDC_DETECT_PULSE」(または信号「BATT_PRS_PULSE」)をHIGHからLOWに変化させて出力する。
そして、信号「VDC_DETECT_PULSE」(または信号「BATT_PRS_PULSE」)がLOWに変化してからある時間(例えば数百[mS])経過して時刻t11にて、EC130が何らかの処理、例えばバッテリ160への充電処理を実行する必要が無いと判断した場合、EC130は、ALW_ON_EC信号をHIGHからLOWに変化させる。DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を停止すると共に、EC130へパワーグッド(PWRGDALW)信号をHIGHからLOWに変化して出力する。ここでEC130が電力を消費しなくなり、情報処理装置100の消費電力が著しく低下した状態となる。
そして、時刻t12になると、DC/DC変換器174からの3.3[V]のALW電源(+3VALW)の出力が完全に停止した状態となる。
その後、情報処理装置100の状態がS5状態またはS4状態のままであり、情報処理装置100にACアダプタが挿入されている状態において、時刻t13で情報処理装置100のユーザがスイッチ140を押下して、情報処理装置100の電源を入れると、情報処理装置100はS5状態またはS4状態からS0状態に遷移する。この時点では、DC/DC変換器174から供給されるALW電源はオフになっているので、スイッチ140の押下を受け、DC/DC変換器174は3.3[V]のALW電源(+3VALW)の出力を開始する。
そして、スイッチ140の押下に基づいて信号「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態がHIGHからLOWに変化し、その後、時刻t15の時点で「SW_PWR#」、「SW_WEB#」、「SW_ASSIST#」のいずれかの状態が元のHIGH状態に戻る。そして時刻t17において、「SW_***_D」がHIGHからLOWに変化すると共に、「SW_***#_EC」がLOWからHIGHに変化する。
時刻t14でDC/DC変換器174が出力するALW電源が3[V]に達すると、DC/DC変換器174はEC130へパワーグッド(PWRGDALW)信号をLOWからHIGHに変化させて出力する。
DC/DC変換器174からHIGH状態のパワーグッド信号を受けたEC130は、時刻t16でALW_ON_EC信号をLOWからHIGHに変化して出力する。このようにALW電源をEC130に供給することで、待機状態からの復帰が可能となる。
そして、情報処理装置100の状態がS0状態のままであり、情報処理装置にACアダプタが挿入されている状態において、時刻t18で情報処理装置からACアダプタを抜去すると、ACアダプタの接続状態を表す信号「AC_STS」がHIGHからLOWに変化する。
以上、図5を用いて図4に示した構成を含んだ情報処理装置100が、S0状態とS5状態(またはS4状態)との間を遷移しながら動作する場合の信号の遷移について説明した。このように、情報処理装置100の状態がS5(またはS4)状態の際にACアダプタが挿入された場合に、一定時間だけHIGH状態になるパルスを生成してDC/DC変換器174に出力することで、パルスの状態の変化に応じてDC/DC変換器174からALW電源を出力することができ、所定の時間だけALW電源をオンにして、再びALW電源をオフにすることができる。これにより、情報処理装置100の状態が待機状態にある場合において、ACアダプタが挿入されたときの消費電力を低減させることが可能となる。
なお、上述した本発明の一実施形態に係る情報処理装置100の動作は、ハードウェアによって実行されるように説明したが、本発明においては、上述の一連の動作はソフトウェアによって実行されるようにしてもよい。
上述したように本発明の一実施形態に係る情報処理装置100は、ALW電源の供給を受けて起動するEC130の起動時に、起動要因(例えば、スイッチ140の押下、ACアダプタの挿入、バッテリ160の接続)を確実に取り込むために、ディレイ回路171a、171b、171cが設けられている。
しかし、これら起動要因の中には、挙動の違いによって動作が異なるものが存在する。最も顕著なものが電源スイッチである。電源スイッチは、単に押下した場合は情報処理装置100を起動させるが、一定時間連続して押下した場合は情報処理装置100を強制的にシャットダウンさせる。
このため、EC130が一旦立ち上がると、ディレイ回路171aが同じ遅延時間を有していてはEC130が誤動作する可能性がある。一例を挙げれば、ユーザが電源スイッチを連打した場合に、遅延時間を長くしているとEC130がこの電源スイッチの連打を電源スイッチの長押しと認識してしまい、強制的に情報処理装置100をシャットダウンするおそれがある。
従って、EC130が一旦立ち上がった状態では、このような誤動作を回避させるために、ディレイ回路171aの遅延時間を短縮させることが望ましい。ディレイ回路171aの遅延時間を短縮させることで、EC130が立ち上がった後に上述したような誤動作が行われることを回避させることができる。
図6は、本発明の一実施形態にかかる情報処理装置100に含まれる、EC130への電力供給の制御に関する別の構成例を示す説明図である。
図6では、図4に示したEC130及びOR回路173が、1つのチップ170でまとめた状態で図示されている。そして、図6では、パルス生成回路172a、172bで生成したパルスをOR回路175に出力している様子が図示されている。これにより、ACアダプタの挿入またはバッテリ160の接続のいずれかがあった場合に、一定時間だけHIGHになるパルスをOR回路173に出力する。なお、図6に示した「BOOT_MODE#」は、例えば情報処理装置100の製造時に、EC130へファームウェアを書き込む際に用いる信号であり、
図6に示したEC130は、DC/DC変換器174からALW電源の供給を受けて起動すると、EC130が起動していることを示す信号「SUS_ON_EC」をディレイ回路171aに出力する。SUS_ON_ECを受けたディレイ回路171aは、EC130が起動したことを受けて遅延時間を短くする。そして、DC/DC変換器174から供給されるALW電源がオフになってEC130が動作を停止すると、SUS_ON_ECの出力を停止する。SUS_ON_ECが入力されなくなったディレイ回路171aは遅延時間を元に戻す。これによりEC130が起動しているか否かに応じて、その起動状態を表す信号をEC130からディレイ回路171aに出力することで、ディレイ回路171aの遅延時間を変化させることができる。
図7は、ACアダプタからの電力供給を制御するACアダプタスイッチ回路180の構成を示す説明図である。ACアダプタスイッチ回路180は、従来は正常なACアダプタが挿入されていれば、信号「VDC_DETECT#」の供給を受けてオンとなり、+VDC_INの供給を受けて「+VPWRSRC」を出力するものである。ここで「+VPWRSRC」とは、情報処理装置100のメインとなる回路及びメインとなる回路に供給するDC/DC変換器174の入力となる電源である。
本実施形態では、正常なACアダプタが挿入されていても、EC130(及び電源を制御する電源制御回路)がACアダプタスイッチ回路180をオンしないようにできる。本実施形態では、ACアダプタスイッチ回路180をオンしないための信号を「AC_OFF#」と規定する。従って、本実施形態に係るACアダプタスイッチ回路180は、ACアダプタの挿入が検出されたことを示す(正常電圧が入力されているかを示す)信号「VDC_DETECT#」の後に「AC_OFF#」にてキャンセルする構成を有している。
ALW電源をオフにし、かつACアダプタスイッチ回路180をオフにした場合の情報処理装置100の理論上の消費電力は、ACアダプタスイッチ回路180の漏れ電力、ACアダプタスイッチ回路180よりACアダプタ側から電力供給を受ける回路(本実施例の電源制御回路、EC130のタイマ用電源の消費電力を含む)の消費電力、の合算値となる。
[1−4.具体的な回路例]
次に、上述の処理を実行する各回路の具体的な回路の一例を示す。図8は、信号「VDC_DETECT#」から信号「VDC_DETECT_PULSE」を、または信号「BATT_PRS#」から信号「BATT_DETECT_PULSE#」を生成するためのパルス生成回路172a、172bの具体的な回路の一例を示す説明図である。図8に示した回路は、信号「VDC_DETECT#」または信号「BATT_DETECT_PULSE#」の検出により、一定時間HIGH状態になるパルスを生成して出力する回路の一例である。
パルス生成回路172a、172bを、例えば図8に示したような回路で実装することで、ACアダプタやバッテリ160が情報処理装置100に装着されてから一定時間だけHIGHとなるパルスを生成することができる。もちろん、図8に示した回路はパルス生成回路172a、172bを実装する際の一例であり、パルス生成回路172a、172bは図8に示した回路構成に限られないことは言うまでもない。
図9は、ディレイ回路171aの具体的な回路の一例を示す説明図である。図9に示した回路構成により、ディレイ回路171aは信号「SUS_ON_EC」の状態によって遅延時間を変化させることができる。もちろん、ディレイ回路171aの具体的な回路構成は、図9に示したものに限られないことは言うまでもなく、信号「SUS_ON_EC」の印加によって遅延時間を可変できるものであればよい。
図10は、ACアダプタスイッチ回路180の内部でのVDC_DETECT#の出力を制御するための具体的な回路の一例を示す説明図である。図10に示したようにACアダプタスイッチ回路180を構成することで、信号「VDC_DETECT#」がHIGHになっても信号「AC_OFF#」がHIGHにならない限りACアダプタスイッチ回路180をオンさせないようにすることができる。
上述の様に、情報処理装置100が待機状態にある場合においてACアダプタが情報処理装置100に挿入されると、一定時間だけALW電源をオンにしてEC130を動作させ、その後ALW電源およびACアダプタスイッチ回路180をオフにすることでEC130の動作を止め、消費電力を低減させることができる。
[1−5.タイマレジューム機能の実行]
情報処理装置100には、予め指定された時間になると決められた処理を実行する機能が組み込まれている場合がある。例えば、情報処理装置100にテレビジョン放送を受信するチューナが内蔵されて予約された時間に指定されたチャンネルのテレビジョン放送の録画処理を実行したり、また、自然放電されるバッテリの容量維持のために、一定時間ごとにバッテリの充電を実行する機能(メンテナンスチャージ機能)を実行したりする場合である。このような場合、チップセット120の内蔵タイマを用いるより、EC130に内蔵されたタイマ(またはEC130から制御可能なタイマ)を用いることで、情報処理装置100の電力消費を抑えたまま、上述のような機能を実行することができる。
図11は、本発明の一実施形態にかかる情報処理装置100の別の構成例を示す説明図である。以下、図11を用いて本発明の一実施形態にかかる情報処理装置100の別の構成例について説明する。
図11に示した情報処理装置100は、図1に示した情報処理装置100と比べると、CPU110にBIOS112及び録画処理部114が含まれており、チップセット120にRTC(Real Time Clock)122が含まれており、EC130にはファームウェア132が含まれている点が異なっている。また、図1に示した情報処理装置100から、チップセット120からの制御により動作する番組録画部210と、EC130から制御されるアラームタイマ220と、が追加されている。
番組録画部210は、テレビジョン放送を受信するチューナ、受信したテレビジョン放送を記録するHDD等で構成される。番組録画部210はユーザに指定された時間、チャンネルの放送を録画してHDDに記録する機能を有している。
アラームタイマ220は、EC130の制御により動作可能に構成されたタイマであり、予め定められた時刻になるとALW電源をオンさせるための信号をDC/DC変換器174に出力するものである。
以上、図11を用いて本発明の一実施形態にかかる情報処理装置100の別の構成例について説明した。次に、かかる構成を有する情報処理装置100の動作例について説明する。
図12は、図11に示した情報処理装置100の動作例を示す流れ図である。図12に示した流れ図は、ユーザにより番組の録画予約が行われた場合の動作例を示したものである。以下、図12を用いて図11に示した情報処理装置100の動作例について説明する。
まず、ユーザにより録画予約が行われると、録画処理部114はRTC122に対して予約録画のアラーム設定を実行する(ステップS101)。
録画処理部114がRTC122へアラーム設定を実行すると、BIOS112はRTC112に設定された時刻(RTCアラーム時刻)を取得する(ステップS102)。
RTC112に設定されたRTCアラーム時刻を取得したBIOS112は、EC130のファームウェア132に、そのRTCアラーム時刻を通知する(ステップS103)。
RTCアラーム時刻を取得したファームウェア132は、アラームタイマ220にそのRTCアラーム時刻を設定するが、バッテリ160へのメンテナンスチャージを実行する時刻の方が早ければ、ファームウェア132はその時刻をアラームタイマ220に設定する(ステップS104)。
このように、EC130からアラームタイマ220に、録画開始時刻やメンテナンスチャージ実行時刻の情報を通知することで、EC130がALW電源の供給を受けておらず、動作していない状態であっても、アラームタイマ220は指定された時刻が来たらALW電源の供給を開始するための信号を出力することができる。
図13は、図11に示した情報処理装置100の動作例を示す流れ図である。図12に示した流れ図は、ACアダプタが情報処理装置100に挿入され、情報処理装置100の状態がS5状態(またはS4状態)であり、ALW電源がEC130に供給されていない状態において、EC130によりアラームタイマ220に指定された時刻が到達した場合の動作例を示したものである。以下、図13を用いて図11に示した情報処理装置100の動作例について説明する。
ACアダプタが情報処理装置100に挿入され、情報処理装置100の状態がS5状態(またはS4状態)であり、ALW電源がEC130に供給されていない状態において、EC130によってアラームタイマ220に指定された時刻が到達すると、アラームタイマ220は時刻がしたことを知らせるためのアラームを通知する(ステップS111)。なお、情報処理装置100で予約録画を実行する際には、指定された録画開始時刻から正確に録画を開始するために、アラームタイマ220は録画開始時刻の少し前にアラームを通知することが望ましい。
アラームタイマ220からアラームが通知されると、模式的には図11のDC/DC変換器174がオンになりALW電源がオンとなる(ステップS112)。
ALW電源の供給を受けて起動したEC130は、チップセット電源をオンにするための信号を出力する(ステップS113)。チップセット電源がオンになり、電源の供給を受けたチップセット120は、録画予約された番組の録画処理や、バッテリ160のメンテナンスチャージ処理を開始させる。録画処理を開始する際には、情報処理装置100の内部状態はS5状態(またはS4状態)から変化する。なお、EC130からのチップセット電源をオンにするための信号は、指定時刻において実行する処理がバッテリ160のメンテナンスチャージ処理であれば、EC130から出力されないようにしてもよい。
このように、アラームタイマ220はEC130から指定された時刻になると、ALW電源をオンにするための信号を出力し、DC/DC変換器174からALW電源がEC130に供給されるように構成することで、情報処理装置100にACアダプタが挿入されている状態でALW電源がオフになっている場合であっても、指定された時刻になるとALW電源を自動的にオンさせてEC130を起動させることができる。
ここで、チップセット120のRTCでは無く、チップセット120よりも消費電力の少ないアラームタイマ220を用いることで、待機状態での電力消費を抑えることが可能となる。
なお、本実施形態ではEC130とは別の、EC130から制御可能なアラームタイマ220を用いる構成としたが、本発明はかかる例に限定されない。例えば、アラームタイマ220はEC130の内部に組み込まれ、ALW電源がオフとなりEC130が起動していない場合であっても動作可能なように構成していてもよい。
<2.まとめ>
以上説明したように本発明の一実施形態によれば、情報処理装置100が待機状態にある場合にACアダプタが挿入されると、挿入時から一定時間だけHIGHとなるパルスをDC/DC変換器174およびACアダプタスイッチ回路に出力する。DC/DC変換器174は、そのパルスの入力を受けてALW電源をオンしてEC130に出力し、EC130がALW電源をオンに維持する必要が無いと判断すれば、ALW電源をオフにし、同時にACアダプタスイッチ回路もオフする。
このようにALW電源及びACアダプタスイッチ回路のオン・オフを制御することで、情報処理装置100が待機状態にある場合にACアダプタが挿入されても、電力消費を抑えることが可能となる。
また、本発明の一実施形態によれば、ALW電源がオンとなり、EC130が起動した後は、EC130の起動要因を取り込むためのディレイ回路の遅延時間を短くするように制御する。このようにディレイ回路の遅延時間を短くすることで、ユーザによる電源ボタンの連打が電源ボタンの長押しと誤認識されることを防ぐことができる。
また、本発明の一実施形態に係る情報処理装置100は、指定された時刻になると所定の処理を実行する場合において、チップセット120よりも消費電力が少ないEC130から制御可能なタイマを用いてALW電源をオンにする。これにより本発明の一実施形態に係る情報処理装置100は、ALW電源がオフとなり、EC130が起動していない状態から、指定された時刻になると所定の処理を実行することができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
本発明は、情報処理装置及び電源制御回路に適用可能であり、特に外部からACアダプタ等により電力の供給を受けている場合に、待機状態時における消費電力を低減させる情報処理装置及び電源制御回路に適用可能である。
100 情報処理装置
110 CPU
112 BIOS
114 録画処理部
120 チップセット
122 RTC
130 EC
132 ファームウェア
140 スイッチ
150 各種デバイス
160 バッテリ
171a、171b、171c ディレイ回路
172a、172b パルス生成回路
173、175 OR回路
174 DC/DC変換器
180 ACアダプタスイッチ回路
210 番組録画部
220 アラームタイマ

Claims (6)

  1. 電力供給の制御を実行する電源制御部と、
    前記電源制御部の起動要因となる起動要因信号を所定時間遅延させる遅延部と、
    電力消費を抑えて動作を待機する動作待機状態において外部電源が接続されたことを検知すると、該検知に応じて一定時間のみ検知信号を発生させる検知信号発生部と、
    前記遅延部が出力する起動要因信号または前記検知信号発生部が発生させた検知信号に基づいて、前記電源制御部へ電力を供給すると共に、前記動作待機状態において前記接続から一定時間経過後に前記電源制御部への電力供給を停止する電力供給部と、
    を備え、
    前記電源制御部は、前記動作待機状態において前記電力供給部から電力が供給された際に、前記遅延部の遅延時間を短縮させる信号を出力する、情報処理装置。
  2. 前記電源制御部は、電源の投入指示を表す信号を遅延させる前記遅延部に対して前記遅延部の遅延時間を短縮させる、請求項1に記載の情報処理装置。
  3. 前記電源制御部は、前記動作待機状態において前記電力供給部からの電力供給が途絶えると、前記遅延部の遅延時間を短縮させる信号の出力を停止する、請求項1に記載の情報処理装置。
  4. 前記外部電源の接続はACアダプタの挿入である、請求項1に記載の情報処理装置。
  5. 前記外部電源の接続はバッテリの接続である、請求項1に記載の情報処理装置。
  6. 情報処理装置の電力消費を抑えて動作を待機する動作待機状態において、起動要因となる起動要因信号または外部電源の接続の検知に応じて一定時間のみ発生する検知信号に基づいて電力が供給され、前記動作待機状態において前記電力供給部から電力が供給されている際に、前記起動要因信号の遅延時間を短縮させる信号を出力し、前記動作待機状態において継続して駆動する必要が無ければ前記接続から一定時間経過後に電力の供給が停止される、電源制御回路。

JP2010073229A 2010-03-26 2010-03-26 情報処理装置及び電源制御回路 Active JP5515942B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2010073229A JP5515942B2 (ja) 2010-03-26 2010-03-26 情報処理装置及び電源制御回路
TW100108097A TWI439852B (zh) 2010-03-26 2011-03-10 Information processing device and power control circuit
KR1020117027522A KR20130002921A (ko) 2010-03-26 2011-03-17 정보 처리 장치 및 전원 제어 회로
PCT/JP2011/056345 WO2011118487A1 (ja) 2010-03-26 2011-03-17 情報処理装置及び電源制御回路
EP11759293.1A EP2472356B1 (en) 2010-03-26 2011-03-17 Information processing device and power supply control circuit
BRPI1105784A BRPI1105784A2 (pt) 2010-03-26 2011-03-17 aparelho de processamento de informação, e, circuito de controle de alimentação de potência
RU2011147124/08A RU2011147124A (ru) 2010-03-26 2011-03-17 Устройство обработки информации и схема управления подачей питания
US13/263,756 US8700942B2 (en) 2010-03-26 2011-03-17 Information processing apparatus and power supply control circuit
CN201180002129.0A CN102428424B (zh) 2010-03-26 2011-03-17 信息处理装置和电源控制电路
US14/190,394 US9261937B2 (en) 2010-03-26 2014-02-26 Information processing apparatus and power supply control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010073229A JP5515942B2 (ja) 2010-03-26 2010-03-26 情報処理装置及び電源制御回路

Publications (2)

Publication Number Publication Date
JP2011204166A JP2011204166A (ja) 2011-10-13
JP5515942B2 true JP5515942B2 (ja) 2014-06-11

Family

ID=44880716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010073229A Active JP5515942B2 (ja) 2010-03-26 2010-03-26 情報処理装置及び電源制御回路

Country Status (1)

Country Link
JP (1) JP5515942B2 (ja)

Also Published As

Publication number Publication date
JP2011204166A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
WO2011118487A1 (ja) 情報処理装置及び電源制御回路
US6308279B1 (en) Method and apparatus for power mode transition in a multi-thread processor
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
KR100958044B1 (ko) Cpu 파워 다운 방법 및 그 장치
US7617407B2 (en) Method and system for power consumption management, and corresponding computer program product
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
JP2004152304A (ja) Ac電源障害の場合にスタンバイ状態にあるパーソナルコンピュータの状態データを保持するためのシステムおよび方法
JP2013533562A (ja) 実時間時計をプログラムするコンピュータ・システム、方法およびコンピュータ・プログラム・プロダクト
TWI417710B (zh) 可節省待機/關機狀態之功率消耗的電腦系統及其相關方法
JP2007073026A (ja) スタンバイモードからコンピュータにより迅速にマルチメディア再生を執行する方法
JPH096465A (ja) 情報処理装置及びその制御方法
EP2843502B1 (en) Information processing device, information processing method, and program
TW200842562A (en) Method for judging a rebooting action of a computer system and related computer system
US8423802B2 (en) Power scaling module and power scaling unit of an electronic system having a function unit in a standby state which is insensitive to change in frequency or voltage during synchronization
JP5281625B2 (ja) コンピュータのリセット方法およびコンピュータ
US9672048B2 (en) Electronic device and method for waking up operating system thereof
JP5644153B2 (ja) 情報処理装置及び電源制御回路
JP5644152B2 (ja) 情報処理装置
JP5515942B2 (ja) 情報処理装置及び電源制御回路
WO2012126345A1 (zh) 计算机的启动方法、启动装置、状态转换方法和状态转换装置
JP2013232083A (ja) 情報処理装置、情報処理方法及びプログラム
TWI386816B (zh) System with automatic switch machine scheduling and automatic switching machine scheduling control method
JP5531522B2 (ja) 画像形成装置、データの保存方法
JP2013254512A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R151 Written notification of patent or utility model registration

Ref document number: 5515942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250