JPH03501670A - Silicon carbide MOSFET - Google Patents
Silicon carbide MOSFETInfo
- Publication number
- JPH03501670A JPH03501670A JP63509172A JP50917288A JPH03501670A JP H03501670 A JPH03501670 A JP H03501670A JP 63509172 A JP63509172 A JP 63509172A JP 50917288 A JP50917288 A JP 50917288A JP H03501670 A JPH03501670 A JP H03501670A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- drain
- source
- doped
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 167
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 158
- 239000004065 semiconductor Substances 0.000 claims description 105
- 230000005669 field effect Effects 0.000 claims description 79
- 238000000034 method Methods 0.000 claims description 73
- 239000010410 layer Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 46
- 229910044991 metal oxide Inorganic materials 0.000 claims description 40
- 150000004706 metal oxides Chemical class 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000002344 surface layer Substances 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000005855 radiation Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 229910021431 alpha silicon carbide Inorganic materials 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims 2
- 238000003763 carbonization Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000011148 porous material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 24
- 239000013078 crystal Substances 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 240000001492 Carallia brachiata Species 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 208000032750 Device leakage Diseases 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 炭化珪素製ＭＯ３ＦＥＴ 発明の分野 本発明は、金属酸化物半導体電界効果トランジスター（ＭＯＳＦＥＴ ’）、特 に炭化珪素製金属酸化物半導体電界効果トランジスターに関する。[Detailed description of the invention] Silicon carbide MO3FET field of invention The present invention relates to a metal oxide semiconductor field effect transistor (MOSFET), particularly a metal oxide semiconductor field effect transistor (MOSFET). The present invention relates to a metal oxide semiconductor field effect transistor made of silicon carbide.
発明の背景 半導体を電気的利用に使用する面での発展は、回路と電気部品の創作において特 別の適用分野を有する種々の装置を生み出した。装置の１個の型は、その３個の 主要部品の名前を取って命名された金属酸化物半導体電界効果トランジスター（ ＭＯＳＦＥＴ）として既知である。より広い意味では、そのような装置は、金属 絶縁膜半導体電界効果トランジスター（ＭＩＳＦＥＴ）と呼称できるが、大抵の 場合絶縁層として酸化物を使用するので、この出願明細書の全体を通して主とし て酸化物指定を使用する。しかし、他の絶縁材料を適宜使用し、それに言及する こともある。Background of the invention Advances in the use of semiconductors for electrical applications are particularly important in the creation of circuits and electrical components. Various devices have been created that have different fields of application. One type of device has three Metal-oxide-semiconductor field-effect transistors named after their main components ( MOSFET). In a broader sense, such devices are metal It can be called an insulating film semiconductor field effect transistor (MISFET), but most Since an oxide is used as an insulating layer, the main focus throughout this application is and use the oxide designation. However, use and mention other insulating materials accordingly Sometimes.
電界効果トランジスターは、多少接合トランジスターとは異なる。２個のｐ−ｎ 接合部を相互に近接して位置させ、ベースとして知られる半導体材料の小さな部 分を共有する場合に、接合トランジスターが形成される。尚、接合トランジスタ ーは、歴史的には最初に開発されたトランジスターである。接合トランジスター は、一方の接合部（コレクター）に隣接する半導体材料の部分からベースを経由 して他方の接合部（エミッター）に隣接する半導体部分に入りかつ出る電流を、 ベースに印加された電圧を制御することにより制御する。Field effect transistors are somewhat different from junction transistors. 2 p-n The junctions are located close to each other and a small portion of semiconductor material known as the base When the components are shared, a junction transistor is formed. In addition, junction transistor - was historically the first transistor to be developed. junction transistor from the part of the semiconductor material adjacent to one junction (collector) through the base and the current entering and exiting the semiconductor part adjacent to the other junction (emitter), Control is achieved by controlling the voltage applied to the base.
電界効果トランジスターは、多少異なる原理で作動する。典型的には、電流はソ ースとして知られる半導体材料の領域を通って電界効果トランジスターに入り、 かつドレーンとして知られる半導体材料の別の領域から半導体材料を出る。ソー スとドレーンとは、ゲートして知られる半導体材料の更に別の領域により相互に 分離されている。正又は負バイアス（トランジスターの型式に応じて）のいずれ かの適当な電圧をゲートを通して作用領域に印加する時、電流は制御される。特 に、ゲー）・の半導体材料が、通常電流が流れるｎ−型材料である場合、ゲート に負バイアスを印加すると、作用領域から電子を空乏化させて、導通チャンネル を細（し、かつそれによりソースからドレーンに流れる電子の流れを妨害する。Field effect transistors operate on a somewhat different principle. Typically, the current is into the field-effect transistor through a region of semiconductor material known as a and exits the semiconductor material through another region of the semiconductor material known as the drain. saw The source and drain are interconnected by a further region of semiconductor material known as the gate. Separated. Either positive or negative bias (depending on transistor type) When the appropriate voltage is applied to the active region through the gate, the current is controlled. Special If the semiconductor material of the gate is an n-type material through which current normally flows, the gate Applying a negative bias to depletes electrons from the active region and opens the conducting channel. (and thereby impede the flow of electrons from source to drain.
このような装置をデプレッションモードＭＯ３ＦＥＴと呼称する。それとは又別 に、ゲートの半導体材料が、通常非導電性であるｐ−型材料である場合、ゲーＩ ・に正バイアス電圧を印加すると、その領域から正孔を空乏化させて、その領域 をさらに導電性にし、電子キャリヤが過剰となる。Such a device is called a depletion mode MO3FET. Apart from that If the semiconductor material of the gate is a p-type material, which is normally non-conducting, then the gate I ・When a positive bias voltage is applied to the area, holes are depleted from that area and the area becomes becomes more conductive, with an excess of electron carriers.
ソースとドレーンの面を不活性化し、かつゲート半導体部分からゲート接点を絶 縁するために、絶縁膜材料をこれらそれぞれの部分の間に位置させる。珪素は現 在λ（Ｏ３ＦＥＴに最も普通に使用する半導体材料であるから、最も一般的な絶 縁体材料は、２酸化珪素から形成される。金属又は他の導電性材料で製作できる ゲート接点と、絶縁体（通常２酸化珪素）と、半導体材料と、並びに装置の動作 方法に由来して、その名前がＭＯＳＦＥＴと呼称されている。Passivate the source and drain planes and disconnect the gate contact from the gate semiconductor area. An insulating film material is placed between each of these portions to provide a border. Silicon is currently (Since it is the most commonly used semiconductor material for O3FET, it is the most common absolute material. The edge material is formed from silicon dioxide. Can be made of metal or other conductive materials Gate contacts, insulators (usually silicon dioxide), semiconductor materials, and device operation The name MOSFET is derived from the method used.
ＭＯＳＦＥＴはその導入以来適当な装置として広く受け入れられている。しかし 、他の全ての半導体装置と同じく、ＭＯＳＦＥＴのいくつかの特性は、それが形 成されている半導体材料の特性により制限される。珪素は、ある種の適用分野に 対し本来的制限を有しているので、珪素から形成された対応するＭＯＳＦＥＴも 同じく本来的制限を有する。MOSFETs have been widely accepted as suitable devices since their introduction. but As with all semiconductor devices, some characteristics of a MOSFET depend on its shape. It is limited by the characteristics of the semiconductor material it is made from. Silicon has certain applications However, corresponding MOSFETs made from silicon also have inherent limitations. It also has inherent limitations.
従って、装置の性能を改善する一つの方法は、より優れた特性を有する材料で半 導体を形成することを試みることであると認識されて来た。種々の優れた特性を 有する材料の１種は、炭化珪素（ＳｉＣ）である。炭化珪素はい（っかの優秀な 半導体性状を有している。即ち、広いバンドギャブと、高い熱伝導性と、高い融 点と、高いブＩ／−クダウン電界強度と、高い飽和電子ドリフト速度である。広 いバンドギャプは狭いバンドギャグの半導体材料に較べて、有利性を炭化珪素に 与える。加えて、その高い熱伝導性とより良好な温度安定性は、次のことを意味 する。Therefore, one way to improve device performance is to use materials with better properties to It has been recognized that it is an attempt to form a conductor. Various excellent characteristics One type of material is silicon carbide (SiC). Silicon carbide (excellent) It has semiconductor properties. That is, wide bandgab, high thermal conductivity, and high fusion. point, high I/-down field strength, and high saturated electron drift velocity. wide The narrow band gap gives silicon carbide an advantage over narrow band gap semiconductor materials. give. In addition, its high thermal conductivity and better temperature stability mean that do.
即ち、発散した熱エネルギーのために相互に破壊すると言う危険を冒すことなく 、炭化珪素から構成される装置をより密に詰めることができ、並びに炭化珪素か ら構成される装置は、狭いバンドギャプ半導体で形成された装置より顕著に高い 温度で動作することができることを意味する。i.e. without running the risk of mutual destruction due to the heat energy dissipated. , devices constructed from silicon carbide can be packed more tightly, and silicon carbide devices constructed from narrow bandgap semiconductors have significantly higher Means that it can work at any temperature.
従って、装置、特にＭＯＳＦＥＴを炭化珪素から形成する多数の試み行われてき た。しかし、適当な化学的不純物の混入と低い欠陥水準の結晶性炭化珪素の製造 は、なかなか達成できないゴールであり、単一の結晶薄フィルムと大きい結晶の 成長を達成することは、今まで困難であった。加えて、装置製造のために、必要 なドーパントイオンを炭化珪素に成功裏に導入し、活性化することは同じように 困難であることが、判明していた。Accordingly, numerous attempts have been made to form devices, particularly MOSFETs, from silicon carbide. Ta. However, the incorporation of suitable chemical impurities and the production of crystalline silicon carbide with low defect levels is an elusive goal; Achieving growth has hitherto been difficult. In addition, for equipment manufacturing, necessary The successful introduction and activation of dopant ions into silicon carbide is similarly It was proving difficult.
本発明の承継人に承継されたいくつかの米国特許出願に記載されているように、 最近これらの問題に対し成功裏に取組みが行われている。これらは、１９８７年 １０月２６日に出願された第１１３゜９２１号の０ベータＳｉＣ薄フイルムの成 長及びその上に加工された半導体装置”、１９８７年１０月２６日に８願された 第１１３．５７３号の“アルファＳｉＣ薄フィルムのホモエピタキシャル成長及 びその上に加工された半導体装置”、並びに１９８７年１０月２６日に出願され た第１１３．５６１号の“単結晶炭化珪素へのドーパントのインプランテーショ ンと電気的活性化”を含む。炭化珪素薄層フィルムと炭化珪素単一結晶の形成及 びこれらの方法に従って炭化珪素を成功裏にドーピングすることに関する進歩は 、炭化珪素製トランジスターを含む商業的品質の装置を生産することに対する関 心に再び火を付けた。As described in several U.S. patent applications inherited by the successors of this invention: These problems have recently been successfully addressed. These are from 1987 No. 113゜921 filed on October 26th, 0 beta SiC thin film formation 8th petition filed on October 26, 1987. No. 113.573 “Homoepitaxial growth of alpha-SiC thin films and and “semiconductor devices processed thereon”, as well as applications filed on October 26, 1987. No. 113.561 “Implantation of Dopants into Single Crystal Silicon Carbide” formation and electrical activation of silicon carbide thin films and silicon carbide single crystals. and advances in successfully doping silicon carbide according to these methods. , concerns about producing commercial quality devices containing silicon carbide transistors. It rekindled my heart.
炭化珪素の上に種々の接合部、ダイオード、整流器、及び他の接点を作る試みが 多数なされて来た。更に特定すれば、特許文献のワラス第３．２５４．２８０号 は炭化珪素製接合トランジスターの形成方法を議論している。ワラスによると、 当業者に既知の適当な方法を使って、必要な炭化珪素の単一結晶を成長させるこ とができる。かつ、当業者に既知の適当な方法を使用して、ドーピングを行うこ とができる。ド・−ピングされた単一結晶炭化珪素の製造について、ワラスは議 論していないが、実際上、不純物と欠陥とが適当な水準にあるドーピングされた 単一結晶を形成することは非常に難しく、ワラスの教示に基づく商業的装置は未 だ出現していない。Attempts have been made to make various junctions, diodes, rectifiers, and other contacts on silicon carbide. Many have been done. More specifically, patent document Wallas No. 3.254.280 discuss a method for forming silicon carbide junction transistors. According to Wallas, The required single crystal of silicon carbide may be grown using any suitable method known to those skilled in the art. I can do it. and the doping may be carried out using any suitable method known to those skilled in the art. I can do it. Regarding the production of doped single-crystal silicon carbide, Walas discussed Although not discussed, in practice, doped materials with appropriate levels of impurities and defects Forming single crystals is extremely difficult, and no commercial equipment based on Wallas' teachings exists. It hasn't appeared yet.
ハルは、特許第２．９１８．３９６号において、炭化珪素製接合型トランジスタ ーの形成方法を開示している。そこに、開示された主要技術は、炭化珪素の単一 結晶の表面の活性成分（ドーパント）に沿って珪素で形成された合金を配置し、 炭化珪素の温度ををその融点以下の温度であるがその合金を溶融させかつ炭化珪 素の表面部分を溶解させるに充分な温度に上昇させる、技術である。材料が冷却 した時、うまく行けばｐ−ｎ接合が形成している。ハルによれば、適当な結晶を ラージ手法を用いて調製することができる。しかし、炭化珪素に関する技術につ いて精通している者には既知であるように、シーり手法は、デバイス級の品質の 炭化珪素の単一結晶を製造することに関する本来的困難を克服することに大雑把 に言って失敗したアンシーデッドサブリメーション （Ｕｎｓｅｅｄｅｄ Ｓｕ ｂｌｉｍａｔｉｏｎ）手法を代表している。In patent No. 2.918.396, Hull discloses a silicon carbide junction transistor. Discloses a method for forming a. The main technology disclosed therein is a single silicon carbide An alloy made of silicon is placed along the active component (dopant) on the surface of the crystal, The temperature of silicon carbide is below its melting point, but the alloy melts and the silicon carbide This is a technique that raises the temperature to a level high enough to melt the surface portion of the element. material cooled If all goes well, a pn junction will have been formed. According to Hull, a suitable crystal It can be prepared using large techniques. However, regarding silicon carbide technology, As is known to those familiar with the A rough guide to overcoming the inherent difficulties in producing single crystals of silicon carbide Unseeded Sublimation (Unseeded Su blmation) method.
他の研究者は炭化珪素の上に機能するＭＯＳＦＥＴ５を製造する特定の試みをな して来た。例えば、Ｊａｐ、Ｊ、Ａｐｐｌ、 Ｐｈｙｓ、 ２３．１８６２（１ ９８４）”珪素の上にＣＶＤ成長させた炭化珪素立方体を使用する反転型ＭＯ３ 電界効果トランジスター”において、柴原等は、化学的蒸着法（ＣＶＤ）による 珪素の（１００）面に成長させた炭化珪素立方体で反転型ローチャンネルＭＯ３ ＦＥＴを製造する彼らの試みを議論している。柴原の業績は、同じくティー・ア セラージ、ディー・エミン及びシー・ラード（Ｔ、ＡｓｅｌａＨｅ、 Ｄ、Ｅｍ ｉｎ、 Ｃ，Ｗｏｏｄ）により編纂された“新規なリフラクトリ半導体材料研究 会シンポジウム議事録”（材料研究会、１９７８年のペンシルベニアのピッツバ ーグにおいて）の第９７巻の２４７頁において議論されている。これら記載の方 法にもかかわらず、柴原等により製作された装置が、室温以上の温度で成功裏に 作動することは公開されなかった。先に議論したように、非常に高い温度での装 置の動作は、炭化珪素の上に装置を形成しようとする試みの特定の理由のうちの 一つである。炭化珪素の上に形成された装置が、珪素の上に形成された装置の動 作する温度と異なる温度では動作することのできないのならば、炭化珪素製の装 置は何らの特定的利点を提供しないことになる。Other researchers have made specific attempts to fabricate MOSFETs5 that work on silicon carbide. I came. For example, Jap, J. Appl, Phys, 23.1862 (1 984)” Inverted MO3 using CVD grown silicon carbide cubes on silicon In "Field Effect Transistor", Shibahara et al. Inverted low channel MO3 made of silicon carbide cube grown on the (100) plane of silicon Discussing their attempts to manufacture FETs. Shibahara's achievements are also T.A. Seraj, D.Em. and C.R.A.D. “New Refractory Semiconductor Materials Research” edited by C. Wood) Proceedings of the Society Symposium” (Materials Research Society, Pennsylvania Pitzba, 1978) (in Japanese), Volume 97, page 247. Those who have listed these Despite the law, the device constructed by Shibahara et al. has been successfully used at temperatures above room temperature. It was not disclosed that it would work. As discussed earlier, mounting at very high temperatures The operation of the device is among the specific reasons for attempting to form devices on silicon carbide. There is one. A device formed on silicon carbide is If the operation cannot be performed at a temperature different from that at which the location would not offer any particular advantage.
近藤等は、同じく”実験的３Ｃ−ＳｉＣＭＯ３ＦＥＴ″ＩＥＥＥ電子装置Ｌｅｔ ｔ、、ＥＤＬ−７，４０４（１９８６）にベータ炭化珪素で製造した実験的ＭＯ ＳＦＥＴを記載している。この論文によると、近藤は、ｐ−型珪素（１００）基 体の上にＣＶＤを使用してベータ炭化珪素フィルムをエピタキシャル状に成長さ せた。近藤は、デプレッションモードＭＯ３ＦＥＴを製作した。それにもかかわ らず、その結果となる装置は、電流飽和、しきい値カットオフ、及び高温動作可 能性を何ら示さなかった。従って、近藤の論文において開示された手法は、不成 功と見なさざるえない。Kondo et al. also reported on the “Experimental 3C-SiCMO3FET” IEEE electronic device Let Experimental MO made with beta silicon carbide in EDL-7, 404 (1986) SFET is listed. According to this paper, Kondo discovered that p-type silicon (100) groups Epitaxially grow a beta silicon carbide film on the body using CVD. I set it. Kondo created a depression mode MO3FET. I don't care about that without current saturation, threshold cutoff, and high temperature operation. showed no potential. Therefore, the method disclosed in Kondo's paper was unsuccessful. I can't help but see this as an achievement.
従って、本発明の目的は、炭化珪素から製作された、金属酸化物半導体電界効果 トランジスター（ＭＯＳＦＥＴ ）を製造することである。It is therefore an object of the present invention to provide a metal oxide semiconductor field effect fabricated from silicon carbide. It is to manufacture transistors (MOSFETs).
本発明の別の目的は、炭化珪素から製作された反転モード及びデプレッション型 ＭＯＳＦＥＴを提供することである。Another object of the present invention is to provide an inversion mode and depletion type fabricated from silicon carbide. MOSFET.
本発明の更に別の目的は、６５０°Ｃの温度で動作できる、炭化珪素の上に形成 されたＭＯＳＦＥＴを提供することである。Yet another object of the present invention is to provide a silicon carbide-based The purpose of the present invention is to provide a MOSFET with improved performance.
本発明の別の目的は、少な（とも６５０°Ｃの温度て動作できかつ高い放射密度 の金属酸化物半導体電界効果トランジスターを提供することである。それは、第 １導電型の炭化珪素基体を酸化して２酸化珪素表面層を形成し、選択的に２酸化 珪素表面層にゲート接点材料を被着し、イオンをドーピングする高温インプラン テーションにより所望の導電型のドープソース（ドーピングされたソース）とド ープドレーン（ドーピングされたドレーン）を形成し、更にソース接点とドレー ン接点とを被着することによりＭＯＳＦＥＴを形成する。Another object of the invention is to operate at low temperatures (both 650°C and high radiation density). An object of the present invention is to provide a metal oxide semiconductor field effect transistor. That is the first A silicon carbide substrate of 1 conductivity type is oxidized to form a silicon dioxide surface layer, and selectively High-temperature implantation in which gate contact material is deposited on the silicon surface layer and doped with ions. doped source and doped source of the desired conductivity type. form a doped drain, and also connect the source contact and drain. A MOSFET is formed by depositing contact points.
本発明の別の目的は、少なくとも６５０ ’ Ｃの温度で動作できかつ高い放射 密度の反転モード金属絶縁膜半導体電界効果トランジスターを提供することであ る。それは、イオンをドーピングするソースとドレーンの高温インプランテーシ ョンにより、第２導電型の炭化珪素のドープ部分に第１導電型のドープソースと ドープドレーンを形成する反転モード金属絶縁膜半導体電界効果トランジスター を形成する。Another object of the invention is to operate at temperatures of at least 650'C and to provide high radiation To provide a density inversion mode metal insulating film semiconductor field effect transistor. Ru. It involves high-temperature implantation of sources and drains to dope ions. By applying a doped source of the first conductivity type to the doped portion of the silicon carbide of the second conductivity type, Inversion mode metal-insulator-semiconductor field-effect transistor forming doped drain form.
本発明の更に別の目的は、少なくとも６５０°Ｃの温度で動作できかつ高い放射 密度のデプレッションモード金属絶縁膜半導体電界効果トランジスターを提供す ることである。それは、イオンをドーピングするソースとドレーンの高温インプ ランテーションにより、ドープソース及びドープドレーンと同じ導電型の炭化珪 素半導体部分に一層濃厚にドーピングされたソースと一層濃厚にドーピングされ たドレーンを形成することにより、デプレッションモード金属絶縁膜半導体電界 効果トランジスターを形成する。Yet another object of the present invention is to provide a system capable of operating at temperatures of at least 650°C and with high radiation Provides density depletion mode metal-insulator semiconductor field-effect transistors. Is Rukoto. It involves high-temperature implantation of the source and drain to dope the ions. Silicon carbide of the same conductivity type as the doped source and doped drain is A more heavily doped source and a more heavily doped source in the elementary semiconductor part. By forming a drain, the depletion mode metal-insulator semiconductor electric field can be Form an effect transistor.
本発明により達成された発明の他の目的及び利点は、実施例に記載する以下の詳 細な説明及び添付図面において明らかにされる。Other objects and advantages of the invention achieved by the present invention are described in the following details in the Examples. This will become clearer in the detailed description and accompanying drawings.
図面の簡単な説明 第１図から第５図は、本発明に係るｎ−チャンネル反転モード金属絶縁膜半導体 電界効果トランジスターのいくつかの工程とその結果生じる構造を示している。Brief description of the drawing 1 to 5 illustrate an n-channel inversion mode metal insulating film semiconductor according to the present invention. 1 illustrates several steps and the resulting structure of a field effect transistor.
第６図は、本発明に係るｎ−チャンネルデプレッションモード金属絶縁膜半導体 電界効果トランジスターの断面図である。FIG. 6 shows an n-channel depletion mode metal insulating film semiconductor according to the present invention. FIG. 2 is a cross-sectional view of a field effect transistor.
第７図は、本発明に係るｎ−チャンネルデプレッションモードＭＯＳＦＥＴの２ ９６にの温度でのドレーン電流対ドレーン電圧の相関線図である。FIG. 7 shows two of the n-channel depletion mode MOSFETs according to the present invention. FIG. 9 is a correlation diagram of drain current versus drain voltage at a temperature of 96°C.
第８図は、本発明に係る第７図と同じＭＯＳＦＥＴの５７３ Ｋの温度でのドレ ーン電流対ドレーン電圧の相関線図である。Figure 8 shows the drain of the same MOSFET as in Figure 7 according to the present invention at a temperature of 573 K. FIG. 3 is a correlation diagram of drain current versus drain voltage.
第９図は、本発明に係る第７図及び第８図と同じλＩＯ３ＦＥＴの９２３にの温 度でのドレーン電流対ドレーン電圧の相関線図である。FIG. 9 shows the temperature at 923 of the same λIO3FET as in FIGS. 7 and 8 according to the present invention. FIG. 4 is a correlation diagram of drain current versus drain voltage at a temperature of
発明の概要 本発明は、少なくとも６５０°Ｃの温度で、かつ高い放射密度及び高いパワーレ ベルでの動作が可能な金属酸化物半導体電界効果トランジスターを形成する方法 である。この方法は、第１導電型の炭化珪素基体を酸化して２酸化珪素表面層を 形成し、更に選択的に２酸化珪素表面層にゲート接点材料を被着する工程を含む 。所望の導電型のドープソースとドープドレーンは、ドーピングイオンの高温イ ンプランテーションにより形成し、それに続いてソース接点とドレーン接点とを 被着させる。Summary of the invention The present invention provides high radiation density and high power resistance at temperatures of at least 650°C. A method for forming metal-oxide-semiconductor field-effect transistors capable of operation in the bell. It is. This method oxidizes a silicon carbide substrate of the first conductivity type to form a silicon dioxide surface layer. forming and further selectively depositing a gate contact material on the silicon dioxide surface layer. . Doped sources and doped drains of the desired conductivity type are formation by implantation followed by source and drain contacts. to cover.
本発明の例として、デプＩ／ツションモードｎ−チャンネル金属酸化物半導体電 界効果トランジスターが、６Ｈアルフア炭化珪素単一結晶の（０００１）面に化 学蒸着させることにより、エビタキシャアル状に成長したｎ−型ベータ炭化珪素 （Ｉｌｌ）薄フィルムの上に製作された。ゲート酸化物を炭化珪素の上に熱的に 成長させ、８２３にで窒素イオンインプランテーションによりソースとドレーン とのｎ＋トド−ングを行った。安定な飽和とサブしきい電流は２５Ｖを超えるド レーン電圧（ｖｏ）において達成された。As an example of the present invention, deep I/transition mode n-channel metal oxide semiconductor Field effect transistor is made of (0001) plane of 6H alpha silicon carbide single crystal n-type beta silicon carbide grown in an epitaxial shape by chemical vapor deposition (Ill) Fabricated on thin film. Thermal deposition of gate oxide onto silicon carbide Grow the source and drain by nitrogen ion implantation at 823 I did n+doing with. Stable saturation and sub-threshold currents for voltages above 25V achieved at lane voltage (vo).
１１、９ｍｓ／ｍ１Ｉｌの高いトランスコンダクタンスを達成した。安定したト ランジスター動作を９２３にの高い温度で観察できた。その温度は、材料のいか んを問わず、製作されたトランジスターについて今までに報告されたデータの中 で最も高い温度であった。A high transconductance of 11,9 ms/ml was achieved. stable top Ranister operation could be observed at temperatures as high as 923°C. The temperature of the material Among the data reported so far regarding the manufactured transistors, regardless of It was the highest temperature.
詳細な説明 歴史的に見て、炭化珪素の上に形成された電気的装置についての研究は、主とし て高い品質の炭化珪素フィルムを得る点での困難性の故にかなりの制限を受けて きた。しかし、先に記載した同じ承継人に承継された特許出願に記載したように 、最近炭化珪素基体にアルファ及びベータ炭化珪素薄フィルムを成長させる点、 並びに炭化珪素の大きい単一結晶を成長させる点での成功は、従来に比べて、装 置研究に対する良好な基盤を提供している。ここに記載したＭＯ３ＦＥＴ装置は 、これらの成功した新しい技法を使用することにより形成された。detailed description Historically, research on electrical devices formed on silicon carbide has focused primarily on Due to the difficulty in obtaining high quality silicon carbide films, came. However, as noted in the patent application inherited by the same successor listed above, , recently grown alpha and beta silicon carbide thin films on silicon carbide substrates, In addition, success in growing large single crystals of silicon carbide has been achieved with less equipment than in the past. It provides a good basis for field research. The MO3FET device described here is , formed by using these successful new techniques.
加えて、先に言及したように、炭化珪素にドーパントイオンを添加する新規でか つ良好な結果を得た方法が最近開発された。In addition, as mentioned earlier, a new method of adding dopant ions to silicon carbide is being developed. A method with good results has recently been developed.
イオンインプランテーション技法で室温（例えば、２９８Ｋ）並びに低い温度（ 例えば、７７Ｋ）の両者で炭化珪素をドーピングする試みがなされたが、アニー リングに続いて行ってさえ、成功しなかったこと見出されている。上の応用で議 論した通り、しかし、イオンインプランテーションを比較的高い温度（例えば、 ６２３ Ｋ、 ８２３ Ｋ、 １０２３ Ｋ ）で実行すると、格子に対する初 期損傷は最小限化され、通常充分に必要な温度より一層温和な温度（１２００Ｋ ）でのアニーリング工程はドーパントイオンを活性化する。Ion implantation techniques can be used at room temperature (e.g. 298 K) as well as at lower temperatures ( For example, attempts have been made to dope silicon carbide at both temperatures (77K), but Even following the ring has been found without success. Discussed in the above application. As discussed, however, ion implantation is performed at relatively high temperatures (e.g. 623K, 823K, 1023K), the initial Temperature damage is minimized, and even at milder temperatures (1200 K) than is normally sufficient. The annealing step in ) activates the dopant ions.
第１図から第５図は、本発明及びそれにより生じた構造に係るｎ−チャンネル反 転モードＭＯ３ＦＥＴを形成するために使用されたいくつかの工程を示す。第５ 図は、ここで更に説明する閘心リング構造を有する仕上済装置の断面図である。FIGS. 1 to 5 illustrate the n-channel reaction according to the present invention and the structures resulting therefrom. 2 illustrates several steps used to form a reverse mode MO3FET. Fifth The figure is a cross-sectional view of a finished device having a locking ring structure as further described herein.
第５図では、ソースはｌＯで示され、ロー型である。ドレーンは１１て示され、 ｎ〜型である。その両者ともＰ−型炭化珪素基体１２に高温インプランテーショ ンにより形成された。ゲートは１３で示しである。２酸化珪素の絶縁体層は１４ で示され、ソース接点は１５で、ドレーン接点は１６で示され、ソース接点とド レーン接点ともタンタルシリサイド（ＴａＳｉｚ）で形成されている。尚、これ は、この材料の新規な用途である。既に明らかにしたように、ゲート１３はポリ シリコンで形成されたゲート接点１７を有する。本発明の好適実施例では、同心 ゲートリングは、２０マイクロメータ（ｕｍ）幅の連結ストリップを有し、その ストリップは、１００ ｕｍＸ１００ｔ＋ｏ＋接点パッドに伸びていた。ソース 接点１５は、ゲート連結ストリップを除いたゲートリング１３とゲート接点を取 り囲む外側同心半円形である。ソースリングは同じり１００マイクロメータ直径 の接点パッド１５に連結する連結ストリップを有する。In FIG. 5, the source is designated lO and is of low type. The drain is indicated as 11, It is n-type. In both cases, high-temperature implantation is performed on a P-type silicon carbide substrate 12. formed by The gate is indicated by 13. The silicon dioxide insulator layer is 14 , the source contact is indicated by 15, the drain contact is indicated by 16, and the source contact and drain contact are indicated by 15. Both lane contacts are made of tantalum silicide (TaSiz). Furthermore, this is a novel use of this material. As already made clear, gate 13 is It has a gate contact 17 made of silicon. In a preferred embodiment of the invention, concentric The gate ring has a 20 micrometer (um) wide connecting strip and its The strip extended to 100 um x 100 t+o+ contact pads. sauce Contact 15 connects the gate ring 13 excluding the gate connection strip and the gate contact. It is an outer concentric semicircle surrounding the area. The source ring is also 100 micrometers in diameter. It has a connecting strip that connects to the contact pad 15 of.
第１図は、本発明に係るＭＯＳＦＥＴを形成する場合の最初の工程のいくつかを 示している。２酸化珪素層１４はＰ−型炭化珪素基体１２に通常の酸化手順によ り積層される。リンドープポリシリコンの１層１７は酸化物層１４の上に堆積さ れる。ホトレジスト材料２０を被着し、図示のようにパターン化する。露出した ポリシリコンをエツチングして取り除き、かつホトレジストを取り除くと、その 後炭化珪素基体１２と酸化物層１４は、残留しているポリシリコンのみがゲート 接点１７を形成するものである第２図に示す外観を有する。Ｐ−型炭化珪素基体 １２に酸化物層１４を介して高温イオンインプランテーション（８２３Ｋ）によ り窒素を添加し、ソース１０とド１ノーン１１のためのｎ−型ウェルを形成する 。FIG. 1 illustrates some of the initial steps in forming a MOSFET according to the present invention. It shows. Silicon dioxide layer 14 is applied to P-type silicon carbide substrate 12 by conventional oxidation procedures. are laminated. A layer 17 of phosphorus-doped polysilicon is deposited over the oxide layer 14. It will be done. Photoresist material 20 is deposited and patterned as shown. exposed When the polysilicon is etched away and the photoresist is removed, the After silicon carbide substrate 12 and oxide layer 14, only the remaining polysilicon forms a gate. It has the appearance shown in FIG. 2, which forms the contact point 17. P-type silicon carbide substrate 12 through the oxide layer 14 by high temperature ion implantation (823K). Add nitrogen to form n-type wells for source 10 and drain 11. .
第３図において、追加のホトレジスト２０を積層し、かつパターン化してソース とドレーンの上の露出酸化物層１４にウィンドウをエツチングする。第４図では 、ホトレジストの上及び、酸化物の開口により露出した露出炭化珪素面の上に、 タンタルシリサイドをスパッター被着させた。ホトレジスト２０を取り除いた時 、残留しているタンタルシリサイドのみが、ソースとドレーンに隣接している、 以前に露出した炭化珪素面に存在するものである（第５図）。In FIG. 3, additional photoresist 20 is deposited and patterned to and etching a window into the exposed oxide layer 14 over the drain. In Figure 4 , over the photoresist and over the exposed silicon carbide surface exposed by the oxide opening. Tantalum silicide was sputter deposited. When photoresist 20 is removed , the only remaining tantalum silicide is adjacent to the source and drain, It is present on the previously exposed silicon carbide surface (Figure 5).
第６図は、本発明により形成されたデプレッションモードλｌ０ｓＦＥＴを示す 。第６図において、Ｐ−型アルファ炭化珪素基体２１は、Ｐ−型ベータ炭化珪素 層２２とｎ−型ベータ炭化珪素層２３とを保持する。断面図である第６図に示す ように、一層濃厚にｎ−ドーピングしたソース２４と一層濃厚にロード−ピング したドレーン２５はゲート２６に沿って図示しである。既に記載した反転モード ＭＯ３ＦＥＴにおいて同様に、ソース接点２７とドレーン接点３０をタンタルシ リサイドで形成し、一方ゲート接点３１は、ポリシリコンで形成され、かつ酸化 物層３２の上に重複して積層される。FIG. 6 shows a depletion mode λl0s FET formed in accordance with the present invention. . In FIG. 6, P-type alpha silicon carbide substrate 21 is P-type beta silicon carbide. Layer 22 and n-type beta silicon carbide layer 23 are retained. As shown in Figure 6, which is a cross-sectional view. As in, the more heavily n-doped source 24 and the more heavily loaded source 24 A drain 25 is shown along the gate 26. Inversion mode already described Similarly, in the MO3FET, the source contact 27 and drain contact 30 are connected to tantalum silica. The gate contact 31 is formed of polysilicon and oxidized. The material layer 32 is laminated in an overlapping manner.
特定の実施例において、炭化珪素フィルムを先ず０．１ｕｍダイヤモンドペース トを用いて磨き、酸化して磨傷部分を取り除き、更にフッ化水素酸でエツチング して酸化物フィルムを取り除いた。ゲート酸化物を続いて成長させ、５分間熱濃 硫酸（ト１□５０４）を、５分間熱アンモニヤ水（ＮＨ，ＯＨ）と過酸化水素（ Ｈ２０□）との１対１混合物を、更に１分間フッ化水素酸（ＨＦ）を使用した３ 段階洗浄プロセスを実施し、続いて脱イオン水で濯いだ。In certain embodiments, the silicon carbide film is first coated with 0.1 um diamond paste. Polish the surface using a metal polisher, oxidize it to remove the scratched area, and then etch it with hydrofluoric acid. to remove the oxide film. The gate oxide is subsequently grown and heated for 5 minutes. Sulfuric acid (To1□504) was mixed with hot ammonia water (NH,OH) and hydrogen peroxide ( A 1:1 mixture with H20□) was incubated with hydrofluoric acid (HF) for an additional minute. A stepwise cleaning process was performed followed by rinsing with deionized water.
５分間１１７３ Ｋ でリン（Ｐ）拡散によりドーピングされ、次いで図面に示 すようにパターン化してゲート接点を形成して調製した酸化物の上にポリシリコ ンの５００ ｎｍ厚フィルムを８９３にで低圧化学蒸着法で被着させた。Doped by phosphorus (P) diffusion at 1173 K for 5 minutes and then as shown in the drawing. The polysilicon was then patterned to form the gate contact on top of the prepared oxide. A 500 nm thick film of 893 was deposited by low pressure chemical vapor deposition.
酸化物を介して窒素の高温イオンインプランテーションによりロー型ドープソー ス領域とｎ−型ドープドレーン領域を形成した。Raw doped saw by high temperature ion implantation of nitrogen through oxide A drain region and an n-type doped drain region were formed.
イオンインプランテーションは、５． ＯＸ １０” ｃｍ”の線量で７７３Ｋ 、７０ ＫｅＶで実施された。Ion implantation is 5. 773K at a dose of OX 10"cm" , 70 KeV.
第７図は、本発明に係るベータ炭化珪素製ＭＯ３ＦＥＴに対する２９６にの温度 で測定したドレーン電流対ドレーン電圧特性を示す。測定した特定の装置は、７ ．２ｕｍのゲート長さと３９０ ｕｎのゲート幅と、２４ｕｍのソース接点から ドレーン接点までの距離を有した。第７図に示すように、この装置は、２５Ｖの ドレーンソース電圧に対し非常に安定なドレーン電流飽和を示した。この傾向は 、酸化物が破壊し始める３０Ｖのソースドレーン電圧の点まで現実に継続した。FIG. 7 shows the temperature at 296 for the beta silicon carbide MO3FET according to the present invention. This shows the drain current vs. drain voltage characteristics measured in . The specific device that was measured was 7 ．． From 2um gate length and 390un gate width and 24um source contact It had a distance to the drain contact. As shown in Figure 7, this device has a 25V It showed very stable drain current saturation with respect to drain-source voltage. This tendency , which actually continued up to a source-drain voltage point of 30 V where the oxide began to break down.
従って、これは、ベータ炭化珪素で形成された電界効果トランジスターに対して ５Ｖ以上のドレーンソース電圧で安定な飽和が報告された最初の事例である。Therefore, this is true for field effect transistors made of beta silicon carbide. This is the first case in which stable saturation has been reported at drain-source voltages of 5V or higher.
ドレーン−ソース電圧の平方根対Ｖ。（ゲート電圧）の線図から決定されるよう に、しきい電圧は、−１２，９Ｖのゲート電圧（Ｖａ）であった。この装置の２ ５Ｖのｖｂｓでの漏洩電流は、オフ状態（Ｖａ ＝ １５Ｖ）で３．７５マイク ロアンプ（ｕＡ）であった。Square root of drain-source voltage vs. V. (gate voltage) as determined from the diagram of The threshold voltage was a gate voltage (Va) of -12.9V. 2 of this device Leakage current at 5V VBS is 3.75 mic in off state (Va = 15V) It was low amp (uA).
２０Ｖに固定されたＶＤｓと室温でのこの装置のトランスコンダクタンスは、Ｖ ａ ＝２．５ Ｖで５．３２ｍ５／ｍｍてあった。The transconductance of this device at room temperature with VDs fixed at 20V is V It was 5.32 m5/mm at a = 2.5 V.
第８図は、同じ装置に対するものであるが５７３Ｋに加熱されその温度で１５分 間安定している装置のドレーン電流対ドレーン電圧の別の線図である。温度の上 昇にもかかわらず、ドレーン電流飽和は、２５Ｖまて非常に安定であった。２５ Ｖのドレ−ンソース電圧と一１５Ｖのゲート電圧での漏洩電流は２５ｕＡてあっ て、しきい電圧は反対に■。＝−１３，３Ｖに移行した。Figure 8 shows the same device but heated to 573K and kept at that temperature for 15 minutes. 2 is another diagram of drain current versus drain voltage for a device that is stable over time; FIG. above temperature Despite the increase in voltage, the drain current saturation was very stable down to 25V. 25 The leakage current at a drain-source voltage of V and a gate voltage of -15V is 25uA. On the other hand, the threshold voltage is ■. = -13.3V.
第９図は、同じ装置の９２３にの温度で測定したドレーン電流対ドレーン電圧の 別の線図である。トランスコンダクタンスは温度のこの一層の増加と共に減少し た。第９図において、９−２３にで測定した装置の低いトランスコンダクタンス は、第７図と第８図とに比較して零ゲート■での低い電流により示される。Figure 9 shows the drain current versus drain voltage measured at a temperature of 923 for the same device. FIG. 3 is another diagram. The transconductance decreases with this further increase in temperature. Ta. In Figure 9, the low transconductance of the device measured at 9-23 is indicated by the lower current in the zero gate 2 compared to FIGS. 7 and 8.
９２３にでのトランスコンダクタンスは、ＩＶのゲート電圧より上で不規則にな ったけれども、トランスコンダクタンスは、８Ｖのゲート電圧と２０Ｖのドレー ンソース電圧で約４．８ｍｓ／ｍｍの最大値に到達した。より高い温度でのトラ ンスコンダクタンスのこの減少は、より高い温度での格子スキャタリングの増加 に由来する。The transconductance at 923 becomes irregular above the gate voltage of IV. However, the transconductance is 8V gate voltage and 20V drain. The maximum value of about 4.8 ms/mm was reached at the main source voltage. Tiger at higher temperatures This decrease in conductance results in an increase in lattice scattering at higher temperatures. It originates from
第９図において、しきい電圧は、９２３にで反対に−１４，８Ｖのゲート電圧に 移行した。漏洩電流は、−１５Ｖのゲート電圧と２５Ｖのドレ−ンソース電圧で １２８ ｕＡに増加した。９７３にで、装置は、同様の電流飽和を示したが、ゲ ート酸化物は破壊を経験した。従って、電流はゲートに注入され、装置を遮断す ることはできなかった。In Figure 9, the threshold voltage is 923 and the gate voltage is -14.8V. It has migrated. The leakage current is -15V gate voltage and 25V drain source voltage. It increased to 128 uA. In 973, the device showed similar current saturation, but oxides experienced destruction. Therefore, current is injected into the gate and shuts off the device. I couldn't do it.
説明と図面において、本発明の好適かつ例示的実施例を明らかにした。その実施 例は、例であって制限的なものではなく、本発明の範囲は、次の請求の範囲に明 らかにされている。In the description and drawings, preferred and exemplary embodiments of the invention have been revealed. Its implementation The examples are illustrative and not restrictive, and the scope of the invention is defined by the following claims. It is made clear.
浄書（内容に変更なし） 浄書（内容に変更なし） （ｂ） ドレン電圧（Ｖン 補正書の写しく翻訳文）提出書（特許法第１８４条の８）平成２年４月２６日 特許庁長官 吉 １） 文 毅 殿 １、特許８願の表示 ＰＣＴ／ＵＳ ８８１０３７９３ ２発明の名称 炭化珪素製ＭＯ３ＦＥＴ ３、特許出願人 名 称 ノース カロライナ ステート ユニバーシティ４、代 理 人 ５、補正書の提出年月日 １９８９年１０月２６日 ６、添付書類の目録 第１図は、本発明に係るＭＯＳＦＥＴを形成する場合の最初の工程のいくつかを 示している。２酸化珪素層１４はＰ−型炭化珪素基体１２に通常の酸化手順によ り積層される。リンドープポリシリコンの１層１７は酸化物層１４の上に堆積さ れる。ホトレジスト材料２０を被着し、図示のようにパターン化する。露出した ポリシリコンをエツチングして取り除き、かつホトレジストを取り除くと、その 後炭化珪素基体１２と酸化物層１４は、残留しているポリシリコンのみがゲート 接点１７を形成するものである第２図に示す外観を有する。Ｐ−型炭化珪素基体 １２に酸化物層１４を介して高温イオンインプランテーション（８２３Ｋ）によ り窒素を添加し、ソース１０とドレーン１１のためのｎ−型ウェルを形成する。Engraving (no changes to the content) Engraving (no changes to the content) (b) Drain voltage (Vn Copy and translation of written amendment) Submission (Article 184-8 of the Patent Law) April 26, 1990 Director General of the Patent Office Yoshi 1) Takeshi Moon 1. Display of 8 patent applications PCT/US 88103793 2. Name of the invention Silicon carbide MO3FET 3. Patent applicant Name: North Carolina State University 4, Representative: 5. Date of submission of written amendment October 26, 1989 6. List of attached documents FIG. 1 illustrates some of the initial steps in forming a MOSFET according to the present invention. It shows. Silicon dioxide layer 14 is applied to P-type silicon carbide substrate 12 by conventional oxidation procedures. are laminated. A layer 17 of phosphorous-doped polysilicon is deposited over the oxide layer 14. It will be done. Photoresist material 20 is deposited and patterned as shown. exposed When the polysilicon is etched away and the photoresist is removed, the After silicon carbide substrate 12 and oxide layer 14, only the remaining polysilicon forms a gate. It has the appearance shown in FIG. 2, which forms the contact point 17. P-type silicon carbide substrate 12 through the oxide layer 14 by high temperature ion implantation (823K). Nitrogen is then added to form n-type wells for the source 10 and drain 11.
第３図において、追加のホトレジスト２０を積層し、かつパターン化してソース とドレーンの上の露出酸化物層１４にウィンドウをエツチングする。第４図では 、ホトレジストの上及び、酸化物の開口により露出した露出炭化珪素面の上に、 タンタルシリサイド１５をスパッター被着させた。ホトレジスト２０を取り除い た時、残留しているタンタルシリサイドのみが、ソースとドレーンに隣接してい る、以前に露出した炭化珪素面に存在するものである（第５図）。In FIG. 3, additional photoresist 20 is deposited and patterned to and etching a window into the exposed oxide layer 14 over the drain. In Figure 4 , over the photoresist and over the exposed silicon carbide surface exposed by the oxide opening. Tantalum silicide 15 was sputter deposited. Remove photoresist 20 Only the remaining tantalum silicide is adjacent to the source and drain. (Figure 5).
第６図は、本発明により形成されたデプレッションモードλ（ＯＳＦＥＴを示す 。第６図において、Ｐ−型アルファ炭化珪素基体２１は、Ｐ−型ベータ炭化珪素 層２２とｎ−型ベータ炭化珪素層２３とを保持する。断面図である第６図に示す ように、一層濃厚にｎ−ドーピングしたソース２４と一層濃厚にｎ−ドーピング したドレーン２５はチャンネル２６に沿って図示しである。既に記載した反転モ ードＭＯＳＦＥＴと同様に、ソース接点２７とドレーン接点３０をタンタルシリ サイドで形成し、一方ゲート接点３１は、ポリシリコンで形成され、かつ酸化物 層３２の上に重複して積層される。FIG. 6 shows a depletion mode λ (OSFET) formed in accordance with the present invention. . In FIG. 6, P-type alpha silicon carbide substrate 21 is P-type beta silicon carbide. Layer 22 and n-type beta silicon carbide layer 23 are retained. As shown in Figure 6, which is a cross-sectional view. , the more heavily n-doped source 24 and the more heavily n-doped source 24 A drain 25 is shown along channel 26. The inversion model already described Similar to the MOSFET, the source contact 27 and drain contact 30 are made of tantalum silicon. The gate contact 31 is formed of polysilicon and oxide. It is laminated in an overlapping manner on top of layer 32.
特定の実施例において、炭化珪素フィルムを先ず０．１ｕｍダイヤモンドベース トを用いて磨き、酸化して磨傷部分を取り除き、更にフッ化水素酸でエツチング して酸化物フィルムを取り除いた。ゲート酸化物を続いて成長させ、５分間熱濃 硫酸（Ｈ２ＳＯ４）を、５分間熱アンモニヤ水（ＮＨ，ＯＨ）と過酸化水素（８ ２０２）との１対１混合物を、更に１分間フッ化水素酸（ＨＦ）を使用した３段 階洗浄プロセスを実施し、続いて脱イオン水で濯いだ。In certain embodiments, the silicon carbide film is first coated with a 0.1 um diamond base. Polish the surface using a metal polisher, oxidize it to remove the scratched area, and then etch it with hydrofluoric acid. to remove the oxide film. The gate oxide is subsequently grown and heated for 5 minutes. Add sulfuric acid (H2SO4) to hot ammonia water (NH,OH) and hydrogen peroxide (8 202) in 3 steps using hydrofluoric acid (HF) for an additional 1 min. A cleaning process was performed followed by rinsing with deionized water.
５分間１１７３Ｋ でリン（Ｐ）拡散によりドーピングされ、次いで図面に示す ようにパターン化してゲート接点を形成して調製した酸化物の上にポリシリコン の５００ ｎｍ厚フィルムを８９３にで低圧化学蒸着法で被着させた。Doped by phosphorus (P) diffusion at 1173K for 5 minutes and then as shown in the drawing Polysilicon on top of the prepared oxide is patterned to form the gate contact. A 500 nm thick film of 893 was deposited by low pressure chemical vapor deposition.
酸化物を介して窒素の高温イオンインプランテーションによりロー型ドープソー ス領域とｎ−型ドープドレーン領域を形成した。Raw doped saw by high temperature ion implantation of nitrogen through oxide A drain region and an n-type doped drain region were formed.
イオンインプランテーションは、５．ＯＸ１０１４ｃｍ−’の線量で７７３Ｋ 、 ７０ ＫｅＶで実施された。Ion implantation is 5. 773K at a dose of OX1014cm-' , 70 KeV.
第７図は、本発明に係るベータ炭化珪素製ＭＯ３ＦＥＴに対する２９６にの温度 で測定したドレーン電流対ドレーン電圧特性を示す。FIG. 7 shows the temperature at 296 for the beta silicon carbide MO3FET according to the present invention. This shows the drain current vs. drain voltage characteristics measured in .
測定した特定の装置は、７゜２マイクロメータのゲート長さと３９０マイクロメ ータのゲート幅と、２４マイクロメータのソース接点からドレ−ン接点までの距 離を有した。第７図に示すように、この装置は、２５Ｖのドレーンソース電圧に 対し非常に安定なドレーン電流飽和を示した。この傾向は、酸化物が破壊し始め る３０Ｖのソースドレーン電圧の点まで現実に継続した。The particular device measured had a gate length of 7°2 micrometers and a gate length of 390 micrometers. gate width and source to drain contact distance of 24 micrometers. There was a distance. As shown in Figure 7, this device operates at a drain-source voltage of 25V. On the other hand, very stable drain current saturation was observed. This tendency is due to the fact that the oxide begins to break down. This actually continued up to the point where the source-drain voltage was 30V.
、請求の範囲 １．少なくとも６５０°Ｃの温度と高い放射密度において動作可能な金属酸化物 半導体電界効果トランジスターの形成方法であって、その方法は、 ａ）第１導電型を有する単一結晶炭化珪素基体を酸化して、２酸化珪素表面層を 形成する工程と、 ｂ）前記２酸化珪素表面層にゲート接点材料を選択的に被着させる工程と、 Ｃ）約６００にと約１１００ Ｋとの間の温度に維持されている前記単一結晶炭 化珪素基体にドーパントイオンのイオンビームを指向させることにより、所望の 導電型のドープソースとドープドレーンとを形成する工程と、 ｄ）ソース接点とドレーン接点とを被着させる工程とを、備える金属酸化物半導 体電界効果トランジスター形成方法。,The scope of the claims 1. Metal oxides capable of operating at temperatures of at least 650°C and high radiation densities A method for forming a semiconductor field effect transistor, the method comprising: a) A single crystal silicon carbide substrate having a first conductivity type is oxidized to form a silicon dioxide surface layer. a step of forming; b) selectively depositing a gate contact material on the silicon dioxide surface layer; C) the single crystalline carbon being maintained at a temperature between about 600 and about 1100 K; By directing an ion beam of dopant ions onto a silicon substrate, desired forming a conductive type doped source and doped drain; d) depositing a source contact and a drain contact. Method for forming field effect transistors.
２、 前記炭化珪素基体を磨く工程と、前記磨き工程により前記炭化珪素基体の 損傷した部分を酸化させる工程と、 前記炭化珪素表面層を酸化して前記２酸化珪素表面層を形成する前に、前記炭化 珪素基体の酸化した損傷部分を取り除く工程とを、実施することにより、酸化の ために表面を調製する工程を更に備える、ことを特徴とする請求項１に記載の金 属酸化物半導体電界効果トランジスター形成方法。2. A step of polishing the silicon carbide substrate; and a step of polishing the silicon carbide substrate through the polishing step. a step of oxidizing the damaged area; Before oxidizing the silicon carbide surface layer to form the silicon dioxide surface layer, By carrying out the process of removing the oxidized damaged parts of the silicon substrate, the oxidation The gold according to claim 1, further comprising the step of preparing a surface for A method for forming a genus oxide semiconductor field effect transistor.
３、 ゲート接点材料を被着させる前記工程は、前記２酸化珪素表面層に導電性 ポリシリコンゲート接点材料を付加する工程を含む、ことを特徴とする請求項１ に記載の金属酸化物半導体電界効果トランジスター形成方法。3. The step of depositing the gate contact material provides a conductive layer to the silicon dioxide surface layer. Claim 1 comprising the step of adding polysilicon gate contact material. The method for forming a metal oxide semiconductor field effect transistor according to .
４、 ソース接点及びドレーン接点を被着させる前記工程は、タンタルシリサイ ドソース接点及びタンタルシリサイドドレーン接点を被着させる工程を含む、こ とを特徴とする請求項１に記載の金属酸化物半導体電界効果トランジスター形成 方法。4. The step of depositing the source and drain contacts is performed using tantalum silicide. This process includes the steps of depositing a source contact and a tantalum silicide drain contact. Formation of a metal oxide semiconductor field effect transistor according to claim 1, characterized in that Method.
６、 少なくとも６５０°Ｃの温度と高い放射密度において動作可能な反転モー ド金属絶縁膜半導体電界効果トランジスターの形成方法であって、その方法は、 約６００にと約１１００にの間の温度に維持されている炭化珪素基体にドーパン トイオンのイオンビームを指向させることにより、−導電型のドープソースとド ープドレーンを反対導電型の炭化珪素のドープ部分に形成する工程を備える、こ とを特徴とする反転モード金属絶縁膜半導体電界効果トランジスター形成方法。6. Reversing mode capable of operating at temperatures of at least 650°C and high radiation densities A method for forming a metal insulating film semiconductor field effect transistor, the method comprising: Dopant the silicon carbide substrate maintained at a temperature between about 600°C and about 1100°C. By directing the ion beam of negative conductivity type doped sources and doped This process comprises forming a doped drain in a doped portion of silicon carbide of opposite conductivity type. A method for forming an inverted mode metal-insulating film semiconductor field-effect transistor, characterized by:
７、 ドープソースとドープドレーンを形成する前記工程は、ｎ−ドープソース とｎ−ドープドレーンを炭化珪素のＰ−ドープ部分に形成する工程を備える、こ とを特徴とする請求項６に記載の反転モード金属絶縁膜半導体電界効果トランジ スター形成方法。7. The above step of forming a doped source and a doped drain is an n-doped source and forming an n-doped drain in the P-doped portion of the silicon carbide. The inversion mode metal insulating film semiconductor field effect transistor according to claim 6, characterized in that Star formation method.
８、 ドープソースとドープドレーンを形成する前記工程は、ｐ−ドープソース とｐ−ドープドレーンを炭化珪素のｎ−ドープ部分に形成する工程を備える、こ とを特徴とする請求項６に記載の反転モード金属絶縁膜半導体電界効果トランジ スター形成方法。8. The above step of forming a doped source and a doped drain is performed by forming a p-doped source and a doped drain. and forming a p-doped drain in the n-doped portion of the silicon carbide. The inversion mode metal insulating film semiconductor field effect transistor according to claim 6, characterized in that Star formation method.
９゜ 少な（とも６５０°Ｃの温度と高い放射密度において動作可能なデプレッ ションモード金属絶縁膜半導体電界効果トランジスターの形成方法であって、そ の方法は、約６００にと約１１００にの間の温度に維持されている炭化珪素基体 にドーパントイオンのイオンビームを指向させることにより、ドープソース及び ドープドレーンと同じ導電型の炭化珪素半導体部分にドープソースとドープドレ ーンとを形成する工程を備える、ことを特徴とするデプレッションモ・−ド金属 絶縁膜半導体電界効果トランジスター形成方法。9° low depreciation (both capable of operating at temperatures of 650°C and high radiation densities) 1. A method for forming a mode metal-insulating film semiconductor field-effect transistor, the method comprising: The method includes a silicon carbide substrate maintained at a temperature between about 600 and about 1100 ℃. By directing an ion beam of dopant ions to the doped source and A doped source and a doped drain are placed in the silicon carbide semiconductor part of the same conductivity type as the doped drain. A depression mode metal characterized by comprising a step of forming a A method for forming an insulating film semiconductor field effect transistor.
１０、 ドープソースとドープドレーンを形成する前記工程は、ｎ−型ドープソ ースとｎ−型ドープド１ノーンをｎ−型化炭化珪素半導体部分に形成する工程を 備え、並びに前記ソースは前記半導体部分より高いキャリヤ濃度を有し、かつ前 記ドレーンは前記半導体部分より高いキャリヤ濃度を有する、ことを特徴とする 請求項９に記載のデプレッションモード金属絶縁膜半導体電界効果トランジスタ ーの形成方法。10. The above process of forming the doped source and doped drain is performed using an n-type doped source. A step of forming a doped base and an n-type doped 1-non on an n-type silicon carbide semiconductor portion. and the source has a higher carrier concentration than the semiconductor portion and The drain has a higher carrier concentration than the semiconductor portion. Depletion mode metal insulating film semiconductor field effect transistor according to claim 9 - Formation method.
１１、 ドープソースとドープドレーンを形成する前記工程は、Ｐ−型ドープソ ースとＰ−型ドープドレーンをＰ−型炭化珪素半導体部分に形成する工程を備え 、並びに前記ソースは前記半導体部分より高いキャリヤ濃度を有し、かつ前記ド レーンは前記半導体部分より高いキャリヤ濃度を有する１、ことを特徴とする請 求項９に記載のデプレッションモード金属絶縁膜半導体電界効果トランジスター の形成方法。11. The above process of forming doped sources and doped drains is performed using P-type doped sources. a step of forming a source and a P-type doped drain in a P-type silicon carbide semiconductor portion. , and the source has a higher carrier concentration than the semiconductor portion, and the source has a higher carrier concentration than the semiconductor portion, and 1, wherein the lane has a higher carrier concentration than the semiconductor portion. Depression mode metal insulating film semiconductor field effect transistor according to claim 9 How to form.
１２、Ｐ−型炭化珪素単一結晶基体と、前記Ｐ−型炭化珪素単−結晶基体にｎ− 型炭化珪素のウェルで形成されたソースと、 前記Ｐ−型炭化珪素単−結晶基体に存在し、前記Ｐ−型炭化珪素単−結晶基体の 領域により前記ソースから分離されているｎ−型炭化珪素のウェルで形成された ドレーンと、前記ソースと前記ドレーンとを分離する前記Ｐ−型炭化珪素単−結 晶基体の領域の上の絶縁体の層と、前記ソースと前記ドレーンとを分離する前記 Ｐ−型炭化珪素単−結晶基体の領域に活性チャンネルを形成する、前記絶縁体層 の上のゲート接点と、並びに ソースオーム接点及びドレーンオーム接点とを、備える、ことを特徴とする反転 モード金属絶縁膜半導体電界効果トランジスター。12. P-type silicon carbide single crystal substrate and n-type silicon carbide single crystal substrate a source formed in a type silicon carbide well; present in the P-type silicon carbide single-crystal substrate; formed of an n-type silicon carbide well separated from the source by a region a drain, and the P-type silicon carbide single crystal separating the source and the drain. a layer of insulator over a region of the crystalline substrate; and a layer of an insulator separating the source and the drain. said insulator layer forming an active channel in a region of a P-type silicon carbide single-crystal substrate; and the gate contact on the An inversion characterized in that it comprises a source ohmic contact and a drain ohmic contact. mode metal-insulator-film-semiconductor field-effect transistor.
１３、更に、導電性多結晶質珪素で形成されたゲート接点を備える、ことを特徴 とする請求項１２に記載の反転モード金属絶縁膜半導体電界効果トランジスター 。13. further comprising a gate contact formed of conductive polycrystalline silicon. The inversion mode metal insulating film semiconductor field effect transistor according to claim 12, wherein .
１４、前記ドレーンは前記ゲートにより取り囲まれ、かつ前記ゲートは前記ソー スにより取り囲まれている、ことを特徴とする請求項１２に記載の反転モード金 属絶縁膜半導体電界効果トランジスター。14, the drain is surrounded by the gate, and the gate is surrounded by the source. 13. The reversal mode metal according to claim 12, characterized in that the metal is surrounded by a Insulating film semiconductor field effect transistor.
１５、前記ソースと前記ゲートは前記ドレーンを取り囲む同心円を構成する、こ とを特徴とする請求項１４に記載の反転モード金属絶縁膜半導体電界効果トラン ジスター。15. The source and the gate form concentric circles surrounding the drain. The inversion mode metal insulating film semiconductor field effect transistor according to claim 14, characterized in that: Jister.
１６゜ Ｐ−型アルファ炭化珪素単一結晶基体と、前記Ｐ−型アルファ炭化珪素 単一結晶基体の上にＰ−型ベータ炭化珪素層と、 前記Ｐ−型ベータ炭化珪素層の上にｎ−型ベータ炭化珪素の活性層と、 前記ロー型ベータ炭化珪素の活性層の残余のキャリヤ濃度より高いキャリヤ濃度 により限定された前記ｎ−型ベータ炭化珪素の活性層にｎ−型ソース領域と、 前記ｎ−型ベータ炭化珪素の活性層の残余のキャリヤ濃度より高いキャリヤ濃度 により限定された前記ｎ−型ベータ炭化珪素の活性層にｎ−型ドレーン領域と、 前記ソース領域の部分と前記ドレーン領域の部分との間に位置しかつ前記Ｐ−型 ベータ炭化珪素層により境界付けされた前記ｎ−型ベータ炭化珪素の活性層にチ ャンネル領域とを備え、前記Ｐ−型ベータ炭化珪素層は、前記ｎ−型ベータ炭化 珪素の活性層に電子的に境するための境界を前記ロー型ベータ炭化珪素の活性層 に対し構成し、 前記ソース領域と前記ドレーン領域は前記ロー型ベータ炭化珪素の活性層の中で 相互に分離されており、前記チャンネル領域に負バイアスを適用すると、ｎ−型 キャリヤの前記チャンネル領域を空乏化し、かつ前記ソース領域と前記ドレーン 領域との間にある前記ｎ−型ベータ炭化珪素の活性層に生じる電流の流れを妨害 する、ことを特徴とするデプレッションモード金属酸化物半導体電界効果トラン ジスタ１７゜ 更に、導電性ポリシリコンで形成されたゲート接点を備える、こ とを特徴とする請求項１６に記載のデプレッションモード金属酸化物半導体電界 効果トランジスター。16゜ P-type alpha silicon carbide single crystal substrate and the P-type alpha silicon carbide a P-type beta silicon carbide layer on a single crystal substrate; an active layer of n-type beta silicon carbide on the P-type beta silicon carbide layer; a carrier concentration higher than the residual carrier concentration of the active layer of the low-type beta silicon carbide; an n-type source region in the n-type beta silicon carbide active layer defined by; a carrier concentration higher than the residual carrier concentration of the n-type beta silicon carbide active layer; an n-type drain region in the n-type beta silicon carbide active layer defined by; located between the source region portion and the drain region portion and the P-type Chipping the active layer of n-type beta silicon carbide bounded by a layer of beta silicon carbide. a channel region, the P-type beta silicon carbide layer has a channel region, and the P-type beta silicon carbide layer has a The active layer of low-type beta silicon carbide provides a boundary for electronically bounding the active layer of silicon. configured for, The source region and the drain region are in the active layer of low-type beta silicon carbide. are separated from each other and applying a negative bias to the channel region results in an n-type depleting the channel region of carriers and depleting the source region and the drain; Interfering with the flow of current generated in the active layer of n-type beta silicon carbide between the regions A depletion mode metal oxide semiconductor field effect transistor characterized by resistor 17゜This further comprises a gate contact made of conductive polysilicon. The depression mode metal oxide semiconductor electric field according to claim 16, characterized in that effect transistor.
１８゜ 前記ドレーン領域は前記ゲート領域により取り囲まれ、かつ前記ゲート 領域は前記ソース領域により取り囲まれている、ことを特徴とする請求項１６に 記載のデプレッションモード金属酸化物半導体電界効果トランジスター。18° The drain region is surrounded by the gate region and the gate region 17. A region according to claim 16, characterized in that the region is surrounded by the source region. A depletion mode metal oxide semiconductor field effect transistor as described.
１９、 前記ソース領域と前記ゲート領域は前記ドレーンを取り囲む同心円を構 成する、ことを特徴とする請求項１８に記載のデプレッションモード金属酸化物 半導体電界効果トランジスター。19. The source region and the gate region form concentric circles surrounding the drain. The depletion mode metal oxide according to claim 18, characterized in that Semiconductor field effect transistor.
２０、Ｐ−型炭化珪素単一結晶基体と、前記Ｐ−型炭化珪素単−結晶基体の上に ｎ−型ベータ炭化珪素の活性層と、 前記ｎ−型ベータ炭化珪素の活性層にｎ−型ベータ炭化珪素ソース領域と、並び に 前記ｎ−型ベータ炭化珪素の活性層にｎ−型ベータ炭化珪素ドレーン領域とを備 え、 前記ロー型ベータ炭化珪素の活性層の部分が、ゲート領域とデプレッション領域 とを構成し、 約２９６にの温度で次の動作特性を有するデプレッションモード金属酸化物半導 体電界効果トランジスターであって、次の特性とは、 少なくとも２５Ｖのドレーン−ソース電圧、かつ−１５Ｖのゲート電圧での安定 なドレーン−電流飽和と、２５Ｖまでのドレーン ソース電圧で４マイクロアン プ（ｍｉ ｃｒｏａｍｐ）より小さい漏洩電流と、２．５Ｖのゲート電圧、かつ ２０Ｖのドレーン−ソース電圧で少なくとも５．３２ｍ５．／ｍｍのトランスコ ンダクタンスとである、ことを特徴とするデプレッションモード金属酸化物半導 体電界効果トランジスター。20, a P-type silicon carbide single crystal substrate, and on the P-type silicon carbide single crystal substrate an active layer of n-type beta silicon carbide; an n-type beta silicon carbide source region arranged in the n-type beta silicon carbide active layer; to The n-type beta silicon carbide active layer is provided with an n-type beta silicon carbide drain region. picture, The active layer portion of the low-type beta silicon carbide is a gate region and a depletion region. constitutes, A depression mode metal oxide semiconductor having the following operating characteristics at a temperature of about 296° C. A field effect transistor has the following characteristics: Stable with drain-source voltage of at least 25V and gate voltage of -15V low drain-to-current saturation and 4 microamps with drain-to-source voltages up to 25V. leakage current smaller than microamp, gate voltage of 2.5V, and At least 5.32m5. with a drain-source voltage of 20V. /mm transco A depletion mode metal oxide semiconductor characterized by an inductance of Body field effect transistor.
２１、Ｐ−型炭化珪素単一結晶基体と、前記Ｐ−型炭化珪素単−結晶基体の上に ｎ−型ベータ炭化珪素の活性層と、 前記ｎ−型ベータ炭化珪素の活性層にｎ−型ベータ炭化珪素ソース領域と、並び に 前記ｎ−型ベータ炭化珪素の活性層にｎ−型ベータ炭化珪素ドレーン領域とを備 え、 前記ｎ−型ベータ炭化珪素の活性層の部分が、ゲート領域とデプレッション領域 とを構成し、 約５７３にの温度で次の動作特性を有するデプレッションモード金属酸化物半導 体電界効果トランジスターであって、次の特性とは、 少なくとも２５Ｖのドレーン−ソース電圧、かつ−１５Ｖのゲート電圧での安定 なドレーン−電流飽和と、２５Ｖまでのドレーン ソース電圧で２３マイクロア ンプより小さい漏洩電流と、 ５．５Ｖのゲート電圧、かつ２０Ｖのドレーン−ソース電圧で少なくとも６．０ ０ｍ５／ｍｍのトランスコンダクタンスとである、ことを特徴とするデプレッシ ョンモード金属酸化物半導体電界効果トランジスター。21, a P-type silicon carbide single crystal substrate, and on the P-type silicon carbide single crystal substrate an active layer of n-type beta silicon carbide; an n-type beta silicon carbide source region arranged in the n-type beta silicon carbide active layer; to The n-type beta silicon carbide active layer is provided with an n-type beta silicon carbide drain region. picture, The active layer portion of the n-type beta silicon carbide is a gate region and a depletion region. constitutes, A depression mode metal oxide semiconductor having the following operating characteristics at a temperature of about 573° C. A field effect transistor has the following characteristics: Stable with drain-source voltage of at least 25V and gate voltage of -15V 23 microamps at drain-to-source voltages up to 25V with low drain-to-current saturation. leakage current smaller than the At least 6.0 with a gate voltage of 5.5V and a drain-source voltage of 20V and a transconductance of 0 m5/mm. mode metal oxide semiconductor field effect transistor.
２２．２−型炭化珪素単一結晶基体と、前記Ｐ−型炭化珪素単−結晶基体の上に ロー型ベータ炭化珪素の活性層と、 前記ロー型ベータ炭化珪素の活性層にｎ−型ベータ炭化珪素ソース領域と、並び に 前記ロー型ベータ炭化珪素の活性層にｎ−型ベータ炭化珪素ドレーン領域とを備 え、 前記ロー型ベータ炭化珪素の活性層の部分が、ゲート領域とデプレッション領域 とを構成し、 約９２３にの温度で次の動作特性を有するデプレッションモード金属酸化物半導 体電界効果ｌ・ランシスターであって、次の特性とは、 少なくとも２５Ｖのドレーン−ソース電圧、かつ−１５Ｖのゲート電圧での安定 なドレーン−電流飽和と、２５Ｖまでのドレーン ソース電圧で１３０マイクロ アンプより小さい漏洩電流と、 ８ｖのゲート電圧、かつ２０Ｖのドレーン−ソース電圧で少なくとも４．８ｍＳ ／ｍｍのトランスコンダクタンスとである、ことを特徴とするデプレッションモ ード金属酸化物半導体電界効果トランジスター。22. On the 2-type silicon carbide single crystal substrate and the P-type silicon carbide single crystal substrate an active layer of low-type beta silicon carbide; An n-type beta silicon carbide source region is arranged in the active layer of low-type beta silicon carbide. to The low-type beta silicon carbide active layer is provided with an n-type beta silicon carbide drain region. picture, The active layer portion of the low-type beta silicon carbide is a gate region and a depletion region. constitutes, A depletion mode metal oxide semiconductor having the following operating characteristics at a temperature of about 923° C. The following characteristics of the body field effect L Runsister are: Stable with drain-source voltage of at least 25V and gate voltage of -15V 130 microns at drain-to-source voltages up to 25V with high drain-to-current saturation Leakage current smaller than the amplifier, At least 4.8 mS with 8V gate voltage and 20V drain-source voltage /mm transconductance. metal oxide semiconductor field effect transistor.
２３、少なくとも６５０°Ｃの温度と高い放射密度において動作可能な金属酸化 物半導体電界効果トランジスターの形成する方法であって、その方法は、 ａ）単一結晶炭化珪素基体の上に絶縁体表面層を形成する工程と、 ｂ）前記絶縁体表面層にゲート接点材料を選択的に被着させる工程と、 Ｃ）約６００にと約１１００ Ｋとの間の温度に維持されている前記炭化珪素基 体にドーパントイオンのイオンビームを指向させることにより、前記炭化珪素基 体に所望の導電型のドープソースとドープドレーンとを形成する工程と、並びに ｄ）ソース接点とドレーン接点とを被着させる工程とを、備える金属酸化物半導 体電界効果トランジスター形成方法。23. Metal oxidation capable of operating at temperatures of at least 650°C and high radiation densities A method for forming a semiconductor field effect transistor, the method comprising: a) forming an insulator surface layer on a single crystal silicon carbide substrate; b) selectively depositing a gate contact material on the insulator surface layer; C) the silicon carbide group being maintained at a temperature between about 600 and about 1100 K; By directing an ion beam of dopant ions to the body, the silicon carbide group is forming doped sources and doped drains of desired conductivity type in the body; d) depositing a source contact and a drain contact. Method for forming field effect transistors.
２４、絶縁体表面の前記形成工程は前記炭化珪素基体の上に窒化珪素の層を形成 する工程を備える、ことを特徴とする請求項２３に記載の金属酸化物半導体電界 効果トランジスター形成方法。24. The step of forming the insulator surface forms a layer of silicon nitride on the silicon carbide substrate. The metal oxide semiconductor electric field according to claim 23, further comprising the step of Effect transistor formation method.
２５、絶縁体層を形成する前記工程は前記炭化珪素基体の上に２酸化珪素表面層 を形成する、ことを特徴とする請求項２３に記載の金属酸化物半導体電界効果ト ランジスター形成方法。25. The step of forming an insulator layer includes forming a silicon dioxide surface layer on the silicon carbide substrate. 24. The metal oxide semiconductor field effect transistor according to claim 23, wherein How to form a lungister.
手 続 補 正 書（方式） 平成 ３年 １月３０日Supplementary Procedures (Method) January 30, 1991
Claims (1)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11356487A | 1987-10-26 | 1987-10-26 | |
| US113,564 | 1987-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03501670A true JPH03501670A (en) | 1991-04-11 |
| JP2644028B2 JP2644028B2 (en) | 1997-08-25 |
Family
ID=22350162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63509172A Expired - Lifetime JP2644028B2 (en) | 1987-10-26 | 1988-10-26 | Silicon carbide MOSFET |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0386085A4 (en) |
| JP (1) | JP2644028B2 (en) |
| KR (1) | KR0137966B1 (en) |
| CA (1) | CA1313571C (en) |
| WO (1) | WO1989004056A1 (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465249A (en) * | 1991-11-26 | 1995-11-07 | Cree Research, Inc. | Nonvolatile random access memory device having transistor and capacitor made in silicon carbide substrate |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| JP3146694B2 (en) * | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | Silicon carbide MOSFET and method of manufacturing silicon carbide MOSFET |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
| FR2707425A1 (en) * | 1993-07-09 | 1995-01-13 | Thomson Csf | Structure of semiconductor material, application to the production of a transistor and method of production |
| US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| DE19712561C1 (en) * | 1997-03-25 | 1998-04-30 | Siemens Ag | Silicon carbide semiconductor device e.g. lateral or vertical MOSFET |
| US5969378A (en) * | 1997-06-12 | 1999-10-19 | Cree Research, Inc. | Latch-up free power UMOS-bipolar transistor |
| US6121633A (en) * | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
| JP5098295B2 (en) | 2006-10-30 | 2012-12-12 | 株式会社デンソー | Method for manufacturing silicon carbide semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281764A (en) * | 1985-10-07 | 1987-04-15 | Agency Of Ind Science & Technol | Manufacture of silicon carbide device |
| JPS62136077A (en) * | 1985-12-10 | 1987-06-19 | Nec Corp | Semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1073110B (en) * | 1957-08-16 | 1960-01-14 | General Electric Company, Schenectady, N Y (V St A) | Process for the production of rectifying or ohmic connection contacts on silicon carbide bodies |
| US3254280A (en) * | 1963-05-29 | 1966-05-31 | Westinghouse Electric Corp | Silicon carbide unipolar transistor |
| US3577285A (en) * | 1968-03-28 | 1971-05-04 | Ibm | Method for epitaxially growing silicon carbide onto a crystalline substrate |
| US3662458A (en) * | 1969-06-20 | 1972-05-16 | Westinghouse Electric Corp | Electrical contact for silicon carbide members |
| US4032961A (en) * | 1974-10-16 | 1977-06-28 | General Electric Company | Gate modulated bipolar transistor |
| US3975648A (en) * | 1975-06-16 | 1976-08-17 | Hewlett-Packard Company | Flat-band voltage reference |
| US4028149A (en) * | 1976-06-30 | 1977-06-07 | Ibm Corporation | Process for forming monocrystalline silicon carbide on silicon substrates |
| US4582561A (en) * | 1979-01-25 | 1986-04-15 | Sharp Kabushiki Kaisha | Method for making a silicon carbide substrate |
| JPS567479A (en) * | 1979-06-29 | 1981-01-26 | Toshiba Corp | Field-effect type semiconductor device |
| DE3208638A1 (en) * | 1982-03-10 | 1983-09-22 | Siemens AG, 1000 Berlin und 8000 München | SILICON CARBIDE LUMINESCENCE DIODE |
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
-
1988
- 1988-10-25 CA CA000581146A patent/CA1313571C/en not_active Expired - Lifetime
- 1988-10-26 JP JP63509172A patent/JP2644028B2/en not_active Expired - Lifetime
- 1988-10-26 WO PCT/US1988/003793 patent/WO1989004056A1/en not_active Application Discontinuation
- 1988-10-26 EP EP19880909938 patent/EP0386085A4/en not_active Withdrawn
-
1989
- 1989-06-26 KR KR89701157A patent/KR0137966B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281764A (en) * | 1985-10-07 | 1987-04-15 | Agency Of Ind Science & Technol | Manufacture of silicon carbide device |
| JPS62136077A (en) * | 1985-12-10 | 1987-06-19 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1313571C (en) | 1993-02-09 |
| EP0386085A1 (en) | 1990-09-12 |
| EP0386085A4 (en) | 1990-11-28 |
| WO1989004056A1 (en) | 1989-05-05 |
| KR890702245A (en) | 1989-12-23 |
| KR0137966B1 (en) | 1998-06-01 |
| JP2644028B2 (en) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812832B2 (en) | Semiconductor polycrystalline diamond electronic device and method of manufacturing the same | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| JP3146694B2 (en) | Silicon carbide MOSFET and method of manufacturing silicon carbide MOSFET | |
| US5776837A (en) | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures | |
| US5506421A (en) | Power MOSFET in silicon carbide | |
| US5459107A (en) | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures | |
| US5635732A (en) | Silicon carbide LOCOS vertical MOSFET device | |
| US4036672A (en) | Method of making a junction type field effect transistor | |
| WO2019101009A1 (en) | Preparation method for sic-based umosfet, and sic-based umosfet | |
| JPS598375A (en) | Insulated gate field-effect transistor | |
| JPS62286283A (en) | Semiconductor device | |
| JPH03501670A (en) | Silicon carbide MOSFET | |
| JPH11297712A (en) | Formation method for compound film and manufacture of semiconductor element | |
| JP2000312008A (en) | Silicon carbide electrostatic induction transistor and manufacture thereof | |
| JPH0481345B2 (en) | ||
| JPH0350771A (en) | Semiconductor device | |
| JPH06209015A (en) | Diamond junction type field-effect transistor and its manufacture | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| JPH0196961A (en) | High breakdown voltage mis transistor and manufacture thereof | |
| CA1312148C (en) | Metal-semiconductor field-effect transistor formed in silicon carbide | |
| JPS6157714B2 (en) | ||
| JPH06314791A (en) | Manufacture of silicon carbide semiconductor device | |
| JPH0556849B2 (en) | ||
| JPS5823924B2 (en) | hand tai souchi no seizou houhou | |
| JPS6351677A (en) | Semiconductor device provided with junction-type effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |