JPH0348711Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案は電力、ガス、水道等の使用料を一定
時間毎に計測記録し、その計測データを計算機で
分析するロードサーベイ装置にかかり、特にロー
ドサーベイメータとデータ集収用のコレクタカー
トリツジから構成される電力用ロードサーベイ装
置に関する。

〔考案の技術的背景〕

従来から広く用いられている電力用ロードサー
ベイ装置の構成を第１図に示す。ロードサーベイ
装置はロードサーベイメータ１００と、これに着
脱可能に装着されたメモリカートリツジ２００と
から構成される。

ここで、ロードサーベイメータ１００は次の各
部材から形成される。負荷電圧V_Lを計測に適す
る値に変換する電圧変換機１０１、負荷電流I_Lを
計測に適する値に変換する電流変換機１０２、変
換された負荷電圧電流信号を乗算する乗算器１０
３、乗算された信号を積分する積分器１０４、積
分器１０４からの出力電圧を周波数に変換する
Ｖ／Ｆ変換器１０５、Ｖ／Ｆ変換器１０５からの
周波数を適当な比率で分周する分周器１０６、分
周器１０６からのパルスを計数し時限毎に計数内
容を出力したのちゼロクリアするラステートバツ
フア付のカウンタ１０７、機器番号を出力する
ID設定器１０８、一定時間毎に起動しカウンタ
１０７やID設定部１０８のデータをメモリカー
トリツジ２００へ出力する等の制御をおこなう
CPU（中央処理ユニツト）１１０、メモリカート
リツジ２００との信号の授受をおこなうインター
フエースとしての入力回路１１２および入出力回
路１１３、ロードサーベイメータ１００各部に電
源を供給しメモリカートリツジ２００の接続時に
はメモリカートリツジ２００にも電流を供給する
停電補償用の電池付の電源回路１１４で構成され
る。

一方メモリカートリツジ２００は次の部材から
構成されている。ロードサーベイメータ１００と
のデータの授受をおこなう入出力回路２０２，２
０３、年、月、日、時、分を刻む時計回路２０
４、ロードサーベイメータ１００からのデータを
記憶するメモリ回路２０５、メモリカートリツジ
２００がロードサーベイメータ１００と切離され
ている時、時計回路２０４を動作させ、またメモ
リ回路２０５の記憶データ内容を保持するための
データ保持用電池２０６とから構成される。

次に第１図に示す従来のロードサーベイ装置の
動作について説明する。電圧変換器１０１、電流
変換器１０２、乗算器１０３、積分器１０４、
Ｖ／Ｆ変換器１０５および分周器１０６は電力・
周波数変換部を構成しており、この電力・周波数
変換部からのパルスはカウンタ１０７によつてカ
ウントされる。一方CPU１１０はメモリカート
リツジ２００の時計回路２０４からの基準信号に
よつて一定時間毎に動作し、カウンタ１０７のカ
ウンタ値を読み込みカウンタ１０７の内容をクリ
アしたのちメモリカートリツジ２００内のメモリ
回路２０５へその読み込んだカウント値を書き込
む。またCPU１１０はメモリ回路２０５へカウ
ント値のほかに他のデータたとえばID設定部１
０８に設定されているID番号および時計回路２
０４（この時計回路２０４は万年カレンダを内蔵
している。）から年月日のデータを定期的に読み
出し書き込みをおこなう。

たとえば１日１回０時０分に年月日およびID
番号を書きこみその後15分毎にカウント値を書き
込むような動作をおこなう場合にはメモリのデー
タ配置は第２図に示すようになる。

またCPU１１０の動作に着目すると１日１回
おこなわれる“１日毎書込動作”と15分毎におこ
なわれる“15分毎書込動作”とが第３図に示すフ
ローチヤートのようにおこなわれる。

そして、ロードサーベイメータ１００とメモリ
カートリツジ２００とはセツトで設置されるが、
データ回収時にはメモリカートリツジ２００は取
り外すことが可能な構造としてあるので、データ
回収時にはメモリカートリツジ２００をロードサ
ーベイメータ１００から取り外し新しいメモリカ
ートリツジ２００と交換するような方法で装置を
運用し、回収されたメモリカートリツジ２００は
図示しにいセンタ装置によつてメモリ回路２０５
に格納されたデータが読み出され、そのデータは
計算機によつて分析される。

〔背景技術の問題点〕

このようなロードサーベイ装置ではロードサー
ベイメータ１００のCPU１１０は年月日の読み
込み時や年月日、ID番号、カウント値のメモリ
２０５への書き込み時にはロードサーベイメータ
１００側からメモリカートリツジ２００をアクセ
スすることになる。

上述の説明から明らかなようにメモリカートリ
ツジ２００は一定期間毎に交換されるため、この
交換時にCPU１１０がメモリカートリツジ２０
０をアクセスしていると、メモリカートリツジ２
００がそのコネクタ部でロードサーベイメータ１
００と外れる瞬間にノイズが発生しメモリ回路２
０５あるいは時計回路２０４のデータが破壊する
可能性がある。そこでこれを防止するために
CPU部１１０の動作表示ランプあるいはメモリ
カートリツジ２００の脱着禁止表示ランプを付け
て回収員にランプ点灯中はメモリカートリツジ２
００の脱着をさけてもらうよう指示していた。し
かしこのような装置を用いても、回収員がメモリ
カートリツジ２００を交換しようとした瞬間にラ
ンプが点灯することもあり必ずしも完全とはいい
がたく、回収員に不安を与える原因となつてい
た。

〔考案の目的〕

この考案の目的は、ロードサーベイメータから
メモリカートリツジの着脱を任意の時間におこな
うことができ、しかもその着脱に当つてノイズの
影響によりメモリカートリツジ内のデータを破壊
することのないロードサーベイ装置を提供するに
ある。

〔考案の概要〕

この考案は上記目的を達成するために、被測定
電気量の計算値を所望の期間毎に出力するロード
サーベイメータと、前記計算値を格納するメモリ
回路と前記ロードサーベイメータに計時情報を与
える時計回路とを備え前記ロードサーベイメータ
に着脱可能に装着されたメモリカートリツジとか
らなるロードサーベイ装置において、前記メモリ
カートリツジの着脱を検出し脱落時には所望の信
号を出力する手段を設け、この信号の出力時には
前記メモリ回路と前記時計回路に対する前記ロー
ドサーベイメータからのアクセス動作を中断する
ことを特徴としている。

〔発明の実施例〕

以下この考案の実施例を図面に基づいて詳細に
説明する。

第４図はこの考案の一実施例を示す構成図であ
る。なお第４図と第１図との構成図の比較におい
て第４図に示す300番台および400番台の番号はそ
れぞれ第１図における100番台および200番台の番
号に対応する。たとえば３０１は１０１に、４０
２は２０２にそれぞれ対応し、以下同様である。
したがつて第１図において説明したと同一部分の
構成およびその動作については説明を省略する。

この考案の構成は第１図に示した従来の構成に
加えて、メモリカートリツジ４００の着脱を検出
し脱落時には所望の信号を出力する手段３１５，
３１６，３１７を追加した構成となつている。

このような手段の一例として、第４図ではメモ
リカートリツジ４０４をロードサーベイメータ３
００に着脱自在に固定する機械的ロツク機構３１
５と、このロツク機構３１５のロツクまたはアン
ロツクに応じて開閉するスイツチ３１６と、この
スイツチ３１６の開閉に応じた電気信号をCPU
部３１０に伝送する入力回路３１７を設けてい
る。

第５図は機械的ロツク機構３１５を用いてメモ
リカートリツジ４００をロードサーベイメータ３
００に装着する状態を説明するための図である。
メモリカートリツジ４００の側壁に設けられたロ
ツク用凹部４１０にロツク機構３１５を挿入して
ロードサーベイメータ３００に固定し、ロツクを
解除しなければメモリカートリツジ４００を外せ
ないような構造となつている。またこのロツク機
構３１５に連動したスイツチ３１６によつてカー
トリツジ４００のロツク状態を電気信号に変換で
きるようになつている。

この電気信号は入力回路３１７を介してCPU
部１１０に伝送されロツクおよびアンロツク状態
に応じた制御がおこなわれるようになつている。
CPU部１１０は一定時間毎に“１日毎書込み動
作”ないしは“15分毎書込み動作”をおこなうが
その時年月日を読み組むルーチンあるいは年月
日、ID番号、カウント値をメモリ回路４０５へ
書き込むルーチンのようにCPU部３１０がメモ
リカートリツジ４００をアクセスするルーチンに
おいて、前述したメモリカートリツジ４００の着
脱に応じて出力される所望の信号の有無を随時チ
エツクする処理ソフトを追加し、それをチエツク
しながらメモリカートリツジ４００をアクセスす
る。

そしてもしロツク機構３１５が解除された場合
にはCPU部３１１はただちにメモリカートリツ
ジ４００との入出力回路４０２，４０３を制御し
メモリカートリツジ４００への出力信号をパツシ
グにする。したがつてメモリカートリツジ４００
の交換によるデータの破壊を防止することができ
る。このようにメモリカートリツジ４００を機械
的にロツクし、ロツクを解除しなければメモリカ
ートリツジ４００が取り外せないような構造をな
つている。

ロツク機構３１５には連動して動作するスイツ
チ３１６がついており、ロツクの状態をたたちに
検出できるようにし、ロツクが解除されてから実
際にメモリカートリツジ４００の外されるまでの
タイムラグを利用してメモリカートリツジ４００
とロードサーベイメータ３００との間のインター
フエイスをパツシブにし、データの破壊を防止し
ている。このタイムラグを充分に取るための好ま
しいロツク機構３１５の例を第６図に示す。機械
的なロツクを解除するためにはレバー３１５ａを
図中に矢印で示すようにＡ→Ｂ→Ｃまで動かす必
要がある。

一方ロツク解除の出力信号はＡ→Ｂの間で発生
するようにしておく。このようにすればレバー３
１５ａがＢ→Ｃの間を動く間のタイムラグを利用
して確実にメモリカートリツジ４００とロードサ
ーベイメータ３００との間のインターフエイスを
パツシブ状態に制御することができる。

〔考案の効果〕

以上実施例に基づいて詳細に説明したように、
この考案ではメモリカートリツジの着脱を検出し
てその脱落時には所望の信号を出力する手段を設
けてその信号の出力の有無を検知しながらメモリ
カートリツジに対するアクセス動作をおこなうよ
うにし、脱落時にはこのアクセス動作を中断する
ようにしたので、CPUの動作中にメモリカート
リツジをロードサーベイメータから外してもデー
タを破壊することがないため、作業員は任意の時
間にメモリカートリツジを交換することができ
る。また従来のようにCPUの動作表示あるいは
メモリカートリツジの脱着禁止表示を必要としな
いため作業員に余分に負荷がかかることは無くな
る。

【図面の簡単な説明】

第１図は従来のロードサーベイ装置の構成図、
第２図はメモリカートリツジ内のメモリ回路のデ
ータ配置を示す図、第３図はロードサーベイメー
タの基本動作の一例を示すフローチヤート、第４
図はこの考案の一実施例を示すロードサーベイ装
置の構成図、第５図はロードサーベイメータにメ
モリカートリツジを装着する状態を説明するため
の図、第６図はこの考案に用いられる機械的ロツ
ク機構の詳細構造の一例を示す図である。 ３００……ロードサーベイメータ、３１５……
機械的ロツク機構、３１６……スイツチ、３１７
……入力回路、４００……メモリカートリツジ、
４０４……時計回路、４０５……メモリ回路。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 被測定電気量の計算値を所望の期間毎に出力
   するロードサーベイメータと、前記計算値を格
   納するメモリ回路と前記ロードサーベイメータ
   に計時情報を与える時計回路とを備え前記ロー
   ドサーベイメータに着脱可能に装着されたメモ
   リカートリツジとからなるロードサーベイ装置
   において、前記メモリカードリツジの着脱を検
   出し脱落時には所望の信号を出力する手段を設
   け、この信号の出力時には前記メモリ回路と前
   記時計回路に対する前記ロードサーベイメータ
   からのアクセス動作を中断することを特徴とす
   るロードサーベイ装置。 ２ 前記手段が前記ロードサーベイメータと前記
   メモリカートリツジとを着脱自在に固定する機
   械的ロツク機構と、このロツク機構のロツクま
   たはアンロツクに応じて開閉するスイツチと、
   このスイツチの開閉に応じた電気信号を前記ロ
   ードサーベイメータを制御する制御部に伝送す
   る入力回路とから構成されることを特徴とする
   実用新案登録請求の範囲第１項記載のロードサ
   ーベイ装置。