JPH0346230A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0346230A
JPH0346230A JP18146789A JP18146789A JPH0346230A JP H0346230 A JPH0346230 A JP H0346230A JP 18146789 A JP18146789 A JP 18146789A JP 18146789 A JP18146789 A JP 18146789A JP H0346230 A JPH0346230 A JP H0346230A
Authority
JP
Japan
Prior art keywords
tungsten
interface
opening
selectively grown
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18146789A
Other languages
English (en)
Inventor
Toshiki Hamashima
濱嶋 俊樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18146789A priority Critical patent/JPH0346230A/ja
Publication of JPH0346230A publication Critical patent/JPH0346230A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関する。特に、開口
部にタングステンを選択成長させる工程を有する半導体
装置の製造方法に関する。本発明は例えば、SRAM等
の半導体装置であって、高集積化したものの製造方法と
して好適に用いることができる。
〔発明の概要〕
本発明は、下地材料上の絶縁膜の開口部底部にタングス
テンを選択成長させ、下地材料とタングステンとの界面
に窒素をイオン注入し、その後更に上部開口部にタング
ステンを選択成長させることによって、下地材料とタン
グステンとの界面における両者の反応に起因する不都合
を防止して、信頼性の高い半導体装置を得られるように
したものである。
〔従来の技術〕
従来より、半導体装置の分野において、絶縁膜にコンタ
クトホールやピアホールとして開口部を形成し、この開
口部を埋め込むことが行われている。
このような背景で、特に近年の半導体素子の微細化、高
集積化に伴い、高アスペクト比の開口部の穴埋め平坦化
技術が必要となっている。
これを実現する方法のひとつに、タングステンの選択成
長技術、特にタングステンの選択CVDを用い、開口部
のみにタングステンを成長させ、穴埋め平坦化を行う技
術がある。
選択タングステン成長技術は、フン化タングステン等か
ら得るタングステンがシリコンや金属等の特定の材質上
にのみ成長が可能であるため、配線形成技術として注目
されている。
〔発明が解決しようとする問題点〕
ところが、下地材料によっては、この上にタングステン
を選択成長させると、両者の界面において両者が反応し
、これに伴って不都合が生じることがある。
例えば、シリコン系材料上にタングステンの選択成長を
行うと、高温で熱処理を行ったときなどに、開口部に埋
め込んだタングステンと、下地のシリコンとが反応し、
このため接合リークを起こしたすし、半導体素子の劣化
(場合によっては素子の破壊〉を引き起こすおそれがあ
る。例えば第2図に示すのは、シリコン基板11のソー
ス/ドレイン領域10のコンタクトをとるため、シリコ
ン基vi11上の絶縁膜12(層間膜をなす)にコンタ
クトホールとして開口部3を形成し、これにタングステ
ン14を選択成長させた場合であるが、ソース/ドレイ
ン領域12とタングステン14との界面でシリコンとタ
ングステンとが反応し、図に符号IAで示す(特にハン
チングを付した)如く両者の反応層が生じて、い、わゆ
るスパイクが生じることがあった。
また、同じ様な現象として、アルミニウム系材料上にタ
ングステンの選択成長を行うと、一方の材料に他方が吸
収されて、場合によっては断線に至ることがあった。
本発明は上記問題点を解決して、タングステンを選択成
長させる場合に下地材料との反応、例えば高温の熱処理
時における下地材料とタングステンの反応等に伴う不都
合を解消して、信頼性の高い半導体装置を得ることがで
きる半導体装置の製造方法を提供せんとするものである
〔問題点を解決するための手段〕
上記目的を達成するため、本発明の半導体装置の製造方
法は、下地材料上に形成した絶縁膜に開口部を形成し、
該開口部の底部にタングステンを選択成長させ、上記下
地材料とタングステンとの界面に窒素をイオン注入し、
その後更に上記開口部へのタングステンの選択成長を行
う構成とする。
本発明において、下地材料とは、タングステンの選択成
長を行うことにより、両者が反応し、不都合を生じうる
材料である。例えば、シリコン系材料(シリコン、シリ
コン含有合金、シリコン化合物、あるいはこれらいずれ
かを成分とするもの)アルミニウム系材料(アルもニウ
ム、アルミニウム含有合金、アルミニウム化合物、ある
いはこれらいずれかを成分とするもの)などである。
本発明において、下地材料上に形成する絶縁膜は任意で
ある。例えば、Sin、や、不純物(リンやホウ素、あ
るいはヒ素など)を含有するガラスで形成することがで
きる。
本発明において、タングステンの選択成長は、例えばタ
ングステンのフン化物を使う手段など適宜の手段による
ことができ、また、窒素のイオン注入も、任意の手段を
用いることができる。なお、本発明において窒素をイオ
ン注入する「下地材料とタングステンとの界面」とは、
該界面付近をも含むものである。
〔作 用〕
本発明によれば、下地材料とタングステンとの界面に窒
素をイオン注入するので、界面における窒化物の生成に
より、下地材料とタングステンとの界面での反応が抑制
され、両者の反応に伴う不都合が解消される。
〔実施例〕
次に本発明の実施例について説明する。但し、当然のこ
とであるが、本発明は以下述べる実施例により限定され
るものではない。
この実施例は、本発明を、高集積化したSRAMの製造
プロセスにおいて、シリコン系材料上に設けたアスペク
ト比の高い開口部を選択成長タングステンにより埋め込
む場合に、本発明を適用したものである。
本実施例は、第1図に示すように、シリコン系材料1で
あるシリコン基板上に形成した絶縁膜2に開口部3を形
成し、該開口部3の底部に第1図(a)に図示の如くタ
ングステン4を選択成長させ、次いで上記シリコン系材
料1とタングステン4との界面に、第1図(b)に矢印
で模式的に示す如く窒素をイオン注入し、第1図(b)
に示すような窒素化部分5を形成する。
その後更に上記開口部3へのタングステン4の選択成長
を行って、第1図(C)の如き構造を得、半導体装置を
形成する。
特に本実施例においては、第1図(a)の工程において
、フン化タングステンガスを用いて、1000人程度0
膜厚でシリコン系材料1上にタングステン4を選択成長
させるようにした。本実施例においては、この程度の薄
い膜厚とすることによって、下地層の、例えばゲート電
極に悪影響を与えることなく、次の第1図(b)の工程
でシリコン系材料1とタングステン4との界面に窒素化
部分5である窒化タングステン層を形成することができ
、かつ、該タングステン4の薄膜の上部は第1図(b)
に示すとおりタングステンの形のままであるように設定
できたものである。即ち、一般に、イオン注入により打
ち込まれる窒素は、タングステンの表面には打ち込まれ
る量が少ないため、タングステンの選択成長性は保持さ
れるのであり、本実施例はこのように構成した。なお、
選択性を十分にしておく条件で、更に酸素を打ち込むこ
とで、バリヤ性は一層強化されると考えられるので、こ
れに酸素のイオン注入工程を併用してもよい。
本実施例ではその後更にタングステンの選択成長を続け
る。これにより穴埋め平坦化を達成する。
上記のように本実施例にあっては、タングステンの選択
CVD法により、シリコン系材料1上にタングステンを
成長させて開口部(コンタクトホール)のイオン注入に
より窒素(N)をW/Si界面に打ち込み、その後更に
タングステン成長を続け、穴埋めを完成させるので、穴
埋めの後に例えば高温熱処理を要する場合にも、窒素化
合物5(WNX等の窒化物)の存在により、シリコン系
材料1とタングステン4との界面におけるWとSiの反
応を抑止できる。
〔発明の効果〕
上述の如く本発明によれば、タングステンを選択成長さ
せる場合に下地材料との反応、例えば高温の熱処理時に
おける下地材料とタングステンの反応等に伴う不都合を
解消して、信頼性の高い半導体装置を得ることができる
という効果をもたらすことができる。
【図面の簡単な説明】
第1図(a)〜(C)は、本発明の一実施例の工程を断
面図で示すものである。第2図は、従来技術を示す図で
ある。 1・・・下地材料(シリコン系材料)、2・・・絶縁膜
、3・・・開口部、4・・・選択成長タングステン、5
・・・窒素化部分。

Claims (1)

  1. 【特許請求の範囲】 1、下地材料上に形成した絶縁膜に開口部を形成し、 該開口部の底部にタングステンを選択成長させ、上記下
    地材料とタングステンとの界面に窒素をイオン注入し、 その後更に上部開口部へのタングステンの選択成長を行
    う 半導体装置の製造方法。
JP18146789A 1989-07-13 1989-07-13 半導体装置の製造方法 Pending JPH0346230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18146789A JPH0346230A (ja) 1989-07-13 1989-07-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18146789A JPH0346230A (ja) 1989-07-13 1989-07-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0346230A true JPH0346230A (ja) 1991-02-27

Family

ID=16101265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18146789A Pending JPH0346230A (ja) 1989-07-13 1989-07-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0346230A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180010240A (ko) 2015-05-29 2018-01-30 가부시키가이샤 사이게임스 유저 입력의 조작성을 향상시키는 프로그램, 게임 시스템, 전자 장치, 서버 및 게임 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180010240A (ko) 2015-05-29 2018-01-30 가부시키가이샤 사이게임스 유저 입력의 조작성을 향상시키는 프로그램, 게임 시스템, 전자 장치, 서버 및 게임 제어 방법

Similar Documents

Publication Publication Date Title
US4558507A (en) Method of manufacturing semiconductor device
US4784973A (en) Semiconductor contact silicide/nitride process with control for silicide thickness
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
JPS63160328A (ja) 半導体装置の製造方法
JP2519837B2 (ja) 半導体集積回路およびその製造方法
JP2892421B2 (ja) 半導体素子の製造方法
KR920003414A (ko) 고융점금속 성장방법
JPH0346230A (ja) 半導体装置の製造方法
JPS6362107B2 (ja)
JPH0945900A (ja) Mis型fetおよびその製造方法
JP2000228405A (ja) 半導体材料の2つの領域間に界面領域を形成する方法および半導体装置
JP2720567B2 (ja) 半導体装置の製造方法
JPH01298717A (ja) 半導体装置の製造方法
JPH01173714A (ja) ブリツジ接点の形成方法
JPH03127825A (ja) コンタクトホールの埋め込み方法
JPS60105227A (ja) 半導体装置の製造方法
JPH04264720A (ja) 配線形成方法
JPH07263373A (ja) 半導体装置の製造方法
JPH0831468B2 (ja) 半導体装置の製造方法
JPS60198813A (ja) 半導体への不純物拡散法
JPS63155745A (ja) コンタクトホ−ルへの金属埋込み方法
JPH012361A (ja) 半導体装置の製造方法
JPH06236883A (ja) 半導体素子用の配線形成方法
JPH01233726A (ja) 半導体装置の製造方法
JPH03165525A (ja) 半導体装置の製造方法