JPH0342033B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は少くとも複合同期信号を含む到来ビデ
オ信号を供給するビデオ信号処理段と、このビデ
オ信号処理段に接続され前記複合同期信号を発生
する同期信号分離段と、この同期信号分離段に結
合され前記複合同期信号に存在するライン同期信
号にほぼ同期するライン基準信号を発生するライ
ン同期回路と、前記ビデオ信号処理段に結合され
到来ビデオ信号中の雑音を検出すると共に検出さ
れた雑音信号に応じて種々の回路部分の切換えを
行う雑音検出器とを具え、この雑音検出器は到来
ビデオ信号を徴分すると共にライン信号の発生中
検出雑音信号を増幅する雑音分離段及び増幅した
雑音信号から取出した切換信号を供給する出力段
を有する画像表示装置に関するものである。

この種画像表示装置はヨーロツパ特許出願第
59379号明細書に記載されている。このヨーロツ
パ特許出願明細書に記載されているテレビジヨン
受像機ではその多数の回路部分を切換えて多量の
雑音受信時に表示される画像を改善するようにし
ている。この目的のため到来ビデオ信号を、これ
が同期信号分離段に供給される前に遅延するよう
にしている。従つてライン同期信号は遅延した信
号により発生させる。ライン同期信号の発生中微
分により得た雑音を増幅し、その後増幅した雑音
信号を半波整流して直流電圧を発生させる。この
直流電圧の値は、ビデオ信号に含まれる雑音の量
に依存する。この直流電圧によつて、これが予定
値以上になると上述した切換えを行う。ビデオ信
号を微分すると遅延しないライン周期パルスの両
端部の発生中妨害パルスを発生する。従つてこの
遅延により上記ライン同期パルスの前縁の発生中
妨害パルスを除去するが、後縁により発生する妨
害パルスは半波整流により除去することができ
る。

雑音が多量に存在する場合には従来の装置の同
期信号分離段では雑音分離段に対して好適なライ
ン信号を発生させることはできない。かくして得
たライン信号は、これが弱い場合例えば反射によ
り到来ビデオ信号に対し時間的にずれるため、雑
音と、ビデオ信号の高いスペクトル即ち輝度成
分、特にクロミナンス（色）成分とを区別し得
ず、その結果雑音検出器は信頼し得る情報を発生
することはできない。又、ライントレース周期中
に発生する妨害パルスの振幅が大きい場合にも雑
音分離段に対し信号を発生させることができる。

本発明の目的は、雑音分離段が作動する時間間
隔を信頼性をもつて決めることのできる上述した
種類の画像表示装置を提供せんとするにある。

本発明は少くとも複合同期信号を含む到来ビデ
オ信号を供給するビデオ信号処理段と、このビデ
オ信号処理段に結合され前記複合同期信号を発生
する同期信号分離段と、この同期信号分離段に結
合され前記複合同期信号に存在するライン同期信
号にほぼ同期するライン基準信号を発生するライ
ン同期回路と、前記ビデオ信号処理段に結合され
到来ビデオ信号中の雑音を検出すると共に検出さ
れた雑音信号に応じて種々の回路部分の切換えを
行う雑音検出器とを具え、この雑音検出器は到来
ビデオ信号を微分すると共にライン信号の発生中
検出雑音信号を増幅する雑音分離段及び増幅した
雑音信号から取出した切換信号を供給する出力段
を有する画像表示装置において、前記雑音分離段
とライン同期回路との間に、サンプリングパルス
を発生するパルス整形器を設け、該サンプリング
パルスは、前記ライン基準信号から作動時のライ
ン同期周期中に取出して発生させると共にその持
続幅を前記ライン同期周期の持続幅よりも短かく
し、このサンプリングパルスによりその発生中前
記雑音分離段を作動させるようにし、前記雑音検
出器は雑音分離段に結合された計数装置を具える
ようにしたことを特徴とする。

本発明は、極めて多量の雑音を受信した際ライ
ン同期回路によつても、そのフライホイール効果
のため、安定且つ信頼し得るライン基準信号、従
つて信頼し得るサンプリングパルスを発生し得る
と云う事実を基として成したものである。その理
由はこのサンプリングパルスが到来ビデオ信号に
対する時間の固定された時間間隔の各ライン周期
に発生し、この時間間隔内においてこの信号が輝
度及びクロミナンス成分を含まないからである。

雑音及びビデオ信号成分の区別をより確実に行
うために本発明によれば雑音分離段に供給された
到来ビデオ信号の高周波成分を抑圧する積分器を
更に設けるようにする。

本発明の好適な例では同期進行分離段に接続さ
れ複合同期信号に存在するフイールド同期信号を
取出すフイールド同期信号分離段と、このフイー
ルド同期信号分離段に接続され到来フイールド同
期信号にほぼ同期するフイールド基準信号を発生
するフイールド同期回路とを更に具える画像表示
装置において、前記計数装置は、雑音分離段によ
り増幅された雑音信号が予定値以上となる回数を
計数すると共に計数された回数がフイールドトレ
ース周期の予定数のライン周期中に予定値に到達
する際に出力段から切換信号を生ぜしめるフイー
ルド同期回路にも接続し得るようにする。かかる
手段は、予定時間周期中雑音の存在を決めるのが
有利であると云う事実を基として成したものであ
る。これがため信頼し得る基準を得ることができ
る。

本発明の好適な例では計数作動中の上記計数さ
れた回数がフイールドトレース周期内の予定数の
ライン周期中の上記予定値に到達する状態を予定
数の連続フイールド周期中繰返した後計数装置に
よつて切換信号を発生するようにする。

雑音検出器の作動を更に改善するためには出力
段を雑音分離段に接続してその利得を切換信号の
存在時に増大し得るようにする。

図面につき本発明を説明する。

第１図に示す本発明画像表示装置のビデオ信号
処理段１によつてビデオ信号を同期信号分離段２
に供給する。このビデオ信号処理段１は到来ビデ
オ信号を既知のように増幅し且つ処理する複数の
回路を具える。ビデオ信号処理段１からの信号に
は複合同期信号が含まれ、この周期信号は同期信
号分離２に現われると共にフイールド同期信号分
離段３及びライン同期回路に供給する。このライ
ン同期回路は位相弁別器４、ループフイルタ５及
びライン基準信号発生器６を具える。位相弁別器
４によつて、複合同期信号に含まれるライン同期
信号と信号発生器６により発生したライン基準信
号との位相差を決め、この位相差に従つて電圧を
発生し、この電圧をフイルタ５により平滑化す
る。この平滑化した電圧をライン基準信号発生器
６に供給してその周期数及び／又は位相を制御し
得るようにする。回転素子４，５及び６により形
成される位相制御ループの最終状態ではライン基
準信号は、その周期数がほぼライン周波数、即ち
到来ライン同期パルスの公称周波数、ヨーロツパ
標準規格では15.625kHzであり、且つ、その位相
がこれらライン同期パルスの位相と同一となる。
このライン基準信号は、画像表示管の水平偏向に
対して既知のように更に処理する種々の回路段
（図示せず）に供給する。

フイールド同期信号分離段３の出力側の複合同
期信号に含まれるフイールド同期信号をフイール
ド同期回路７に供給する。このフイールド同期回
路７は例えば分周回路を具え、これにライン基準
信号発生器６からの信号を供給してその周波数を
分周し、これによりライン位相制御ループ４，５
及び６の公称状態でフイールド周波数、即ちヨー
ロツパ標準規格では50Hzの信号を得ると共にこの
信号を到来フイールド同期信号と比較する。フイ
ールド同期回路７により発生したフイールド周波
数基準信号はその位相をフイールド同期信号に対
し正しい位相とすると共に画像表示管の垂直偏向
に対し更に処理する回路段（図示せず）に供給す
る。

上述した所は既知の回路段であり、その他の既
知の回路段としては例えば到来ライン周期信号と
ライン基準信号発生器６からのライン基準信号と
の一致を決める同期検波器があり、これによつて
制御ループ４，５及び６の回路素子をその同期加
速引入れのために切換えると共に同期引入れ状態
における雑音の不感能性を増大し得るようにす
る。この目的のため位相分別器４の感度及びフイ
ルタ５の時定数が他の種々の値となるようにす
る。

上述した回路段もその１部分である画像表示装
置には他に積分器８、雑音分離段９、計数装置１
０及び出力段１１を有する雑音検波器をも具え
る。ビデオ信号処理段１の出力側のビデオ信号を
積分器８に供給する。この積分器８は低域通過フ
イルタの形態とすると共にこれによつて高周波信
号成分をビデオ信号から除去する。かようにして
得た信号は数個の輝度信号成分及びクロミナンス
（色）信号成分は含まれるが雑音成分は僅かに減
衰されるだけで同期パルスは殆んど影響を受けな
い。又、サンプリングパルスを発生するパルス整
形器１２にもライン基準信号発生器６からのライ
ン基準信号を供給する。このサンプリングパルス
は、到来ビデオ信号のライン同期期間内でライン
同期回路の同期状態にある時間間隔中に発生す
る。ライン同期パルスに対し、サンプリングパル
スは雑音及び干渉を受けずその縁部は上記時間間
隔中に確実に位置する。このサンプリングパルス
を雑音分離段９に供給してこの雑音分離段９を作
動状態とする。このサンプリングパルスの発生中
積分器８からの信号を積分し且つ増幅する。従つ
て増幅された信号には雑音成分のみが含まれるよ
うになる。この雑音信号により１個のパルスを発
生し、このパルスを計数装置１０に供給する。

第２図は雑音分離段９の１例を示す。パルス整
形器１２からのサンプリングパルスを2kΩの抵
抗２１を経てnpnトランジスタ２２のベースに供
給する。回路素子４，５及び６より成るライン位
相制御ループの作動により、信号発生器６からの
信号の縁部を、これと同期するライン同期パルス
のパルス幅のほぼ中央部で発生させるようにす
る。パルス整形器１２によつて上記縁部以降のパ
ルス幅が１〜1.5μsの正に向かうパルスを発生さ
せる。或いは又、信号発生器６を、短い帰線のの
こぎり波を発生するのこぎり波発生器の形態とす
ることができ、パルス整形器１２によつてこの帰
線期間中に１個のパルスを発生する。このパルス
整形器１２からのパルスによつてトランジスタ２
２を導通状態にする。トランジスタ２２はそのエ
ミツタを700Ωの抵抗２３を経て接地すると共に
コレクタをnpnトランジスタ２４のエミツタに接
続する。トランジスタ２４のコレクタを負端子が
接地された12V用電圧源の正端子に接続する。ト
ランジスタ２４のエミツタには2kΩの抵抗２６
を経て他のnpnトランジスタ２５のエミツタを接
続する。トランジスタ２５のコレクタを、エミツ
タが電圧源に接続されたnpnトランジスタ２７の
ベース及びコレクタに接続する。トランジスタ２
５のベースを14.7kΩの抵抗２８を経てトランジ
スタ２４のベースに接続すると共に他端が電圧源
の正端子に接続された10kΩの抵抗２９と順方向
に直列に配置された２個のダイオード３０及び３
１との接続点に接続する。即ちダイオード３０の
陽極をトランジスタ２５のベースに接続し、ダイ
オード３１の陰極を接地する。

積分器８は1kΩの直列抵抗及び150pFの並列コ
ンデンサを具えると共に同期パルスに或る程度の
影響を与えるようにする。或いは又、第１図に示
す所とは異り、積分器８をビデオ信号処理段１に
含めるようにすること、即ち積分器をビデオ信号
処理段１の出力端より前段で作動させることがで
きる。かようにして僅かではあるが積分したビデ
オ信号は正に向かう信号となり、従つて同期信号
の電圧レベルは輝度信号の電圧レベルよりも低く
なる。この正に向かう信号を2kΩの抵抗３２を
経てnpnトランジスタ３３のベースに供給する。
トランジスタ３３はそのコレクタを電圧源正端子
に接続し、エミツタを他端が接地された。3.5kΩ
の抵抗３４に接続する。トランジスタ３３のエミ
ツタとトンラジスタ２４のベースとの間には
18pFのコンデンサ３５を介挿する。上述した所
から明らかなようにトランジスタ３３及び抵抗３
４によつて積分器８とビデオ信号処理段１との間
の分離段を構成すると共にコンデンサ３５及び抵
抗２８によつて微分器を構成する。

又、トランジスタ２７のベース及びコレクタを
pnpトランジスタ３６のベースに接続する。トラ
ンジスタ３６はそのエミツタを電圧源正端子に接
続し、コレクタを10kΩの抵抗３７に接続すると
共にエミツタが設置されたnpnトランジスタ３８
のベースに接続する。抵抗３７の他端を7.5kΩの
抵抗３９に接続すると共にnpnトランジスタ４０
のコレクタに接続する。抵抗３９の他端及びトラ
ンジスタ４０のエミツタは何れも接地する。

トランジスタ２２は、これに供給されるサンプ
リングパルスの期間中のみ作動する電流源を構成
する。サンプリング期間中トランジスタ２５のエ
ミツタ電流が抵抗２６を流れ、この電流は、抵抗
２６の値が高くしかもトランジスタ２４の内部抵
抗が低いためコンデンサ３５を経て供給される高
周波信号によつて主として決まる。トランジスタ
２７及び３６による電流ミラー作用によつて、抵
抗２６を流れる電流とほぼ同一値の電流が抵抗３
７を流れるようになる。トランジスタ４０を、後
に更に説明するように7.5kΩの抵抗４１を流れる
電流によつて導通状態に保持する場合にはサンプ
リング期間にトラジスタ２４のベースに存在する
雑音信号はトランジスタ３６のコレクタにも存在
するが、その利得は抵抗３７及び２６の値の比に
等しく、本例では５倍となる。これがためトラン
ジスタ２４の振幅が少くともほぼ120ｍＶの雑音
信号によつてトランジスタ３８のベースにこのト
ランジスタを導通せしめるに充分な少くともほぼ
0.6Vの信号を発生する。従つてトランジスタ３
８にパルス状の電流が流れるようになる。雑音信
号の電圧がほぼ120ｍＶよりも低い場合にはトラ
ジスタ３８はサンプリング期間中遮断状態に保持
される。

トランジスタ３８を流れる電流によつてそのコ
レクタに負に向かう電圧過渡波を発生し、この電
圧を計数装置１０に供給する。計数装置１０は２
個の計数器１３及び１４並びにパルス発生器１５
を具える。パルス発生器１５は、これにフイール
ド同期回路７から制御信号を供給して計数器１３
及び１４に対するウインドウ信号を発生する。ウ
インドウ信号はその持続幅を16ライン周期とする
と共にフイールド帰線期間の終端後ほぼ4msで開
始し、従つて画像の可視部分に位置する。このウ
インドウ信号の発生中計数器１３によつてトラジ
スタ３８が導通する回数を計数し、従つて雑音分
離段９が雑音を測定する回数を計数する。この回
数が４に等しいかこれよりも大きい場合には計数
器１３は計数を停止して計数器１４に供給すべき
パルスを発生する。計数器１４はフイールド同期
回路７からのフイールド同期信号により作動可能
状態となり２個の連続するフイールド同期信号を
計数する。出力段１１は２個のpnpトラジスタ４
２及び４３を含む電流ミラー回路を具えると共に
計数器１４に接続する。計数器１４が２個の連続
フイールド同期信号を計数するとそれの出力側の
電圧レベルが高くなり、トランジスタ４２従つて
トランジスタ４３に電流が流れなくなる。トラン
ジスタ４３のコレクタにnpnトランジスタ４４の
ベースを接続し、そのコレクタを電圧源に接続
し、このトランジスタ４４のエミツタと接地点と
の間に7.5kΩの抵抗４５及び13.9kΩの抵抗４６
を直列に接続する。上述した状態のもとではトラ
ンジスタ４４は非導通状態にある、従つてそのエ
ミツタの電圧は零である。計数器１３の計数値が
４以下であり、及び／又は計数器１４の計数値が
２以下である場合には計数器１４の出力側の電圧
レベルが低く従つてトランジスタ４２，４３及び
４４は導通状態にあり、トランジスタ４４のエミ
ツタは正電圧となる。

抵抗４５及び４６の接続点の電圧は雑音検出器
の出力電圧に等しくなる。この接続点を位相弁別
器４及びフイルタ５に接続して既知のようにその
作動を切換え得るようにする。画像表示装置の他
の部分を切換えることができる。この場合には雑
音検出器により切換えを上述した同期により制御
される切換えと組合せることができる。かかる切
換自在の部分及びかかる組合せはヨーロツパ特許
出願第53379号明細書に記載されている。又、上
記接続点を、トランジスタ４０のベースに接続さ
れていない側の抵抗４１の端子にも接続する。上
述した手段の目的は、ヒステリシス効果により雑
音検出器の作動を少しでも改善せんとするにあ
る。計数器１３の計数値が４となり、計数器１４
の計数値が２となる条件が満足されない限りトラ
ンジスタ４０は導通状態となり雑音分離段９の利
得は５となる。上記条件が満足されるとトランジ
スタ４０は非導通状態となりトランジスタ３６の
エミツタ抵抗の値を17.5kΩに増大すると共に雑
音分離段９の利得をほぼ8.8に増大する。これが
ため雑音分離段９が僅かな雑音でも測定してトラ
ンジスタ３８を導通せしめるには充分な状態とな
る。かかる手段を講ずることによつて、測定期間
中に雑音が検出されると、次の測定期間中の雑音
検出器の感度を増大し、従つて雑音検出器により
ライン同期回路を雑音排除能力が改善された状態
に保持するのが容易となるようにする。

上述した所から、雑音が実際に受信されること
を判定するために何れの基準を用いるかは明らか
である。先ず第１に、ビデオ信号が存在しない短
い期間に雑音を測定する。この場合の条件は、雑
音の振幅が考慮すべき予定スレシホルド値以上と
なるようにする必要があることであり、このスレ
シホルド値は雑音の存在がすでに予め測定された
場合よりも低くする。雑音には通常高周波成分が
含まれているため、かかる高周波成分は上記期間
に確実に発生する。第２に、予定数のライン周期
中に雑音が測定された回数を計数し、このライン
周期がフイールドトレース周期の開始後の或る時
間に発生し、この際の条件は計数器の計数値が予
定値以上となることである。測定をフイールド帰
線周期中行わないにもかかわらずこれらライン周
期が位置する個所は臨界的とはならない。その理
由は、ビデオ記録装置の或る形式のものは、上記
周期中に符号化信号を発生し、この信号が雑音検
出器及びライン周期回路の動作を妨害するからで
ある。第３に、検出された状態を予定数の順次の
フイールド周期中繰返す必要がある。上述した所
では雑音の振幅、ウインドウ信号の持続幅、ライ
ン周期の計数及びフイールド周期の計数に対する
選択を記載している。これらの選択は実質的な見
地からの一例であり、その他の選択を行うことも
できる。例えば計数器１４を省略して雑音を１フ
イールド周期中のみ測定するか又はウインドウ信
号に対し長い持続幅又は短い持続幅を選択するこ
とができる。

上述した所では雑音分離段９をキード増幅器と
して説明した。この雑音分離段を同一の機能を呈
するサンプル・ホールド回路とすることができ
る。パルス発生器１５は既知の構成のものとし得
るためその詳細な説明は省略する。フイールド同
期回路７がライン周期を計数する分周回路を具え
る場合にはパルス発生器１５はウインドウ信号を
発生するための簡単な構成としこのウインドウ信
号の前縁の回数、次いで後縁の回数を夫々計数し
得るようにする。回路素子１３，１４及び１５の
代りにマイクロコンピユータを用い、ウインドウ
信号の位置及び持続幅並びに雑音検出に対するラ
イン周期の最大数及びフイールド周期の最大数を
任意にプログラムすることができる。

第３図は計数器１３及び１４の好適な例を示
す。これら計数器はインテグレイテツド インジ
エクシヨン ロジツク（I²L）技術により製造し
たフリツプフロツプを具える。即ち計数器１３は
３個のフリツプフロツプFF１，FF２，FF３を
具え、これらフリツプフロツプをトランジスタ５
１を経てウインドウ信号によりリセツトし得ると
共にそのセツト入力端子S₁，S₂及びS₃は夫々接地
する。フリツプフロツプFF１はそのクロツク入
力端子CL₁をトランジスタ３８のコレクタに接続
し、出力端子Q₁をフリツプフロツプFF２のクロ
ツク入力端子CL₂に接続する。フリツプフロツプ
FF２の出力端子Q₂をフリツプフロツプFF３のク
ロツク入力端子CL₃に接続する。フリツプフロツ
プFF１の反転出力端子₁をこのフリツプフロツ
プＤ−入力端子D₁に接続すると共にフリツプフ
ロツプFF３の反転出力端子₃にも接続する。同
様にフリツプフロツプFF２の反転入力端子₂を
このフリツプフロツプのＤ−入力端子D₂に接続
する。フリツプフロツプFF３のＤ−入力端子D₃
は論理値１となる。

ウインドウ信号によつてQ₁＝Q₂＝０及び₃＝
１の状態を発生する。本例では基準記号によつて
その記号の端子の論理信号を示すものとする。こ
の際D₁＝D₂＝１となる。トランジスタ３８のコ
レクタが低レベルになるとQ₁＝１となる。次の
パルスQ₁が零になるとQ₂は論理値１となる。第
３パルスによつてフリツプフロツプFF１の状態
を再び変化させるが、Q₁が零の場合にのみQ₂は
第４パルスで零となり、これに応答して₃も零
となる。これがためD₁も零となる。クロツク入
力端子CL₁の次のクロツクパルスは₃には何等
作用しない。その理由はQ₁が零のままであるか
らである。

計数器１４は３個のフリツプフロツプFF４、
FF５及びFF６を具え、その双方のセツト及びリ
セツト入力端子S₄，S₅，S₆およびR₄，R₅，R₆を
夫々接地する。ウインドウ信号をクロツク信号と
してトランジスタ５２を経てフリツプフロツプ
FF４及びFF５に供給する。フリツプフロツプ
FF４のＤ−入力端子D₄をフリツプフロツプFF３
の反転出力端子₃に接続し、フリツプフロツプ
FF５のＤ−入力端子D₅をフリツプフロツプFF４
の出力端子Q₄に接続する。フリツプフロツプFF
４及びFF５の反転出力端子₄及び₅を夫々相
互接続する。回路を作動させるとフリツプフロツ
プFF４及びFF５は、Q₄及びQ₅が双方共論理値１
となるまで計数を行う。計数器１３の計数値が４
以下の場合には₃＝D₄＝１となりQ₄は１のまま
であり、フリツプフロツプFF５は何等状態を変
化しない。₃が１のままである限り次のウイン
ドウ信号が発生しても上記状態は変化しない。こ
れに対し計数器１３の計数値が４になると₃＝
D₄＝０となる。この状態でウインドウ信号が発
生するとQ₄＝D₅＝０となるがQ₅は状態変化せず
１のままである。又、Q₅が零であるため₄も零
となるがこれによりQ₄には何等影響を与えない。
次のウインドウ信号が発生すると、即ち１フイー
ルド周期後Q₄は論理値０のままであるが、論理
値１にあるQ₅は零となり、これにより₄及び₅
の双方を１とする。₃が零レベルにある限りク
ロツク入力端子CL₄及びCL₅の次のクロツクパル
スによるも₅には何等影響を与えない。第１ウ
インドウ信号の発生後₃が論理値１になると、
第２ウインドウ信号の発生後Q₄は１となりその
結果₄及び₅は零となる。これが初期状態であ
る。

上述した所からあきらかなように、雑音が測定
されると、反転出力端子₅の信号は２つの連続
フイールド周期後まで論理値１とはならない。こ
の情報を雑音検出器の出力信号として用いること
ができる。第３図の例では遅延を、特にフイツプ
フロツプFF６によつて行つている。この場合フ
イールド同期回路７からの信号をクロツク信号と
してトランジスタ５３を経てフリツプフロツプ
FF６に供給し、このフリツプフロツプのＤ−入
力端子D₆をフリツプフロツプFF５の反転入力端
子₅に接続する。フリツプフロツプFF６の出力
端子Q₆を計数器１４の出力端子とすると共に電
流源として作動するトランジスタを経てトランジ
スタ４２のコレクタ及びベースに接続する。雑音
を測定しない場合にはフリツプフロツプFF６は、
D₆＝₅＝０及びQ₆が低レベルを保持しこれによ
りトランジスタ４２に電流を流すような状態とな
る。雑音を、雑音分離段９及びフリツプフロツプ
FF１〜FF５によつて検出する場合にはフリツプ
フロツプFF６のD₆は論理値１となる。クロツク
入力端子CL₆に次のフイールド信号が供給される
とQ₆が高レベルとなりこれによりトランジスタ
４２を非導通状態とする。かようにしてフイール
ドの変化中、即ち可視信号が表示されない随時に
雑音検出器により制御される切換作動を行うよう
にする。この手段は１例であり、上述したヒステ
リシス効果による場合に適用することができる。

【図面の簡単な説明】

第１図は本発明画像表示装置、例えばテレビジ
ヨン受像機の１部分を示すブロツク図、第２図は
第１図に示す画像表示装置の１部分の詳細な回路
図、第３図は第２図の回路の１部分を更に詳細に
示す接続回路図である。 １……ビデオ信号処理段、２……同期信号分離
段、３……フイールド同期信号分離段、４……位
相弁別器、５……ループフイルタ、６……ライン
基準信号発生器、７……フイールド同期回路、８
……積分器、９……雑音分離段、１０……計数装
置、１１……出力段、１２……パルス整形器、１
３……計数器、１４……計数器、１５……パルス
発生器、２２，２４，２５，２７，３３，３６，
３８，４０，４２，４３，４４，５１，５２，５
３……トランジスタ、２１，２３，２６，２８，
２９，３２，３４，３７，３９，４１，４５，４
６……抵抗、３０，３１……ダイオード、３５…
…コンデンサ、FF１〜FF６……フリツプフロツ
プ。

Claims (1)

1. 【特許請求の範囲】 １ 少くとも複合同期信号を含む到来ビデオ信号
   を供給するビデオ信号処理段と、このビデオ信号
   処理段に接続され前記複合同期信号を発生する同
   期信号分離段と、この同期信号分離段に結合され
   前記複合同期信号に存在するライン同期信号にほ
   ぼ同期するライン基準信号を発生するライン同期
   回路と、前記ビデオ信号処理段に結合され到来ビ
   デオ信号中の雑音を検出すると共に検出された雑
   音信号に応じて種々の回路部分の切換えを行う雑
   音検出器とを具え、この雑音検出器は到来ビデオ
   信号を微分すると共にライン信号の発生中検出雑
   音信号を増幅する雑音分離段及び増幅した雑音信
   号から取出した切換信号を供給する出力段を有す
   る画像表示装置において、前記雑音分離段とライ
   ン同期回路との間に、サンプリングパルスを発生
   するパルス整形器を設け、該サンプリングパルス
   は、前記ライン基準信号から作動時のライン同期
   周期中に取出して発生させると共にその持続幅を
   前記ライン同期周期の持続幅よりも短かくし、こ
   のサンプリングパルスによりその発生中前記雑音
   分離段を作動させるようにし、前記雑音検出器は
   雑音分離段に結合された計数装置を具えることを
   特徴とする画像表示装置。 ２ 雑音分離段に供給された到来ビデオ信号の高
   周波成分を抑圧する積分器を更に具えることを特
   徴とする特許請求の範囲第１項記載の画像表示装
   置。 ３ 同期信号分離段に接続され複合同期信号に存
   在するフイールド同期信号を取出すフイールド同
   期信号分離段と、このフイールド同期信号分離段
   に接続され到来フイールド同期信号にほぼ同期す
   るフイールド基準信号を発生するフイールド同期
   回路とを更に具える画像表示装置において、前記
   計数装置は雑音分離段により増幅された雑音信号
   が予定値以上となる回数を計数すると共に計数さ
   れた回数がフイールドトレース周期の予定数のラ
   イン周期中に予定値に到達する際に出力段から切
   換信号を生ぜしめるフイールド同期回路にも接続
   するようにしたことを特徴とする特許請求の範囲
   第１項記載の画像表示装置。 ４ 計数作動中の上記計数された回数がフイール
   ドトレース周期内の予定数のライン周期中の上記
   予定値に到達する状態を予定数の連続フイールド
   周期中繰返した後計数装置によつて切換信号を発
   生するようにしたことを特徴とする特許請求の範
   囲第３項記載の画像表示装置。 ５ フイールド同期回路に接続され接続幅が上記
   予定数のライン同期に等しく且つフイールドトレ
   ース周期に位置するウインドウ信号を発生するパ
   ルス発生器を前記計数装置が具えることを特徴と
   する特許請求の範囲第３項記載の画像表示装置。 ６ 計数装置は、前記雑音分離段に接続されこの
   分離段により増幅された雑音信号が前記予定値以
   上となる回数を計数する第１計数器を具え、この
   計数器を前記パルス発生器に接続してウインドウ
   信号を受けるようにしたことを特徴とする特許請
   求の範囲第５項記載の画像表示装置。 ７ 計数器が予定値に到達した後には計数器の出
   力信号が変化しないようにしたことを特徴とする
   特許請求の範囲第６項記載の画像表示装置。 ８ 計数装置にはフイールド同期回路及び第１計
   数器に接続され第１計数器により決まる状態を繰
   返す連続フイールド周期の数を計数する第２計数
   器を具え、この第２計数器を出力段に接続するよ
   うにしたことを特徴とする特許請求の範囲第４項
   又は第６項記載の画像表示装置。 ９ 第２計数器は、その計数値が連続するフイー
   ルド周期の予定数に到達した後はその出力信号を
   変化しないようにすることを特徴とする特許請求
   の範囲第８項記載の画像表示装置。 １０ 第２計数器は、連続するフイールド周期が
   予定数に到達した後に発生するフイールド変化中
   その出力信号を出力段に発生する遅延素子を具え
   ることを特徴とする特許請求の範囲第８項記載の
   画像表示装置。 １１ 出力段と雑音分離段に接続してその利得を
   切換信号の存在時に増大するようにしたことを特
   徴とする特許請求の範囲第１項記載の画像表示装
   置。