JPH0341983B2 - - Google Patents

Info

Publication number
JPH0341983B2
JPH0341983B2 JP56500427A JP50042781A JPH0341983B2 JP H0341983 B2 JPH0341983 B2 JP H0341983B2 JP 56500427 A JP56500427 A JP 56500427A JP 50042781 A JP50042781 A JP 50042781A JP H0341983 B2 JPH0341983 B2 JP H0341983B2
Authority
JP
Japan
Prior art keywords
solder
carrier
substrate
pad
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56500427A
Other languages
English (en)
Other versions
JPS56501820A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS56501820A publication Critical patent/JPS56501820A/ja
Publication of JPH0341983B2 publication Critical patent/JPH0341983B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

請求の範囲 １ その一表面上に形成した第１の組の接点パツ
ド１４を含む電気的大形要素（第１図の１０）を
提供し、その一表面上に形成され前記大形要素上
の第１の組の接点パツドと対応する第２の組の接
点パツド２５を含む支持絶縁基板（第３図の２
０）を提供し、前記接点パツドの組を一緒に半田
付けすることにより前記大形要素を前記基板に接
着する工程より成る回路パツケージの製造方法に
おいて、 前記半田付けは前記接点パツドの組の１つと別
の接点パツドの組の間に半田プリフオームを差し
挟み、 溶解した半田プリフオームの表面張力が大形要
素と基板の間に少なくとも0.25mmの〓間を維持す
るよう半田プリフオームを溶解させる工程を含む
回路パツケージの製造方法。 ２ 請求の範囲第１項の記載において、前記プリ
フオームは0.5−1.0mmの範囲内にある直径を持つ
球であることを特徴とする方法。 ３ 請求の範囲第２項記載の方法において、前記
球の直径は次の関係を満たす値よりも小さいかあ
るいはその値と等しいことを特徴とする方法。 Hc＝−πP／４＋｛Ｆ＋G1/2｝1/3＋｛Ｆ−G1/2｝1/3、 Wc＝2SP｛−π2／４−πHc／Ｐ＋π（2P
＋πHc）（P2＋πHcP＋2Hc2）／2HcP（4P＋πHc）｝ ここで Ｆ＝D3／２＋πP3／64（12−π2）、 Ｇ＝F2P6／８（１−π2／８）３ Ｄは球径、Ｐは接点パツドの等価直径、Wcは
大形要素のパツド当たりの重量、Ｓは半田の表面
張力、及びHcは大形要素と基板の間の〓間距離
である。 ４ 請求の範囲第１項記載の方法において、前記
大形要素は該要素の重量が半田プリフオームによ
り支持されるように基板の上面の上に取り付けら
れることを特徴とする方法。 ５ 請求の範囲第１項記載の方法において、前記
大形要素は半田プリフオームが該要素の重量によ
り引き延ばされるように基板の底面上に取り付け
られることを特徴とする方法。発明の背景 本発明はチツプキヤリアのような大形要素を用
いる回路パツケージに関し、特に要素を支持基板
に接着する方法に関する。 薄膜回路およびプリント回路配線板に接着され
たハーメチツクセラミツクチツプキヤリアを用い
る大規模集積回路をパツケージングすることは当
業界において現在注目を増々集めている。このよ
うなパツケージは現在のパツケージングのために
最も良く使用されている標準的なデユアルインラ
イン（DIP）パツケージを凌ぐ多くの利点を備え
ている。例えば、チツプキヤリアパツケージは
DIPパツケージよりも小さく作ることができ、こ
れらはハーメチツクであり、テスト可能であり、
容易に操作でき、また機械的に強力である。さら
に、チツプキヤリアと下側の基板との間に十分な
隙間が存在する場合、相互接続配線および薄膜要
素は空間を維持するようキヤリアの下側に位置さ
せることができる。他の型式のパツケージはま
た、大形要素と下側の基板との間に十分な隙間を
必要とする。例えば、あるパツケージはセラミツ
ク基板上に形成された薄膜あるいは厚膜抵抗回路
を使用し、一方セラミツク基板は薄膜回路または
厚膜回路を含む支持基板に接着されている。さら
に、多くのハイブリツドパツケージにおいては、
セラミツクチツプコンデンサはまた薄膜回路また
は厚膜回路を含む支持基板に接着される。 このようなパツケージング概念に伴う１つの問
題は大形要素を基板に接着するために使用される
方法に関連する。通常のプラスチツクは半田の印
刷または浸漬によつて半田付けすることである。
このことは通常、75μｍの厚さよりも小さい重ね
接合部を生じる結果となつている。要素と基板と
の間のこの小さな隙間は膜要素を接着された要素
の下側の基板の領域上に含むことを困難にしてい
る。特に、このような領域の浄化（基板表面の洗
浄）および封入（基板表面をコーテイング材料で
覆うこと）の困難さはこのような小さい隙間の距
離により生じる。さらに、このような半田接合の
信頼性は、接点パツド内の溶融金属に対する半田
の比率が低い結果として形成される金属間化合物
のために疑問を生じる。最後に、重ね接合部は機
械的に堅くなる傾向がある。発明の要約 本発明にしたがう方法は、第１の組の接点パツ
ドを含む電気的大形要素を提供する工程と、前記
大形要素上の接点パツドに対応する第２の組の接
点パツドを含む絶縁基板を提供する工程と、前記
接点パツドの組を半田付けにより接着する工程と
を含むものである。半田付けは、大きい半田プリ
フオームを１組の接点パツドの上に接着し、他の
組の接点パツドをプリフオームと接触するよう架
橋し、次にキヤリアと基板との間に少なくとも
0.25mmの隙間を維持しながら接着することによつ
て行われる。
【図面の簡単な説明】
第１図と第２図はそれぞれ本発明の一実施例に
したがつて適用された半田球を持つセラミツクチ
ツプキヤリアの上面と底面の斜視図、 第３図は本発明の一実施例にしたがつてその上
に形成した薄膜回路を持つ支持基板の一部分の縮
小平面図、 第４図はチツプキヤリアを基板に接着する状態
を示す端面図、 第５図は本発明の一実施例にしたがつて接着し
た後の半田球の近似形状の断面図、 第６図は半田球により支持できる最大重量を本
発明の一実施例にしたがつて球径の関数として示
すグラフ、 第７図は要素と基板との間の隙間距離を本発明
の一実施例にしたがつて球径の関数として示すグ
ラフである。詳細な説明 典型的なチツプキヤリアは第１図と第２図に示
されている。図示したチツプキヤリアは単に例示
的なもので、任意の型式の誘電チツプキヤリアま
たは他の電気的大形要素、例えば膜回路あるいは
セラミツクコンデンサを本発明にしたがつて使用
できることを理解すべきである。 キヤリアは基本的には本体１０を含み、この本
体は中央に凹みを形成したAl2O3のようなセラミ
ツクである。凹みの底部上には、金属層１１が付
着され、シリコン集積回路チツプ１２（これの詳
細は簡単のために図示していない）の下側のため
の接点パツドとして役立つ。凹みの領域の周囲の
上昇した段の上には接点パツド１３が取り付けら
れ、この接点パツドにはチツプの上面の上の接点
がワイヤ（図示せず）により結合されている。パ
ツドを構成する各金属はキヤリアの下側までキヤ
リアの縁部の溝を下側に延長され、底面上に接点
パツド１４を形成する（第２図参照）。パツドを
形成するために使用される金属はタングステン−
ニツケル−金の多層物である。また、キヤリアの
上面の上には金属層１５が含まれ、この金属層ハ
ーメチツクキヤツプ（図示せず）のための接着領
域として役立つタングステン−ニツケル−金の多
層物よりなる。 チツプキヤリアは典型的には約１×１cmの寸法
および約1.8mmの厚さを有していた。キヤツプお
よびチツプを含むキヤリアの重量は約800mgであ
つた。チツプの寸法は典型的には約3.7×3.7mmで
あり、約0.5mmの厚さおよび約16mgの重量を有し
ていた。集積回路チツプは小形要素と考えられる
が、その上に含まれる様々な要素と共にチツプキ
ヤリアは比較的質量の大きい大形要素を構成し、
この大形要素は取扱いは容易であるが、その大き
な寸法および重量の故に接着の際に特別な問題を
生じる。（本発明の文脈においては、大形要素は
少なくとも５×５mmの寸法および少なくとも100
mgの重量を持つものと考えられることを理解すべ
きである。） 第３図はキヤリアを接着できる典型的な膜回路
を含む支持基板の一部分の平面図である。 再び、図示した回路は単に例示的なものである
ことを理解すべきである。支持基板２０は約0.75
mmの厚さを持つAl2O3であつた。その上には標準
的な技術により、薄膜抵抗例えば２１、接続リー
ド例えば２３、および厚膜クロスアンダ例えば２
４が形成され、これらの要素は当業界では良く知
られており、したがつてこれ以上詳細には説明し
ない。しかしながら、比較のため、薄膜要素の典
型的な厚さは、抵抗−0.1μｍ、コンデンサ−0.5μ
ｍ、接続リード−2μｍ、またクロスアンダグレ
ーズ−50μｍである。また、基板２０の上には第
２の組の接点パツド２５が含まれ、この接点パツ
ドの個数および配置はチツプキヤリア上の第１の
組のパツドと対応している。（もちろん、典型的
には基板上の全部のパツドが回路に接続されてお
らず、また接着の目的のためにのみ使用されるで
あろうことを理解すべきである。それに加えて、
キヤリアまたは基板上の全部の接点パツドが接着
操作において使用される必要もない。）接点パツ
ド２５は標準的な技術によりチタン−パラジウム
−金の多層を約2μｍの全厚さまで付着させるこ
とによつて作られる。各パツドの寸法は約0.5×
1.3mmであつた。この特別な金属の組合せが使用
される時、薄膜回路を熱処理して、半田中で遅い
溶解速度を有しかつそれによりもろい金属間化合
物の形成を阻止する合金を得るのが望ましい。典
型的な熱処理は１時間にわたつて350℃で行われ
たが、一般に1/2〜10時間にわたつて200〜400℃
の範囲が有用であろう。もし所望であれば、他の
金属系例えばチタン−パラジウム−銅−ニツケル
−金を薄膜回路に使用することもでき、この場合
熱処理は必要とされない。 接続リード２３はパツドの巾よりもかなり小さ
い巾を有していることが注目される（この場合、
導体巾は約0.1mmであり、パツドの寸法は0.5×0.3
mmであつた）。このことは、パツドの領域の外側
への半田の流れを阻止する停止部を提供する。広
い導体が使用された場合、パツドの周囲に半田の
ダムを含むのが望ましいであろう。パツドが例え
ば厚膜材料で作られたならば、半田のダムはクロ
スアンダ構造のために使用されるものと同じグレ
ーズ材料よりなることができ、したがつて、クロ
スアンダの製作中に回路の上にスクリーン加工す
ることができる。 支持基板はセラミツクの薄膜回路として図示さ
れてきたが、他の型式の基板を使用することがで
きることを理解すべきである。例えば、基板はプ
リント配線板あるいは厚膜回路であることもでき
る。 本発明の主要な特徴に従えば、薄膜回路を含む
基板への回路の接着はこの場合には球の形状を持
つ半田プリフオームを利用することによつて行わ
れる。球（第２図の１６）は図示したようにチツ
プキヤリアの接点パツドに適用しても良く、ある
いは別のやり方では膜回路のパツドに適用しても
良い。チツプキヤリアへの適用は現在では好まし
い実施例として考えられている。なぜならば、他
の要素との干渉がなく、半田がクリープできるパ
ツド１４の間には何らの導体もないからである。 本発明の実際の一例にしたがえば、標準的な浄
化の後、松やにをベースとしたフラツクスがキヤ
リアパツド１４に適用される。フラツクスは標準
的な市販のフラツクスであり、例えばアルフアメ
タル社（Alpha Metals Inc.）により商品名アル
フア100（Alpha100）またはアルフア611
（Alpha611）として売られているものであつた。
フラツクスは半田の球が接点パツドにくつつくこ
とを許容する。球はホツパあるいはキヤリア上に
位置した金属テンプレートを通して分配すること
によつてパツドに適用された。他のやり方はキヤ
リア上にホトレジストマスクを形成することであ
る。球が位置された後、半田をパツドに接着する
のに十分な時間にわたつた融点以上に加熱するこ
とによつてわずかにリフローされた。この場合、
60重量％の錫および40重量％の鉛よりなる半田組
成物を使用することにより構造は約10秒にわたつ
て220−240℃の温度で加熱された。第２図におい
ては、同じ半田がチツプキヤリアの側部の溝を流
れ下ることが注目されるであろう。しかしなが
ら、半田は必然的にその原形状を維持すべきであ
る。リフローに続いて、フラツクスはフレオンの
ような標準的な溶剤クリーナを適用することによ
つてキヤリアから除去された。 商業的なプロセスとして好ましいものと思われ
る、球をキヤリアまたは基板に接着する他の方法
は、固体相接着技術を使用することである。基本
的には、このプロセスは、半田の融点のすぐ下の
温度まで加熱している間に球を接点パツドに適用
し、球に力を加えることを含み、この力は典型的
な約５ポンド／球である。したがつて、接着はリ
フローよりもむしろ半田の固体状態相互拡散およ
びパツドの金属化によつて行われる。このように
して、フラツクス化、リフロー化および浄化工程
の必要性は排除できる。 半田がキヤリアに接着された後、キヤリアを基
板に接着した。再び松やにをベースとしたフラツ
クスが適用され、この場合には基板上の接点パツ
ド２５に適用された。（別のやり方では、フラツ
クスはキヤリア上の半田に適用しても良い。）キ
ヤリアは半田バンプが基板上の対応する接点パツ
ドを接触するよう位置付けられ、構造は半田をリ
フローさせて接着部を形成るよう加熱された。再
び、加熱は約10秒にわたつて220−240℃の温度で
行われた。第４図は第３図の回路に接着されたこ
のようなキヤリアの１つの端面図を示している。
（基板上の要素は比較的薄く、したがつてこの図
には示されていない。）キヤリアと基板との間に
大きな隙間が形成されることが注目されるであろ
う。この特別な例においては、隙間は典型的には
0.3mmを超えており、寸法は以下により詳細に説
明するように、球径、接点パツドの寸法、および
キヤリアの重量に依存する。一般に、少なくとも
0.25mmの隙間が適当な封入およびキヤリアの下で
の適当な浄化を確保するために望ましい。再び、
前記した固体相接着技術がリフロー接着に代わる
ものとして使用できる。 半田球の寸法は適当な高さに大形要素を支持す
ることを確保するためには重要な事柄であること
が理解されるであろう。分析は集積回路チツプの
ような小形要素の接着の場合よりもはるかに困難
である。なぜならば、要素の重量をこの場合にお
いては考慮に入れなければならないからである。
このようにして、本発明の実施において当業者の
補助となるように、分析は半田球の寸法、隙間と
距離および大形要素の重量の間の関係について提
供される。 第５図はチツプキヤリアを支持基板に接着した
後の半田バンプの近似球形を示す断面図である。
側部は半径ｂの円弧であり、それらの曲率中心は
バンプの中心とは一致しない。バンプの頂部およ
び底部の領域は直径Ｐの円形のパツドにより制限
される。半田バツドは通常四角形または三角形で
あり、したがつて寸法Ｘ×Ｙの矩形のパツドは次
式の等価直径を持つ等価面積の円として考えられ
る。 Ｐ＝（4XY／π）1/2 (1) 半田バンプの接点領域は、大形要素の重量が円
弧を完全な半円にする程大きくない限り、図示し
たようなパツドにより制限されるであろう。この
状態は近くの導体への架橋、半田ダムの飛越し、
あるいは半田形状の圧潰を阻止するために回避す
べきである。 少量の半田は支持基板上の半田パツドから流れ
出し、無視することができる。なぜならは、それ
は球の体積の単に１％にすぎないからである。し
かしながら、チツプキヤリアの側部の溝の中に流
入する半田の量はより重要であり、考慮に入れな
ければならない。この例では、溝に失われる半田
の量はほぼ半径200μｍ半円筒であり、したがつ
て約0.08mm3の体積を与える。 この分析において、キヤリアの重量は半田の表
面張力Ｓによつて支持され、この表面張力はその
融点における与えられた半田合金について既知の
定数であるものと仮定される。ここで使用される
60％の錫および40％の鉛の半田の場合、融点は
182℃として定義される。酸化物の形成が許され
る場合、表面張力は不特定な値に低下するであろ
う。したがつて、フラツクスはこのような酸化物
の形成を阻止するのに十分な強さでありかつ表面
張力はその最大値をとるものとして仮定される。 平衡状態においては次の関係が真実である。 Ｗ＝−ＳdA／dH (2) ここで、Ｗは接着されている大形要素の重量で
あり、Ｓ半田の表面張力、Ａは半田の自由表面
積、Ｈは半田形状の高さ（すなわち接着された要
素と支持基板との間の隙間の距離）である。第５
図の半田形状の表面積Ａおよび体積Ｖは次の式で
与えられることが理解できる。 ここでＰははパツドの直径、ｂは第５図に示す
面の曲率半径である。式４はまた元の球の体積
（πD3／６、ここでＤは球の直径である）と等し
い。 式(3)は、垂直面内における曲率半径ｂが半田の
表面全体にわたつて同じであるという仮定に依存
する。この仮定は半田の重量が無視できるもので
あるならば有効である。この仮定は正しいものと
思われる。なぜならば、0.5mmの直径の球は0.6mg
の重さであり、１mmの直径の球の重さは5.0mgで
あり、一方、典型的なチツプキヤリアのパツド当
りの重量は20−50mgであるからである。 熱力学についてのマツクスウエルの関係式を利
用することにより次のことが理解できる。 （δA／δH）V＝（δA／δH）b−（δA／
δb）H（δV／δH）b／（δV／δ）H(5) また、式(3)および(4)からの導関数は次の通りで
ある。 （δA／δH）b＝πb／（b2−H2／４）1/2
｛Ｐ＋Hsin-1（Ｈ／2b）｝(6) （δA／δb）H＝4πH＋2π｛Ｐ＋H2−8b2
／２（b2−H2／４）1/2｝sin-1（Ｈ／2b）−πPHP／（b
2−H2／４）1/2(7) （δV／δH）b＝πP2／４−πH2／４＋π
／（b2−Ｈ／４）1/2｛H2P／４＋Hb2／２sin-1（Ｈ／2b
）｝(8) （δV／δb）H＝−πPbH／（b2−H2／４）
1/2＋3πbH＋π｛2Pb＋bH2−6b3／（b2−H2／４）1/2｝
sin-1（Ｈ／2b）(9) 前記したように、接着される要素の重量が非常
に大きく、曲率半径ｂがＨ／２に近づく場合、接
触角度θは零に近づき、接合部は圧潰される。臨
海（最小）高さHcは式(4)から見出すことができ、
この式において球の直径Ｄを代入すると、次のも
のが与えられる。 Hc＝−πP／４＋｛Ｆ＋G1/2｝1/3＋｛Ｆ−G1/2｝1/3 ここで Ｆ＝D3／２＋πP3／64（12−π2） （11） また Ｇ＝F2＋P6／８（１−π2／８）３ （12） 与えられたパツドの上の与えられた球により支
持できる最大重量はｂがＨ／２になる限界内で式
(5)−(9)を評価することによつて見出され、次のも
のが与えられる。 Wc＝2SP｛−π2／４−πHc／Ｐ＋π（2P＋
πHc）（P2＋πHcP＋2Hc2）／2HcP（4P＋πHc）｝（13
） 第６図はＳ＝0.5N／ｍと仮定したこれらの式
にしたがつてＤの関数としてのWcをプロツトし
たものである。このようにして、大形要素のパツ
ド当りの重量およびパツドの直径は知られている
ので、利用できる最大直径の球は第６図のグラフ
から見出され得る。 最大以下の直径の値は式(4)をｂについて数学的
に解析しかつ式(6)−(9)により与えられる導関数を
見出すことによつて見出すことができ、これらの
導関数は式(5)を解くために使用される。答は式(2)
に代入され、Ｈ、Ｄ、およびＰの関数としてＷを
与える。説明の目的のため、計算はＰ、Ｈ、およ
びＤの選ばれた値について行われ、結果は球径の
関数として高さの形式で第７図に示すようにプロ
ツトされ、両方はＷ／PSの様々な値についてパ
ツドの直径により割ることによつて正規化され
た。 以下の表１において、特別なパラメータは第１
図−第４図に部分的に示されているようなクロス
ポイントスイツチング回路の製造について与えら
れている。これらのパラメータは例示的なもので
あり、本発明を制限するものとしてとられてはな
らないことを理解されるであろう。有効体積およ
び有効球径はチツプキヤリアの溝（城郭）の中に
失われる半田の量を考慮に入れていることに注目
されるであろう。ふくらみ部Ｂおよび接触角度Ｔ
も計算されている。キヤリアの測定高さ（HExp）
と計算高さ（Ｈ Calc）との間には満足すべき
一致が見られることに注目されるであろう。
【表】 一般的な商業上の生産のための好ましい実施例
においては、球径は0.5と1.0mmとの間で変動し、
有効パツド“直径”は0.6から1.0mmまで変動し、
パツド当りのキヤリアの重量は10−100mgの範囲
内にあり、それにより0.25−0.75mmの高さが得ら
れることが予期される。 チツプキヤリア上の全部のパツドを半田付けし
なくても良いことを理解すべきである。この結
果、パツド当りの重量が増大してしまう。例え
ば、半田がパツケージ内の24パツドの内の単に８
個のみに適用されたときには、キヤリアは支持さ
れたが、パツドの内の単に４個のみが半田付けさ
れたときには、半田柱は前記した理論により予知
されるように圧潰された。 また、ある特定のパツケージにおいては、大形
要素を支持基板の両側に接着するのが望ましいこ
とが理解されるであろう。要素が基板の下側から
逆に垂下されるときには、負の重量を持つものと
考えることができ、前記した分析は半田がシリン
ダを超えて引張られない限りこの場合にも適用で
きる。 負の重量は半田の柱を引張る傾向があるので、
キヤリアに対して付加的な重量を加え、あるいは
キヤリアが垂下状態にある間に再融解することに
より隙間の距離を増大させるのが望ましいであろ
う。 特定の組成の半田（60％の錫／40％の鉛）を使
用することについて説明してきたが、本発明はこ
のような組成に限定されるものでないことを理解
すべきである。典型的に使用できる他の半田は95
％の錫の組成および90％の鉛／10％の錫の組成を
含むものである。一般に、良好な機械的特性を有
し、高温のプロセスを要求しない活性半田を選ぶ
のが望ましく、このような半田はできるだけ濡れ
性のものである。 また、大きい隙間距離を提供することに加え
て、本発明は、金属間相の形成を禁止する高い半
田対金の比の結果として信頼性を増大することも
できる。
JP56500427A 1979-12-26 1980-12-22 Expired - Lifetime JPH0341983B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/107,327 US4352449A (en) 1979-12-26 1979-12-26 Fabrication of circuit packages

Publications (2)

Publication Number Publication Date
JPS56501820A JPS56501820A (ja) 1981-12-10
JPH0341983B2 true JPH0341983B2 (ja) 1991-06-25

Family

ID=22316067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56500427A Expired - Lifetime JPH0341983B2 (ja) 1979-12-26 1980-12-22

Country Status (10)

Country Link
US (1) US4352449A (ja)
EP (1) EP0042417B1 (ja)
JP (1) JPH0341983B2 (ja)
KR (1) KR840000477B1 (ja)
CA (1) CA1147478A (ja)
DE (1) DE3071833D1 (ja)
GB (1) GB2067011B (ja)
HK (1) HK69784A (ja)
SG (1) SG33084G (ja)
WO (1) WO1981001912A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138296A1 (de) * 1981-09-25 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum positionieren und fixieren von optischen bauelementen relativ zueinander
US4412642A (en) * 1982-03-15 1983-11-01 Western Electric Co., Inc. Cast solder leads for leadless semiconductor circuits
US4727633A (en) * 1985-08-08 1988-03-01 Tektronix, Inc. Method of securing metallic members together
US4646435A (en) * 1985-10-04 1987-03-03 Raychem Corporation Chip carrier alignment device and alignment method
IL80683A0 (en) * 1985-12-20 1987-02-27 Hughes Aircraft Co Chip interface mesa
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US4769272A (en) * 1987-03-17 1988-09-06 National Semiconductor Corporation Ceramic lid hermetic seal package structure
FR2651025B1 (fr) * 1989-08-18 1991-10-18 Commissariat Energie Atomique Assemblage de pieces faisant un angle entre elles et procede d'obtention de cet assemblage
JP2528718B2 (ja) * 1989-11-30 1996-08-28 いすゞ自動車株式会社 セラミックスと金属の接合方法
US5058265A (en) * 1990-05-10 1991-10-22 Rockwell International Corporation Method for packaging a board of electronic components
US5051869A (en) * 1990-05-10 1991-09-24 Rockwell International Corporation Advanced co-fired multichip/hybrid package
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5255839A (en) * 1992-01-02 1993-10-26 Motorola, Inc. Method for solder application and reflow
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US6479320B1 (en) 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6690014B1 (en) 2000-04-25 2004-02-10 Raytheon Company Microbolometer and method for forming
US6777681B1 (en) 2001-04-25 2004-08-17 Raytheon Company Infrared detector with amorphous silicon detector elements, and a method of making it
DE60229821D1 (de) * 2001-09-25 2008-12-24 Tdk Corp Gehäuse für integrierte Schaltung
US7655909B2 (en) * 2006-01-26 2010-02-02 L-3 Communications Corporation Infrared detector elements and methods of forming same
US7462831B2 (en) * 2006-01-26 2008-12-09 L-3 Communications Corporation Systems and methods for bonding
US7459686B2 (en) * 2006-01-26 2008-12-02 L-3 Communications Corporation Systems and methods for integrating focal plane arrays
US7718965B1 (en) 2006-08-03 2010-05-18 L-3 Communications Corporation Microbolometer infrared detector elements and methods for forming same
US8153980B1 (en) 2006-11-30 2012-04-10 L-3 Communications Corp. Color correction for radiation detectors
US8765514B1 (en) 2010-11-12 2014-07-01 L-3 Communications Corp. Transitioned film growth for conductive semiconductor materials
JP6623508B2 (ja) * 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
FR1483574A (ja) * 1965-06-24 1967-09-06
US3436818A (en) * 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3486223A (en) * 1967-04-27 1969-12-30 Philco Ford Corp Solder bonding
US3609471A (en) * 1969-07-22 1971-09-28 Gen Electric Semiconductor device with thermally conductive dielectric barrier
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
US4143385A (en) * 1976-09-30 1979-03-06 Hitachi, Ltd. Photocoupler

Also Published As

Publication number Publication date
KR830004676A (ko) 1983-07-16
WO1981001912A1 (en) 1981-07-09
EP0042417B1 (en) 1986-11-12
US4352449A (en) 1982-10-05
KR840000477B1 (ko) 1984-04-09
CA1147478A (en) 1983-05-31
GB2067011B (en) 1983-12-14
SG33084G (en) 1991-01-04
GB2067011A (en) 1981-07-15
EP0042417A4 (en) 1984-03-27
EP0042417A1 (en) 1981-12-30
JPS56501820A (ja) 1981-12-10
HK69784A (en) 1984-09-14
DE3071833D1 (en) 1987-01-02

Similar Documents

Publication Publication Date Title
JPH0341983B2 (ja)
TW543163B (en) Solder balls and columns with stratified underfills on substrate for flip chip joining
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
JP4137112B2 (ja) 電子部品の製造方法
US6893952B2 (en) Methods of forming a ball grid array including a non-conductive polymer core and a silver or silver alloy outer layer
JPH0774450A (ja) 電子回路装置
JPH0263301B2 (ja)
JPH06103703B2 (ja) 半田付け方法
JPH06296080A (ja) 電子部品実装基板及び電子部品実装方法
JPH0273648A (ja) 電子回路及びその製造方法
US20140021607A1 (en) Solder volume compensation with c4 process
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP2004193334A (ja) バンプ形成用シートおよびその製造方法
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
US5959355A (en) Semiconductor package having mechanically and electrically bonded supportive elements
JPH0318041A (ja) 電気的接合部
JP2538605B2 (ja) 電子部品の製造方法
KR920005986B1 (ko) 인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물
JP2633745B2 (ja) 半導体装置の実装体
TWI272685B (en) Method for stacking packages in SIP process
JPS5953708B2 (ja) フリツプチツプのフエイスボンデイング法
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法
JP3468876B2 (ja) プリント配線板およびその製造方法
AU6707181A (en) Fabrication of circuit packages
JPH05218044A (ja) バンプ形成方法