JPH0341799Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は商用周波数電源より間欠的に直流高電
圧を発生する電気集じん器（以下EPと称す）の
電源装置に関する。

〔従来の技術〕

従来、この種の装置の間欠荷電回路は、第６図
に示すようになつておりサイリスタ制御回路１か
らの第７図Ａに示すような間欠荷電信号を移相回
路９を通して、サイリスタ２のゲートに供給する
ことにより、サイリスタ２を点孤させ、商用周波
交流電源を、電源同期回路８からの信号を用い、
一定の周期で、位相制御し、変圧器３および整流
器４を経て、放電電極６に加えることにより、
EPを間欠荷電するようになつている。この間欠
荷電時の電流波形を第７図Ｂに示す。

なお直流リアクトル５はEPの内部で、火花放
電が発生した場合は高周波過渡振動電流・電圧に
より、整流器４が損傷するのを防止するために設
けられ、又、電圧検出器７は、EPの荷電電圧を
検出し、サイリスタ制御回路１にフイードバツク
することにより、過電圧又は、火花放電時の間欠
荷電信号の荷電レベルV₁の調節等に用いられる。

又、第７図Ａに於ける間欠荷電信号の荷電停止
レベルV₂は、第７図ｃに示すように間欠荷電停
止時間T₂中での電圧降下を抑制し、集じん機能
を維持する目的で、サイリスタ位相制御範囲の最
小値（点孤角＝160°）に、設定されているため第
７図ｃに於ける電圧波形Ｉのようになる。なお、
電圧波形は、荷電停止時間T₂中で、サイリス
タ位相制御されない場合のものである。

〔考案が解決しようとする問題点〕

しかしながら、このような従来の間欠荷電で
は、次のような問題点がある。

(1) 間欠荷電の荷電率γcが非常に小さくなつた
場合（γc≪１）。

荷電停止レベルが、サイリスタ位相制御範囲の
最小値のままに設定されていると、サイリスタ位
相制御が行なわれているにもかかわらず荷電電圧
は荷電停止時間T₂中に、徐々に低下していき、
ついにはコロナ放電開始以下の電圧になつてしま
い、集じん機能を失つてしまうため、集じん性能
が低下することになる。

(2) EP内で、激しい逆電離が発生し、これを抑
制するため間欠荷電が運用された場合。

荷電停止レベルV₂がサイリスタ位相制御範囲
の最小値のままに設定されていると荷電停止時間
T₂中でも、荷電電圧は、コロナ開始電圧以上で
且つ、逆電離が発生してしまうため、上述同様、
集じん性能が低下することになる。

本考案は上記従来の問題点を解決し、荷電停止
時間中にコロナ放電開始電圧近傍の最適レベルの
電圧で荷電し、集じん性能の向上を図り得るEP
の電源装置を提供することを目的とする。

〔問題点を解決するための手段〕

本考案によるEPの電源装置は、間欠荷電信号
によりサイリスタ等の電力調節要素を制御して商
用周波数の電源より間欠的に直流高電圧を発生
するEPの電源装置において、上記商用周波数電
源に同期する間欠荷電時間（T₁＝１／）およ
び間欠荷電停止時間（T₂＝nT₁）（ｎは整数）を
設定する回路と、上記商用周波数電源に同期する
電源同期回路と、上記間欠荷電停止時間中に上記
サイリスタ等の制御レベルをEPのコロナ放電開
始レベル近傍で最適なレベルに調整するレベル調
整回路とを具備してなることを特徴とし、荷電停
止時間T₂中のサイリスタ位相制御に於ける荷電
停止レベルV₂を、荷電状況に応じてコロナ放電
開始近傍の電圧に調整できるようにサイリスタ制
御回路に、荷電停止レベルV₂の調整用設定器を
設けるとともに、さらに、サイリスタ制御回路が
例えばマイクロプロセツサにて、構成されている
場合には、コロナ放電開始電圧をそのメモリ内に
記憶しておくことにより、荷電状況が変化して
も、荷電停止レベルV₂を常にコロナ開始電圧以
上の最適値に自動的に設定するようになされてい
る。

〔作用〕

本考案によれば、EPの荷電停止時間中にコロ
ナ放電開始電圧近傍の最適レベルの電圧で荷電す
ることにより、EPの集じん性能を向上させるこ
とができる。

〔実施例〕

第１図は本考案の一実施例の構成を示す図、第
２図Ａ，Ｂ，Ｃはそれぞれ第１図に示す実施例の
動作波形図である。第１図において第６図に示す
ものと同一部分には同一符号を付して説明する。
第１図において第６図に示すものと異なるところ
は、第６図におけるサイリスタ制御回路１が第１
図においてはサイリスタ制御回路１′となつてい
ることである。

第３図は第１図におけるサイリスタ制御回路
１′の構成を示す図で、１−１は積分器、１−２
は位相制御範囲制限回路、１−３は間欠荷電停止
レベル調整用設定器、１−４，１−５は各ダイオ
ード、１−６は波形反転補正回路である。

第４図Ａ，Ｂ，Ｃ，Ｄ，Ｅはそれぞれ第３図の
各部の動作波形を示す図である。

第３図および第４図Ａ，Ｂ，Ｃ，Ｄ，Ｅにおい
て電源同期回路８からの出力信号（第４図Ａ）
は、位相制御範囲制限回路１−２により第４図Ｂ
のように整形される。ここで、第４図Ａのv_sは、
間欠荷電のための電源同期信号の初期レベルを示
し、第４図Ｂのv₂は間欠荷電停止レベル調整用設
定器１−３によつて設定された荷電停止レベル
V₂の基本レベルを示す。又、αmaxは、サイリス
タ点弧角の最大値（即ち、位相制御に於ける最小
値）、αminは、サイリスタ点弧角の最小値（即
ち、位相制御に於ける最大値）を示す。

一方、間欠荷電の荷電レベルV₁の基本レベル
であるv₁は、電圧フイードバツク信号等によつ
て、処理された信号を積分器１−１に入力するこ
とにより、位相制御信号（第４図Ｃ）として積分
器１−１から出力される。

第４図Ｂ，Ｃの信号は、各々、第３図のように
接続されたダイオード１−４，１−５に入力され
ることにより、合成され第４図Ｄのような波形の
信号となる。さらに、第４図Ｄの信号は、波形反
転・補正回路１−６により、第４図Ｅのようにな
るように、符号反転及び基準レベル修正処理が行
なわれ、サイリスタ制御回路１′の出力信号とし
て、移相回路９へ供給される。

以上のように処理されると、間欠荷電信号で
は、荷電レベルV₁は、電圧フイードバツク等に
もとづく値であり、一方荷電停止レベルV₂は、
荷電停止レベル調整用設定器１−３により設定さ
れた値となり、荷電停止時間T₂中でも、荷電電
圧を、コロナ放電開始レベル以上に保つことがで
きる。

第５図はサイリスタ制御回路１′が例えばマイ
クロプロセツサにて構成される場合の回路の構成
図であり、EPの電圧・電流特性を計測する際、
コロナ放電開始電圧をＡ／Ｄ変換器１８を通し
て、ディジタル値に変換して、RAMメモリ１３
に記憶しておく。間欠荷電時の荷電レベルおよび
荷電停止レベルは、ROMメモリ１２に記憶され
ていて、運転開始と同時にこのROMメモリ１２
から読み出し、Ｄ／Ａ変換器１７によりアナログ
信号に変換され、サイリスタ移相回路９へ供給さ
れ、間欠運転されるのであるが、この時の荷電停
止時間T₂中の電圧をフイードバツクV，Ａ／Ｄ
変換して、RAMメモリ１３に記憶されているコ
ロナ放電開始電圧V_csと比較し、 (1) V≫V_csならば荷電停止レベルを下げる。

(2) VV_csならば荷電停止レベルは変化させな
い。

(3) V≪V_csならば荷電停止レベルを上げる。

という制御をCPU１１がROMメモリ１２、
RAMメモリ１３中のデータをもとにして行い、
その結果として、設定された荷電停止レベルが、
間欠荷電の荷電停止時間中にＤ／Ａ変換器１７を
通して、サイリスタ移相回路９に供給されること
により、荷電停止時間T₂中には、コロナ開始電
圧近傍で、運転できるような、間欠荷電が実現さ
れ、集じん性能が向上する。なお、第５図に於い
て、上記以外の回路は、それぞれ、ディジタル
Ｉ／Ｏポート１４、操作パネル１６、操作パネル
インターフエイス１５で、全体の制御は、ROM
メモリ１２に記憶されたプログラムをCPU１１
が順次処理していくことによつて行なわれてい
る。

第１図において、サイリスタ制御回路１′から
出力される間欠荷電信号は、荷電レベルV₁、荷
電停止レベルV₂が所定の周期で、くり返えされ、
結果として間欠荷電が行なわれるのでるが、この
場合の荷電停止レベルV₂は、サイリスタ制御回
路１′内の調整用設定器により、荷電停止時間中
の電圧がコロナ放電開始電圧以上の最適値となる
ように設定されたものである。

この実施例では、荷電時間T₁は、１／に固
定することにより、荷電時間T₁中の電流の山数
は２山となり、さらに荷電停止時間T₂も電源周
波数の逆数の整数倍となり、EPの間欠荷電は、
完全に電源と同期したものとなり、且つ、荷電停
止時間T₂での電圧は、コロナ放電開始電圧以上
で運用されるため、集じん性能がさらに向上する
こととなる。

〔考案の効果〕

以上、詳述した本考案によれば、間欠荷電信号
により、サイリスタ等の電力調整要素を制御し
て、商用電源周波数の電源により、間欠的に直
流高圧を発生させるEPの電源装置により発生さ
せられた直流電圧が印加されるようにしたEPに
於いて、電源周波に同期した荷電時間T₁（＝１／
）中では、従来通りの方法（火花ひん度制御
等）で荷電し、荷電停止時間T₂中ではコロナ放
電開始電圧以上となるように荷電され、集じん性
能向上を図り得るため、本考案は、産業上、極め
て有益なものとなる。

【図面の簡単な説明】

第１図は本考案の一実施例の構成を示す図、第
２図Ａ，Ｂ，Ｃは第１図に示す一実施例の動作波
形図、第３図は第１図におけるサイリスタ制御回
路の構成を示す図、第４図Ａ〜Ｅはそれぞれ第３
図に示す回路の動作波形図、第５図は第１図にお
けるサイリスタ制御回路がマイクロプロセツサに
て構成される場合の一例を示す図、第６図および
第７図Ａ〜Ｃはそれぞれ従来例を示す図である。 １′……サイリスタ制御回路、２……サイリス
タ、６……放電電極、７……電圧検出器、８……
電源同期回路、９……移相回路。

Claims (1)

【実用新案登録請求の範囲】
1. 間欠荷電信号によりサイリスタ等の電力調節要
   素を制御して商用周波数の電源より間欠的に直
   流高電圧を発生する電気集じん器の電源装置にお
   いて、上記商用周波数電源に同期する間欠荷電時
   間（T₁＝１／）および間欠荷電停止時間（T₂
   ＝nT₁）（ｎは整数）を設定する回路と、上記商
   用周波数電源に同期する電源同期回路と、上記間
   欠荷電停止時間中に上記サイリスタ等の制御レベ
   ルを電気集じん器のコロナ放電開始レベル近傍で
   最適なレベルに調整するレベル調整回路とを具備
   してなることを特徴とする電気集じん器の電源装
   置。