JPH0339616A - 静電容量型変位検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は静電容量型変位検出器、特に、電極ｌ、；こ位
相の順次づれた交流電圧を印加し電極ｌに対向する電極
２に生じる交流電圧の位相を分析することにより、変位
を検出する静電容量変位検出器に関する。

［従来の技術］ 一の部材に対する他の部材の長さや角度の相対的変位量
を測定するものとして、第７図または第８図に示される
ように規則的に配列された電極に、位相のシフトした交
流電圧を位相印加して対向する電極間の静電容量結合に
基ずく静電容量信号の位相を分析して変位を求める静電
容量型変位検出器が知られている（例えば、特公昭６４
−１１８８３）。

この静電容量型変位検出器には第３図に示されるように
スライダー５４上に等間隔に配列された電極１　６０に
所定位相（例えば４５度）だけ順接１　６０の配列方向
には、進行波が形成される、そして、電極１　６０と電
極２６４との静電容量結合を通じて、電極２はその位置
で進行波を受信する。この進行波の進行方向は各電極１
６０の配列方向に対して印加される交流電圧の位相の変
化が、増加しているか減少しているかによるスライダー
５４とスケール５０とが相対的に摺動すると、前記静電
容量信号は摺動方向に依存して一種のドツプラーシフト
をうける。

ここで、電極１を駆動する交流電圧の周波数をｆｏ、そ
の周期をＴ　ｏ　、電極ｌに形成される進行波の走査速
度をｖ　ｏ　＝、８１　ｆ　ａ　（ここで、８は第３図
におけるように４５度ずつずらして８相の位相の各交流
電圧で駆動した場合に相当し、ｌは電極ｌの１ピツチの
長さ）、スケール５０に対するスライダー５４の摺動速
度をＶ、静電容量信号の周波数をｆ、その周期なＴとす
ると、次の関係式％式％ ［発明が解決しようとする課題］ 式（１）又は（２）−から解るように、スライダー５４
のスケール５０に対する摺動速度Ｖについては、その方
向が電極１に形成される進行波の走査方向と同一で、且
つ、その大きさが８１　／　Ｔ　。

に近ずくと、静電容量信号の周期Ｔは無限大に近ずく。

そして、摺動速度Ｖの大きさが８１／Ｔ。

に等しいかそれより大きくなると、静電容量信号の位相
を分析して変位を検出せんとする本靜電容量型検出器は
、原理的に変位の検出が不可能となる。従って、電極ｌ
に形成される進行波の進行方向と同一方向へのスライダ
ー等の摺動速度は８１／Ｔ０に限界値をもつ。

しかし次に着目すべきは、これに対し、摺動速ように、
上述のような限界値はなく８１／Ｔ、をこえてスライダ
ー等が摺動しても支障はない。但し、この場合は静電容
量信号の周波数ｆは、ｆ６より高くなるが、その結果正
確に位相の分析をできるためには、そのでは検出器の構
成要素の所定の信号処理の応答速度以内である必要があ
る。

しかし、いずれにしても所定の信号処理の応答速度以内
でありさえすれば、検出原理的にはスライダー等の摺動
速度に限界値はないのである。

本発明は、係る事情に鑑み成されたものであり、電極１
　６０上に形成される駆動交流電圧の進行波の方向と同
一方向にスライダー５４が摺動した場合に、従来測定原
理上生じるとされていたスライダー５４の摺動速度の限
界値を回避して、スライダー５４を従来よりも高速度に
摺動することを可能とする静電容量型変位検出器を提供
するこ七を目的とする。

゛、７課題を解決するための手段］ そのため本発明では、スライダー上に等間隔に配列され
た電極１と、前記スライダーと摺動可能なスケール上に
、前記複数の電極１のうちの所定の連続した電極１に対
して対向配置された少なくとも１以上の電極２と、所定
位相だけ順次ずらした位相を持つ交流電圧から成る交流
電圧源とを有し、前記電極１と前記電極２との静電容量
結合に基ずく静電容量信号の位相を分析して、前記スラ
イダーと前記スケールとの相対変位量を検出する静電容
量型変位検出器において、前記交流電圧源における２個
の交流電圧を前記各電極１に印加し、前記各電極ｌに印
加されたその一方の各交流電圧は、一の方向に配列され
た前記各電極１に渡って一の方向に一連に進行する進行
波１を形成するように、且つ、前記各電極１に印加され
たその他方の各交流電圧は、前記進行波ｌの進行方向と
逆方向に一連に進行する進行波２を形成するように前記
交流電圧源における２個の交流電圧を前記各電極１に印
加する電圧駆動手段と、前記電極ｌと前記電極２との静
電容量結合の変化に伴って変相検出器２と、する位相検
出器１と前記進行波２の位相の周期を検出してその長短
を比較する周期比較手段と、前記周期比較手段からの信
号に基ずき、前記位相検出器ｌと前記位相検出器２との
いづれの検出値を選択するかを切り替える位相°検出器
り替え手段と、を有することを特徴とする。また、前記
スライダー上に前記電極ｌと帯状の関係に配列された電
極３を有し、前記電極１と帯状の関係に配列された電極
１及び前記電極３にまたがって対向して設けられ、前記
電極３から前記静電容量信号を検出することを特徴とす
る。また、前記電極２から前記静電容量信号を検出する
ことを特徴とする。

［作用］ 電圧駆動手段により互いに逆方向に進行する進行波を形
成するように、各電極ｌに所定の位相をもつ交流電圧を
印加する。電極ｌと電極２との静電容量結合を通じて、
電極２は、互いに逆方向に進行する２個の進行波を受信
する。スライダーをスケールに対して摺動させると、静
電容量信号の前記２個の進行波はそれぞれ逆方向にドツ
プラーシフトを受け、その周波数または周期に差が生じ
る。位相の進行波の位相の変化は位相検出器ｌ及び位相
検出器２により検出する。一方、その両者の周期を周期
比較手段により比較し、周期が短いあるいは周波数が高
い、即ち、電極ｌ上の進行波の進行方向と逆方向に進行
する静電容量信号の進行波のほうの位相変化を採用する
べく、位相検出切り替え手段により、位相検出器ｌ又は
位相検出器２のいずれかを、変位量演算器に接続する。

［実施例］ 本発明に係る実施例を挙げ、添付図面を参照して詳細に
説明する。しかし、これによって、本発明がこの実施例
に限定されるものではない。

各電極１　６０には等しい位相量だけ次々にシフトした
交流電圧が印加されている。各電極１６０と電極２６４
とで構成される静電容量には、印加交流電圧の位相に対
応した電荷が誘起される。その結果電極１６４には、各
位相に対応し電極２６４を経て電極３６２へ伝達され受
信される。その静電容量信号の基準位相に対するシフト
した位相量から、スケール５０とスライダー５４との相
対変位量が検出される 第１図に本実施例の回路ブロック図を示す。

交流電圧源８は４５度ずつ位相のずれた８相の交流電圧
ｖ１〜Ｖ８を供給する。電圧駆動手段ｌＯは、第４図に
示すように、位相の電極１　６０の並びに従って、順次
、Ｖ８．Ｖｌ、Ｖ２・・・Ｖ７．Ｖ８．Ｖｌ、Ｖ２及び
Ｖ５’、Ｖ４’、Ｖ３”−−−Ｖ６’、Ｖ５’、Ｖ４’
、Ｖ３’（７）交流電圧を印加するものである。ここで
、添え記号１ｔ、、第２図（ｄ）、（ｅ）のいずれかの
タイミングパルスに従っているかを区別するものである
。第７図に静電容量型変位検出器に電極構造を示す。ス
ライダー５４には等間隔の複数の電極１６０とその電極
１６０に並列した帯状の電極２６２とが配設されており
、また、スライダー５４に対向したスケール５０には、
電極１６０と電極２６２にまたがって対向配置された電
極３６４とアース電極６６とが摺動方向に沿って交互に
規削的に配列されている。

電極３６２から検出される静電容量信号は、サンプルホ
ールド回路Ｓ／Ｈ２２及びＳ／Ｈ３２に入力される。サ
ンプルホールド回路は、タイミングパルス６に従って、
静電容量信号を同期整流する。サンプルホールド回路Ｓ
／Ｈ２２から比較器ＣＯＭＰ２６に渡る各信号波形を、
第６図に示す。Ｓ／Ｈ２２及びＳ／Ｈ３２の出力（２１
（ｂ））は位相、増幅器ＡＭＰ２３．ＡＭＰ３２で増幅
され、その出力はローパスフィルターＬＰＦ２４、ＬＰ
Ｆ３４に入力され高周波成分が除去されそして、その出
力（２１（Ｃ））は比較器ＣＯＰＭ２６．ＣＯＭＰ３６
に入力され、波形整形される（２１（ｄ））。

ＣＯＭＰ２６及びＣＯＭＰ３６の出力はそれぞ）２８及
び周期検出器１４２、静電容量信号の位相を検出する位
相検出器２３８及び周期検出器２４４に入力される。周
期検出器１４２、周期検出器２４４の出力は、静電容量
信号の各進行波の周期の長短を比較する周期比較手段４
０に入力され、その出力は、位相検出器１２８と位相検
出器２３８とのいずれかの出力端子を変位量演算器４２
に接続するかを切り替える、位相検出切り替え手段４２
に入力される。位相検出器１２８、位相検出器２３８の
出力端子は共に位相検出切り替え手段４２に接続され、
そして周期比較手段４０の出力信号に従って、そのいず
れかの出力端子が選択されて、変位量演算器４０に接続
される。

基本クロック２は、本静電容量型変位検出器の所定の信
号の生成及び処理の時間的関係を基本的に支配するクロ
ックである。基本クロック２は比較発振器４やタイミン
グパルス６に接続される他、交流電圧源８等に接続され
ている（図示されていない）。

０とが相対的に静止しているときの静電容量信号の周波
数、即ち印加交流電圧の周波数に等しい周波数の矩形波
を出力する。そして、その出力は、位相検出器１２８及
び位相検出器２３８に入力される。位相検出器１　２８
及び位相検出器２３８においては、スライダー５４の摺
動により静止時に比べてわずかに周波数のずれた、ＧＯ
ＭＰ２６及びＣＯＭＰ３６からの静電容量信号の出力波
（第６図２１　（ｄ）　）が、比較発振器４の波形と比
較される。そして、比較発振器４どの時間的ずれを基準
クロック２のクロックの数として計数することにより位
相が検出される。

タイミングパルス６は、電極３６２から検出される静電
容量信号に混在する、相互に逆方向に進行する２個の進
行波を、分離して個別に信号処理するためのタイミング
パルスである、Ｓｔタイミング及びＳ２タイミングを出
力する。

次に本実施例の作用について記載する。

１つの電極に印加される２種類の交流電圧ＶＳＩＶＳ２
を示す。ＶＳＩ、ＶＳ２は相互に逆方向に進行する進行
波を形成するべく印加される。ここで、交流電圧は第２
図に示されるように変調されており、その包絡線が交流
電圧波形をなす。これは、変調波のエツジを信号処理す
ることにより、高精度に位相検出するためである。実際
、ｖｓｌ及びＶＳ２は位相、基準クロック２から生成さ
れたＳＬタイミング（第２図（ｄ））及びＳ２タイミン
グ（同（ｅ））と時間的に関係ずけられ作成される。Ｓ
１タイミングと３２タイミングは相互に、タイミングパ
ルス６の半りロック分シフトしている。第２図（ｂ）に
おけるΔｔは、一方向用の駆動電圧ＶＳＩ（例えば、第
４図のＶｌ）と他方向用の駆動電圧ＶＳ２　＜例えば、
第４図のＶ４′）との位相のずれである。Δｔの大きさ
自体はそれが時間的に一定でありさえあればさほど意味
はない。重要なことは、ＶＳｌ、ＶＳ２の変調５・） ′９タイミングがタイミングパルス６（Ｓｌタイミ゛　
； ング又はＳ２タイミング）の半りロック分ずれているこ
とである。このことにより１、電極３６２から検出され
る静電容量信号に混在する、相互に逆方向に進行する２
個の進行波を１分離して個別に信号処理することが可能
となるのである。第２図（Ｃ）の波形Ｖｎは、ある１つ
の電極１　６０に印加される駆動電圧波形であり１例え
ばＶＳＩとＶＳ２とを加算したものである。添え字ｎは
。

ｎ相互を指す。

波形Ｖｎは一般に次式に表わすことができる。

Ｖｎ　　（ｔ）＝ＶＳ　１　　（ｔ、／Ｔｏ−ｎ／８）
＋　Ｖ　Ｓ　２　　（ｔ　／　Ｔ　ｏ　＋　ｎ　／　８
−Δｔ／”ｒａ）　　　　　　・・・・（３）ここで、
ｎは１〜８の整数、Ｔｏは駆動交流電圧の周期である。

第５図において、スライダー５４が停止しているときと
摺動しているときとにおける静電容量信号の周期につい
て示す。（ａ）はスライダー５４に印加する交流電圧の
周波数に等しい。（ｂ）は、スライダー５４が正方向、
即ち電極１６０に形成される進行波の進行方向と同方向
に摺動した場合を示し、周期は（２）式に示されるごと
く長くなる。（Ｃ）はスライダー５４が負方向へ摺動し
た場合を示し、周期は短くなる。（ｄ）は（ｂ）と（ｃ
）の合成であり、本発明の実施例における検出信号を模
式的に表わしたものである。スライダー５４が摺動する
と常に周期が停止時に比べて短くなったものと長くなっ
たものが生じる。この周期は、周期検出手段１４２及び
周期検出手段２４４にて常に検出されており、基準クロ
ック２のクロック数として表わされる。その数の大小を
周期比較手段４０で比較し、短い周期に対応する位相検
出器の出力を変位量演算器４４に接続するようにする。

そのために、周期の長短に応じた駆動電流を位相検出切
り替え手段４２の接点に流し、その電流の大きさで切り
替えスイッチを作す′；ノ次に電極構造が異なる他の実
施例を第８図を用いて説明する。第３図又は第７図の電
極構造と異なり、電極３は設けられていない。また、静
電容量信号は電極２から検出される。その他の部分は前
述の実施例と同様である。

以上のように本発明の実施例によれば、スライダー５４
の摺動方向に依存せずに、常にスライダー５４の停止時
に比べて短い周期をもつ進行波から、変位量のデータを
収集することが可能となる。そして、式（１）又は（２
）に示されるように、従来スライダー５４の摺動速度の
上限として原理的に課せられていた制限を受けることな
く、スライダー５４を高速度に摺動することが可能とな
る。

以上、本発明に係る実施例を説明したが、本発明におけ
る静電容量型変位検出器は、直線的変位に限らず回転変
位を検出する変位計をも含むことは言うまでもない。

〔効果］ 一ルに対する停止時に比べて短い周期の進行波の位相を
常に分析することができ、その進行波から変位量のデー
タを収集することが可能となる。そして、スライダーの
摺動方向に依存してその摺動速度の制限速度が異なるこ
となく、且つ、従来、位相検出方式の静電容量型変位検
出器において、スライダーの摺動速度の上限として原理
的に課せられていた制限を受けることなく、誤動作する
ことなくスライダーを高速度に摺動することが可能とな
り、高速度に作動できる静電容量型変位検出器を提供出
来る。

【図面の簡単な説明】

第１図は、本発明の一実施例におけるブロック図を示す
。第２図は、実施例における交流電圧の駆動電圧波形と
タイミングパルス時間的関係を示す図である。第３図は
、電極１に一方向の進行波を印加した従来の静電容量型
変位検出器を示す。 第４図は、電極ｌに相互に逆方向に進行する２個時１．
負方向の摺動時とにおいて静電容量信号の周期が異なる
ことを示す図である。第６図は、各信号処理段階におけ
る静電容量信号の波形図を示す。第７図は、本発明の実
施例にかかる電極構造図を示す。第８図は、本発明の他
の実施例に係る電極構造図を示す。 ２８・・・位相検出器１３８・・・位相検出器２４０・
・・周期比較手段　４２・・・周期検出器１４４・・・
周期検出器２５０・・・スケール５４・・・スライダー
　　６０・・・電極１６２　・・・ 電極３ ６４　・・・ 電極

Claims (3)

【特許請求の範囲】
1. （１）スライダー上に等間隔に配列された電極１と、 前記スライダーと摺動可能なスケール上に、前記複数の
   電極１のうちの所定の連続した電極１に対して対向配置
   された少なくとも１以上の電極２と、 所定位相だけ順次ずらした位相を持つ交流電圧から成る
   交流電圧源とを有し、 前記電極１と前記電極２との静電容量結合に基ずく静電
   容量信号の位相を分析して、前記スライダーと前記スケ
   ールとの相対変位量を検出する静電容量型変位検出器に
   おいて、 前記交流電圧源における２個の交流電圧を前記各電極１
   に印加し、前記各電極１に印加されたその一方の各交流
   電圧は、一の方向に配列された前記各電極１に渡って一
   の方向に一連に進行する進行波１を形成するように、且
   つ、前記各電極１に印加されたその他方の各交流電圧は
   、前記進行波１の進行方向と逆方向に一連に進行する進
   行波２を形成するように、前記交流電圧源における２個
   の交流電圧を前記各電極１に印加する電圧駆動手段と、
   前記電極１と前記電極２との静電容量結合の変化に伴っ
   て変化する、前記進行波１の位相を検出する位相検出器
   １と、前記進行波２の位相の変化を検出する位相検出器
   ２と、 前記進行波１と前記進行波２の各々の周期を検出してそ
   の長短を比較する周期比較手段と、前記周期比較手段か
   らの信号に基ずき、前記位相検出器１と前記位相検出器
   ２とのいずれの検出値を選択するかを切り替える位相検
   出切り替え手段と、を有することを特徴とする静電容量
   型変位検出器。
2. （２）前記スライダー上に前記電極１と帯状の関係に配
   列された電極３を有し、 前記電極２は前記電極１及び前記電極３にまたがって対
   向して設けられ、 前記電極３から前記静電容量信号を検出することを特徴
   とする請求項（１）に記載された静電容量型変位検出器
   。
3. （３）請求項（１）において、前記電極２から前記静電
   容量信号を検出することを特徴とする請求項（１）に記
   載された静電容量型変位検出器。