JPH0338614B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は電子計算機のチヤネルサブシステムに
おけるチヤネルパス選択方法に関する。

〔発明の背景〕 近年、電子計算機の入出力チヤネルに新しい概
念が採り入れられてきた。アイ・ビー・エム
（IBM）社発行の刊行物「アイ・ビー・エム シ
ステム／370エクステンデド アーキテクチユア
プリンシプルズ オブ オペレーシヨン」
（IBM System／370 Extended Architecture
Principles of Operation）（SA22−7085−０）
の13章でこの新しい概念の紹介が、また14章乃至
17章でその詳細な動作説明がなされている。これ
によれば、入出力処理は、入出力装置と一対一に
対応したサブチヤネルとチヤネルをパス制御する
チヤネルサブシステムにより実行される。

第４図にこのチヤネルサブシステムの概念図を
示す。第４図の構成例では、２台の中央処理装置
CPU１０と１１がチヤンネルサブシステム１２
に接続され、このチヤネルサブシステム１２のサ
ブチヤネル１４は４本のチヤネルパス１６Ａ〜１
６Ｄを介して入出力装置Ｉ／Ｏ１８と接続され
る。サブチヤネル１４とチヤネルパス１６Ａ〜１
６Ｄの間にはチヤネルパス選択手段１５が介在す
る。このチヤネルパス選択手段１５は、具体的に
はチヤネル制御装置CHCである。また、チヤネ
ルパス１６Ａ〜１６Ｄと入出力装置１８の間は標
準的なＩ／Ｏインタフエースで、入出力制御装置
CU１３内のチヤネルスイツチ１７を介して接続
されている。第４図は、１つのサブチヤネルから
それに対応するＩ／Ｏへ至る経路が複数チヤネル
あり、その経路選択はチヤネルサブシステムによ
り遂行されることを示している。

なお、第４図には、サブチヤネルとＩ／Ｏが１
組のみ示されているが、実際には多数の組が存在
することは云うまでもない。また、一つのＩ／Ｏ
に対するチヤネルパスが４本であるということ、
及び、接続されるCPUが２台であるということ
は、かかるチヤネルサブシステムにとつて本質的
なことではない。

次に、第４図のチヤネルサブシステム１２の動
作をIBMの先の刊行物を参考に説明する。

(1) Ｉ／Ｏの起動 Ｉ／Ｏの起動は、Start Subchannel（SSCH）
命令により行なわれる。SSCH命令では、同時に
サブチヤネル番号を指定する。いずれかのCPU
１０，１１がSSCH命令を認識すると、該当CPU
はCHC１５に命令実行を指示する。CHC１５は、
サブチヤネル番号にもとづいてサブチヤネル１４
をアクセスし、入出力処理に必要な情報を得る。
入出力処理に必要な情報とは、チヤネルパス、チ
ヤネルコマンドワードアドレスなどであるが、詳
細は先の刊行物に譲り、ここでは、本発明に関連
の深いチヤネルパスについて更に言及する。サブ
チヤネル１４とＩ／Ｏ１８を結ぶチヤルパス１６
Ａ〜１６Ｄは、システム構築時決定され、サブチ
ヤネル１４内にチヤネルパス識別子（CHPID）
として記憶されている。CHC１５は、この
CHPIDをもとにチヤネルパス１６Ａ〜１６Ｄの
一つを選択し、Ｉ／Ｏ１８の起動を試みる。

(2) パスチエンジ CHC１５で選ばれた経路（チヤネルパス）が、
他の入出力処理中のため、ビジーであれば、他の
経路を選んでＩ／Ｏ１８の起動を試みる。経路の
ビジーは、チヤネルパス１６、入出力制御装置１
３、Ｉ／Ｏ１８のいずれかの使用中のときに現わ
れる。経路のビジーに出会うことは、それだけ
で、システムの処理効率を低下させる。

(3) 経路選択のアルゴリズム どのCHPIDを用いてＩ／Ｏ１８を起動するか
は、チヤネルサブシステム内のCHC１５の制御
にまかされている。このことは、CHC１５の制
御いかんでは、入出力処理に使用する経路が特定
のチヤネルパス、入出力制御装置に片寄つてしま
う恐れがあることを示している。この結果、入出
力経路の使用率の不均衡が生じ、システム全体の
入出力処理効率を低下させてしまう。こうした経
路使用率の不均衡を防ぐため、チヤネルパス選択
アルゴリズムに工夫をこらしている。たとえば、
IBMの他の刊行物「Input／Output
Configuration Program User's Guide and
Referrence」（GC28−1027−３）には、次のよ
うなチヤネルパス選択のアルゴリズムが解説され
ている。

Preferred Path あらかじめ決められたチヤネルパスが最初に選
択されＩ／Ｏ起動を試みる。このあらかじめ決め
られたチヤネルパスをPreferred Pathと呼ぶ。
Preferred Pathが使用できないとき、次に述べ
るアルゴリズムによりパス選択を試みる。

Potation Algorithm あらかじめ決められた順に従い経路の選択を行
う。例えば、第４図のチヤネルパス６Ａ〜１６Ｄ
に対してCHPID00，01，10，11が割り当てられ、
CHPID００，１０，０１，１１のRotation順が
決められているとする。前回の入出力処理で
CHPID００の経路１６Ａが使用されていたとす
ると、その次のＩ／Ｏの起動は、次のRotation
順のCHPID10の経路１６Ｃが使用される。

ところで、実際のシステムでは、CHCが複数
存在し、あるＩ／Ｏとサブチヤネル間の経路がそ
れぞれ独立した複数のCHCに分散しているのが
一般的である。第５図はチヤネルサブシステムを
含むシステムのより具体的なハードウエア構成を
示したもので、ここでは、チヤネルサブシステム
１２は２台のそれぞれ独立したCHC１５−１お
よび１５−２を備え、Ｉ／Ｏ１８とサブチヤネル
１４間の経路がCHC１５−１，１５−２および
その配下のCU１３−１，１３−２に分散してい
るとしている。サブチヤネル１４は他のＩ／Ｏに
対応したサブチヤネルと共に、CPU１０，１１
およびCHC１５−１，１５−２から等しくアク
セスできるようにメインストレージ２０の特定エ
リアに格納される。このメインストレージ２０の
サブチヤネル１４は、各CHC１５−１，１５−
２から排他的にアクセスされるようロツク制御さ
れ、全く同時に２つのチヤネルパス、例えば
CHC１５−１配下のチヤネルパス１６ＡとCHC
１５−２配下のチヤネルパス１６Ｃから同時に
Ｉ／Ｏ１８が起動されることを防止している。し
たがつて、CHC１５−１，１５−２が同時に起
動されても、Ｉ／Ｏ１８における起動のぶつかり
はおきない。なお、メインストレージ２０には、
Ｉ／Ｏ起動キユーブロツク（IOQB）３０が同じ
く特定エリアに格納されるが、これについては本
発明の動作と関連づけて後述する。

このような構成における従来のチヤネルパス選
択方法の問題点を以下に説明する。

第５図において、２台のCHC１５−１，１５
−２は互いに独立した制御装置であり、例えば
CPU１０はＩ／Ｏ１８の起動時、両方のCHC１
５−１，１５−２を同時に起動する。この結果、
各々のCHC１５−１，１５−２はサブチヤネル
１４の情報をもとに、各CHC配下のチヤネルパ
スの起動を他のCHCとは独立に処理しようとす
る。ここで、チヤネルパス１６Ａ〜１６Ｄの
CHPID００，０１，１０，１１とし、仮に
CHPID０１のCHC１５−１配下のチヤネルパス
１６Ｂに対してPreferred Pathの指定がなされ
ているとする。この場合、CHC１５−１がCHC
１５−２より先にサブチヤネル１４のアクセスに
成功すると、CHC１５−１はPreferred Pathと
して指定されたチヤネルパス１６Ｂを用いてＩ／
Ｏ１８の起動を行うことができる。これに対し
て、CHC１５−２がCHC１５−１より先にサブ
チヤネル１４のアクセスに成功すると、CHC１
５−２では、自チヤネルパス１６Ｃ，１６Ｄに
Preferred Pathの指定がないため、あらかじめ
定められたRotation Algorithmに従いチヤネル
パス１６Ｃあるいは１６Ｄを選択してＩ／Ｏ１８
の起動を行うことになる。即ち、Ｉ／Ｏ１８を起
動する場合、優先して使用すべきパスとしてあら
かじめ決められたチヤネルパス１６Ｂに先行し
て、CHC１５−２ではチヤネルパス１６Ｃある
いは１６Ｄを選択することになり、これは
Preferred Pathの指定による入出力経路の効率
的な使用に重大なインパクトを与える。

〔発明の目的〕

本発明の目的は、それぞれ独立にチヤネルパス
を選択する制御装置が複数台具備してなるチヤネ
ルサブシステムでのチヤネルパス使用率均衡化を
図り、システムの処理効率を高めることにある。

〔発明の概要〕

本発明は、Preferred Pathとは別に、各CHC
が最優先で起動すべきチヤネルパスの識別情報を
サブチヤネルに格納すると共に、この識別情報を
各CHCから変更できるようにする。Ｉ／Ｏの起
動時、先にサブチヤネルのアクセスに成功した
CHCは、上記識別情報で示されるチヤネルパス
が自分の配下にあり、かつ、それが使用中でない
場合、該当チヤネルパスを選択してＩ／Ｏを起動
する。また、該CHCは該当チヤネルパスが自分
の配下にあつても使用中の場合は、上記識別情報
をあらかじめ定めたRotation Algorithmにより
次に優先して起動すべきチヤネルパスに変更して
IOQBにエンキユーする。これにより、次に該サ
ブチヤネルのアクセスに成功した別のCHCは、
上記変更後の識別情報で示されるチヤネルパスが
自分の配下にあり、それが使用中でない場合、該
チヤネルによりＩ／Ｏを起動することができる。
なお、識別情報で示されるチヤネルパスが自分の
配下にない場合、CHCはIOQBにより次のキユー
サーチに移ることになる。

〔発明の実施例〕

本発明の一実施例を第１図乃至第３図を用いて
説明する。なお、チヤネルサブシステムは第５図
の構成をとるものとする。

第２図は第５図のメインストレージ２０に保持
されているＩ／Ｏ起動キユーブロツク（IOQB）
３０のフオーマツトを示す。ロツクバイト３１
は、CPUからのキユーイング処理と、CHCから
のデキユーイング処理、あるいは、CHC同志の
デキユーイング処理のぶつかりを防ぐため、
CPC／CHからのアクセスを排他的に制御するの
に用いる。例えばロツクバイト３１の所定ビツト
が“１”の時、IOQB３０は使用中を示す。３２
はキユーイングされているＩ／Ｏ起動の数を示
す。３３はキユーの先頭のサブチヤネル番号、３
４は末尾のサブチヤネル番号を示す。

第３図は、同じく第５図のメインストレージ２
０に保持されているサブチヤネル１４の制御ブロ
ツク（SBCB）を示す。SBCB４０には入出力装
置に必要な種々の情報を含むが、ここでは、本発
明に関連するものについてのみ示す。

ロツクバイト４１は上記IOQB３０のロツクバ
イト３１と同様の目的を持ち、その所定ビツトが
“１”時、当該サブチヤネルは使用中を示す。

バイト４２〜４６はチヤネルパスマスクであ
る。バイト４２はＩ／Ｏ起動のために使用できる
チヤネルパスマスク（以下SPMという）を示す。
本例では、サブチヤネル１４は４本のチヤネルパ
スを介してＩ／Ｏ１８と接続されているとしてい
るため、ビツト０から３まで使用され、ビツト０
がCHPID格納ブロツク４８のCHPID０に対応
し、以下ビツト１がCHPID１に、ビツト２が
CHPID２に、ビツト３がCHPID３に対応する。
この対応関係は他のマスクバイト４３，４４，４
５，４６についても同様である。Ｉ／Ｏ起動にお
けるチヤネルパスは、常に物理物に接続されてい
るチヤネルパスの任意のものを使用できるとは限
らない。ある種の入出力処理では、使用できるチ
ヤネルパスを限定する必要が生じる。本SPMは、
Ｉ／Ｏ起動のために使用できるチヤネルパスを指
定するものであり、該当ビツトが“１”の場合、
対応するチヤネルパスを使用可能であることを示
す。バイト４３は、CHCが選択すべきパスマス
ク（以下IPMという）を示し、該当ビツトに
“１”がたてられる。本IPMで指定されたチヤネ
ルパスが、最優先でＩ／Ｏ起動のために使用され
るべきであることを示す。バイト４４は最後に使
用したチヤネルパスを示すパスマスク（LPUM）
であり、“１”がたつているビツトに対応するチ
ヤネルパスが最後に使用されたことを示してい
る。本LPUMは、Rotation Algorithmの際に、
次の起動のために使用すべきチヤネルを知るのに
用いる。バイト４５はPreferred Pathマスク
（以下PPMという）であり、パス選択のため先ず
優先して使用されるべきチヤネルパスを示す。起
動を受けたCHCはIPMを参照し、本PPMを参照
することはないが、CPUが起動すべきサブチヤ
ネルをエンキユーする時、該PPMをIPMに反映
させる。バイト４６はチヤネルパスの有効性マス
ク（以下PIMという）であり、CHPID０〜３の
各チヤネルパスの物理的な有効性を示す。これら
のチヤネルパスマスクのうち、PPMとPIMのシ
ステム設置時に決められる値であり、通常のオペ
レーシヨンでは変更されない。第５図の構成場
合、PPM＝10000000，PIM＝11110000である。

４バイトからなるブロツク４８はCHPID０〜
３を格納するのに用いられる。ここでは、ブロツ
ク４８の各バイトは２ビツトずつ使用されると
し、第５図の構成の場合、CHPID０〜３はそれ
ぞれ“00”，“01”，“10”，“11”となる。
Rotation Algorithmの順序もこれに従う。
CHPID０〜３の内容もシステム設置時に決られ
る値であり、通算のオペレーシヨンでは変更され
ない。

キユーポインタ４９は、Ｉ／Ｏ起動のキユーを
構成するために用い、本サブチヤネルの次にキユ
ーイングされているサブチヤネル番号を示す。

第１図は本発明のチヤネルパス選択方式の動作
フローである。仮にCPU１０でＩ／Ｏ起動命令
が発行されるとすると（ステツプ101）、CPU１
０はメインストレージ２０のサブチヤネル１４を
アクセスし、入出力処理に必要な情報を起動され
た該サブチヤネルのSBCB４０（第３図）に格納
する（ステツプ102）。ステツプ102の処理には、
SPMの作成およびIPMの作成が含まれる。
PPM，PIMおよびCHPID０〜３はシステム設置
時に決められ、第５図の構成の場合、すでに
PPM＝10000000，PIM＝11110000，CHPID０〜
３＝００，１０１，１１となつている。SPMは、
第５図の構成の場合、PIMと同じく11110000と
する。IPMはパス選択のアルゴリズムにより決
定されるが、PPMが指定されていると、それが
そのまま設定される。即ち、本実施例ではIPM
＝10000000となる。次に、CPU１０はメインス
トレージ２０のIOQB（第２図）をアクセスし、
そのエリア３４を起動すべきサブチヤネル番号に
書き替え、さらにエリア３２を更新する（ステツ
プ103）。その後、CPU１０は信号線２１を通し
てCHC１５−１および１５−２を起動する（ス
テツプ104）。

CHC１５−１および１５−２は、CPU側から
の起動に応じて、あるいは常時メインストレージ
２０のIOQBをサーチして、Ｉ／Ｏ起動処理要求
のサブチヤネルを取り出す（ステツプ201）。ここ
で、注意すべきことは、CHC１５−１および１
５−２は自チヤネルパスに関する起動かどうかと
いうことは一切問題にせずに、IOQB３０エリア
３３の内容にもとづいてSBCB４０をメインスト
レージ２０から読み出すことである。いま、仮に
CHC１５−１がサブチヤネル１４のSBCB４０
を読み出したとする。

CHC１５−１は、SBCB４０を読み出すと、
まず該当サブチヤネル番号をIOQB３０からデキ
ユーする（ステツプ202）。これは、読み出した
SBCB４０のキユーポインタ４９で示されるサブ
チヤネル番号をIOQB３０のエリア３３に設定
し、エリア３２の値を−１することで達成され
る。このデキユー処理により、他方のCHC１５
−２ではＩ／Ｏ起動処理待ちの次のサブチヤネル
を取り出すことができる。デキユー処理後、
CHC１５−１は、上記読み出したSBCB４０の
IPMで示されるCHPIDが自CHC内のチヤネルパ
スであるかどうか判定する（ステツプ203）。もし
自CHC内のチヤネルパスでなければ、次のキユ
ーサーチに行くが、本実施例の場合、IPM＝
10000000、CHPID０＝00であるため、CHC１５
−１は、選択すべきチヤネルパスが自CHCの１
６Ａであると設定し、該チヤネルパス１６Ａの選
択を試みる（ステツプ204）。そして、選択したチ
ヤネルパス１６Ａは使用中はどうか判定し（ステ
ツプ205）、使用中でなければ、該チヤネルパス１
６Ａを使用してCU１３−１、Ｉ／Ｏ１８を起動
し、入出力処理を実行する（ステツプ208）。入出
力処理が終了すると、SBCB４０のLPUMに
IPMの内容を設定する（ステツプ209）。

一方、ステツプ205でチヤネルパス１６Ａの使
用中が判定された場合、CHC１５−１は、あら
かじめ定められたRotation Algorithmに従い
IPMを変更する（ステツプ206）。この処理では、
SPM及びPIMを参照し、Rotatioln Algorithm
で次に選択されるべきチヤネルパスとして、使用
不可能なチヤネルパスや物理的に接続されていな
いチヤネルパスが指定されないようにする。同様
にLPUMも参照し、、次に選択されるべきチヤネ
ルパスとして、最も新しく使用されたチヤネルパ
スが指定された場合、それはスキツプするものと
する。本実施例の場合、次に選択すべきチヤネル
パスは、Rotation Algorithmに従いCHPID１の
“10”であり、しかも、SPMとPIMはいずれも
“11110000”であるため、このCHPID１＝10のチ
ヤネルパス１６ＣはLPUMに一致しないと仮定
すると、、CHC１５−１はIPMを“01000000”に
変更する。その後、CHC１５−１は、当該サブ
チヤネル１４のＩ／Ｏ起動処理をIOQB３０に再
びエンキユーする（ステツプ207）。エンキユー処
理では、再び、Ｉ／Ｏ起動処理を必要とする当該
サブチヤネル番号と、IOAB３０のエリア３４に
あらためて設定すると同時に、それまで該エリア
３４に保持されていたサブチヤネル番号に対応す
るSBCBのキユーポインタに設定する。この結
果、CHC１５−２のキユーサーチで再びサブチ
ヤネル１４が読み出された時、CHC１５−２に
より、そのチヤネルパス１６Ｃを用いてＩ／Ｏ１
８が起動される。なお、エンキユー処理後、
CHC１５−１は次のキユーサーチを実行する。

以上述べた通り、IPMを操作することにより、
CHCが２台以上存在する場合でも、Ｉ／Ｏ起動
に使用するチヤネルパスの選択順を所期の狙い通
り制御することが可能である。

〔発明の効果〕

本発明によれば、複数のチヤネル制御装置が互
いに独立にチヤネルパスを選択するように構成さ
れたチヤネルサブシステムにおいて、Ｉ／Ｏ起動
に使用するチヤネルパスの選択順を所謂の狙い通
りに制御できるため、入出力経路の使用率が均衡
化が可能となり、システム全体に処理効率が向上
する利点がもたらされる。

【図面の簡単な説明】

第１図は本発明のチヤネルパス選択方法の一実
施例の動作フロー図、第２図はＩ／Ｏ起動キユー
制御ブロツクのフオーマツト図、第３図はサブチ
ヤネル制御ブロツクのフオーマツト図、第４図は
チヤネルサブシステムの概略構成図、第５図はチ
ヤネルサブシステムの具体的構成図である。 １０，１１……中央処理装置、１２……チヤネ
ルサブシステム、１３……入出力制御装置、１４
……サブチヤネル、１５……チヤネル制御装置、
１６Ａ〜１６Ｄ……チヤネルパス、１７……チヤ
ネルスイツチ、１８……入出力装置、２０……メ
インストレージ、３０……Ｉ／Ｏ起動キユー制御
ブロツク、４０……サブチヤネル制御ブロツク、
４２〜４６……パスマスク。

Claims (1)

1. 【特許請求の範囲】 １ 入出力装置の制御情報を記憶するエリア（以
   下、サブチヤネルという）と起動すべきサブチヤ
   ネルのキユーを記憶するエリア（以下、Ｉ／Ｏ起
   動キユーブロツクという）を有する記憶装置、及
   び、それぞれ複数チヤネルパスに接続された２台
   以上のチヤネル制御装置を具備し、各チヤンネル
   制御装置が互いに独立に前記Ｉ／Ｏ起動キユーブ
   ロツク及びサブチヤンネルを参照してチヤネルパ
   スを選択し、該チヤネルパスを通して入出力装置
   を制御するチヤネルサブシステムにおいて、 チヤネル制御装置が選択すべきチヤンネルパス
   を示す識別情報をサブチヤネル内に保持し、且
   つ、該識別情報をチヤンネル指示装置から変更可
   能とし、 チヤネル制御装置は、サブチヤネル内の前記識
   別情報に従つてチヤネルパスを選択し、該選択し
   たチヤネルパスが使用中のとき識別情報を更新
   し、当該サブチヤネルをＩ／Ｏ起動キユーブロツ
   クに再びキユーイングすることを特徴とするチヤ
   ネルパス選択方法。