JPH06187297A - データ転送処理方法及びデータ転送処理装置 - Google Patents
データ転送処理方法及びデータ転送処理装置Info
- Publication number
- JPH06187297A JPH06187297A JP4338504A JP33850492A JPH06187297A JP H06187297 A JPH06187297 A JP H06187297A JP 4338504 A JP4338504 A JP 4338504A JP 33850492 A JP33850492 A JP 33850492A JP H06187297 A JPH06187297 A JP H06187297A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- space
- information
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1072—Decentralised address translation, e.g. in distributed shared memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
- G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】データ転送のオーバヘッドを削減する。
【構成】情報記憶手段３は自処理手段の記憶手段と他処
理手段の記憶手段とをアクセスする属性を示すアクセス
情報をデータに関連付けて記憶し且つ記憶手段７の用途
に応じて割り付けた複数種の仮想空間の夫々を識別する
空間識別情報を記憶し、複数のアドレス変換手段４はア
クセス情報に基づき複数種の仮想空間に対応して仮想ア
ドレスから実アドレスに変換し、選択手段５は空間識別
情報に基づき複数のアドレス変換手段４のいずれかを選
択し、転送制御手段６は選択したアドレス変換手段４に
より変換された実アドレスに基づき記憶手段７のデータ
を読み出しアクセス情報及び空間識別情報と共に他の処
理手段に転送する。
理手段の記憶手段とをアクセスする属性を示すアクセス
情報をデータに関連付けて記憶し且つ記憶手段７の用途
に応じて割り付けた複数種の仮想空間の夫々を識別する
空間識別情報を記憶し、複数のアドレス変換手段４はア
クセス情報に基づき複数種の仮想空間に対応して仮想ア
ドレスから実アドレスに変換し、選択手段５は空間識別
情報に基づき複数のアドレス変換手段４のいずれかを選
択し、転送制御手段６は選択したアドレス変換手段４に
より変換された実アドレスに基づき記憶手段７のデータ
を読み出しアクセス情報及び空間識別情報と共に他の処
理手段に転送する。
Description
【０００１】
【産業上の利用分野】本発明は、プロセッサ間で通信を
行うことにより並列に処理を実行するマルチプロセッサ
システムにおけるデータ転送処理方法及びデータ転送処
理装置に関する。
行うことにより並列に処理を実行するマルチプロセッサ
システムにおけるデータ転送処理方法及びデータ転送処
理装置に関する。
【０００２】
【従来の技術】近年、コンピュータシステムの高速化や
大容量化が要求されるに伴って、複数のプロセッサに処
理を分散して並列に処理させる並列処理技術が必要とな
ってきた。
大容量化が要求されるに伴って、複数のプロセッサに処
理を分散して並列に処理させる並列処理技術が必要とな
ってきた。
【０００３】そこで、複数のプロセッサが処理を並列的
に行なうマルチプロセッサシステムが提供されている。
このマルチプロセッサシステムは、各プロセッサが通信
手段を介して互いに通信を行うことにより各プロセッサ
が並列に動作し、プロセッサ全体であるまとまった処理
を実行する。これによれば、１つの仕事に対する処理の
高速化を図ることができる。
に行なうマルチプロセッサシステムが提供されている。
このマルチプロセッサシステムは、各プロセッサが通信
手段を介して互いに通信を行うことにより各プロセッサ
が並列に動作し、プロセッサ全体であるまとまった処理
を実行する。これによれば、１つの仕事に対する処理の
高速化を図ることができる。
【０００４】このようなマルチプロセッサシステムにお
けるプロセッサ間の通信において、プロセッサＡの主記
憶装置のデータを他のプロセッサＢに対して送出する場
合、一般的にはスーパバイザプログラムが他のプロセッ
サに対するデータ転送のキューイングを管理している。
そして、ユーザプログラムがこのスーパバイザプログラ
ムに対してデータ転送依頼の割り込みを発生すると、ス
ーパバイザプログラムが転送キューのヘッダを作成する
ことによりデータ転送要求を行う。
けるプロセッサ間の通信において、プロセッサＡの主記
憶装置のデータを他のプロセッサＢに対して送出する場
合、一般的にはスーパバイザプログラムが他のプロセッ
サに対するデータ転送のキューイングを管理している。
そして、ユーザプログラムがこのスーパバイザプログラ
ムに対してデータ転送依頼の割り込みを発生すると、ス
ーパバイザプログラムが転送キューのヘッダを作成する
ことによりデータ転送要求を行う。
【０００５】しかし、この方法では、ユーザプログラム
からスーパバイザプログラムへの割り込みが多発するた
め、オーバヘッドが大きくなる。そこで、オーバヘッド
を削減するためにスーパバイザプログムを用いない別の
方法が提案されている。
からスーパバイザプログラムへの割り込みが多発するた
め、オーバヘッドが大きくなる。そこで、オーバヘッド
を削減するためにスーパバイザプログムを用いない別の
方法が提案されている。
【０００６】この方法を以下に説明する。転送キューに
書込ポインタと読込ポインタとを設け、この書込ポイン
タの値及び読出ポインタの値をユーザプログラムが管理
する。そして、主記憶装置に対して設定された１つの仮
想空間を仮想アドレスから実アドレスに変換するための
アドレス変換テーブルを介してユーザプログラムがアク
セスすると、転送処理部がデータの転送処理を行う。
書込ポインタと読込ポインタとを設け、この書込ポイン
タの値及び読出ポインタの値をユーザプログラムが管理
する。そして、主記憶装置に対して設定された１つの仮
想空間を仮想アドレスから実アドレスに変換するための
アドレス変換テーブルを介してユーザプログラムがアク
セスすると、転送処理部がデータの転送処理を行う。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
マルチプロセッサシステムでは、次のような問題があっ
た。すなわち、あるプロセッサのアドレス変換テーブル
の内容を更新した場合には、全てのプロセッサのアドレ
ス変換テーブルの内容を一致させる必要があった。この
ため、オペレーティングシステム（以下、ＯＳ部と称す
る。）が同期処理を実行していた。この同期処理とは、
全てのアドレス変換テーブルの内容が更新された内容に
変更されるまで処理を待たせ、全てのアドレス変換テー
ブルの内容が更新された内容に変更された時点で次の処
理に進ませるものである。
マルチプロセッサシステムでは、次のような問題があっ
た。すなわち、あるプロセッサのアドレス変換テーブル
の内容を更新した場合には、全てのプロセッサのアドレ
ス変換テーブルの内容を一致させる必要があった。この
ため、オペレーティングシステム（以下、ＯＳ部と称す
る。）が同期処理を実行していた。この同期処理とは、
全てのアドレス変換テーブルの内容が更新された内容に
変更されるまで処理を待たせ、全てのアドレス変換テー
ブルの内容が更新された内容に変更された時点で次の処
理に進ませるものである。
【０００８】このような同期処理が行われると、ＯＳ部
のオーバヘッドが増加し、システムの性能が低下するこ
とになる。このため、この問題を解決するアドレス変換
方法及びその装置が望まれていた。
のオーバヘッドが増加し、システムの性能が低下するこ
とになる。このため、この問題を解決するアドレス変換
方法及びその装置が望まれていた。
【０００９】本発明は、このような点に鑑みてなされた
もので、その目的とするところは、データ転送のオーバ
ヘッドを削減することのできるデータ転送処理方法及び
データ転送処理装置を提供することにある。
もので、その目的とするところは、データ転送のオーバ
ヘッドを削減することのできるデータ転送処理方法及び
データ転送処理装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。図２は本発明の原理フローであ
る。
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。図２は本発明の原理フローであ
る。
【００１１】本発明に係るデータ転送処理方法を実現す
るためのデータ転送処理装置は、複数の処理手段１、通
信手段２を有する。複数の処理手段１はデータを記憶す
る記憶手段７を有するとともに処理を実行する。通信手
段２は複数の処理手段１の間で相互にデータ及び情報を
転送する。前記各々の処理手段１は、処理を並列に実行
し、次のように構成される。
るためのデータ転送処理装置は、複数の処理手段１、通
信手段２を有する。複数の処理手段１はデータを記憶す
る記憶手段７を有するとともに処理を実行する。通信手
段２は複数の処理手段１の間で相互にデータ及び情報を
転送する。前記各々の処理手段１は、処理を並列に実行
し、次のように構成される。
【００１２】情報記憶手段３は、自己の処理手段内の記
憶手段と他の処理手段内の記憶手段とをアクセスするた
めの属性を示すアクセス情報をデータに関連付けて記憶
すると共に記憶手段７の用途に応じて割り付けられた複
数種の仮想空間の夫々を識別する空間識別情報を記憶す
る。記憶手段は例えば主記憶装置などであり、情報記憶
手段３は、例えば主記憶装置に格納された転送キューな
どである。
憶手段と他の処理手段内の記憶手段とをアクセスするた
めの属性を示すアクセス情報をデータに関連付けて記憶
すると共に記憶手段７の用途に応じて割り付けられた複
数種の仮想空間の夫々を識別する空間識別情報を記憶す
る。記憶手段は例えば主記憶装置などであり、情報記憶
手段３は、例えば主記憶装置に格納された転送キューな
どである。
【００１３】複数のアドレス変換手段４は、前記情報記
憶手段３に記憶されたアクセス情報に基づき前記複数種
の仮想空間に対応して仮想アドレスから実アドレスに変
換する。
憶手段３に記憶されたアクセス情報に基づき前記複数種
の仮想空間に対応して仮想アドレスから実アドレスに変
換する。
【００１４】選択手段５は、前記情報記憶手段３に記憶
された空間識別情報に基づき複数のアドレス変換手段
（４）のいずれかを選択する。転送制御手段６は、前記
選択手段５が選択したアドレス変換手段４により変換さ
れた実アドレスに基づき記憶手段７のデータを読み出し
て前記アクセス情報及び空間識別情報と共に前記他の処
理手段に転送する。
された空間識別情報に基づき複数のアドレス変換手段
（４）のいずれかを選択する。転送制御手段６は、前記
選択手段５が選択したアドレス変換手段４により変換さ
れた実アドレスに基づき記憶手段７のデータを読み出し
て前記アクセス情報及び空間識別情報と共に前記他の処
理手段に転送する。
【００１５】次に、本発明に係るデータ転送処理方法
は、複数の処理手段の間で相互にデータ及び情報を転送
することにより各々の処理手段が並列に処理を実行す
る。情報記憶ステップ１０１は自己の処理手段内の記憶
手段と他の処理手段内の記憶手段とをアクセスするため
の属性を示すアクセス情報をデータに関連付けて記憶す
ると共に記憶手段の用途に応じて割り付けられた複数種
の仮想空間の夫々を識別する空間識別情報を情報記憶手
段に記憶する。
は、複数の処理手段の間で相互にデータ及び情報を転送
することにより各々の処理手段が並列に処理を実行す
る。情報記憶ステップ１０１は自己の処理手段内の記憶
手段と他の処理手段内の記憶手段とをアクセスするため
の属性を示すアクセス情報をデータに関連付けて記憶す
ると共に記憶手段の用途に応じて割り付けられた複数種
の仮想空間の夫々を識別する空間識別情報を情報記憶手
段に記憶する。
【００１６】アドレス変換ステップ１０２は前記記憶さ
れたアクセス情報に基づき仮想アドレスから実アドレス
に前記複数種の仮想空間に対応して複数のアドレス変換
を行う。選択ステップ１０３は前記空間識別情報に基づ
き複数のアドレス変換のいずれかを選択する。
れたアクセス情報に基づき仮想アドレスから実アドレス
に前記複数種の仮想空間に対応して複数のアドレス変換
を行う。選択ステップ１０３は前記空間識別情報に基づ
き複数のアドレス変換のいずれかを選択する。
【００１７】転送制御ステップ１０４は選択したアドレ
ス変換により変換された実アドレスに基づき記憶手段の
データを読み出して前記アクセス情報及び空間識別情報
と共に前記他の処理手段に転送する。
ス変換により変換された実アドレスに基づき記憶手段の
データを読み出して前記アクセス情報及び空間識別情報
と共に前記他の処理手段に転送する。
【００１８】ここで、複数種の仮想空間は、全ての処理
手段が共通に用いるグローバル空間と各々の処理手段が
固有に用いるローカル空間とすることもできる。前記複
数種のアドレス変換手段４は、ローカルアドレス変換手
段４ａ、グローバルアドレス変換手段４ｂであってもよ
い。ローカルアドレス変換手段４ａは、ローカル空間を
アクセスするために仮想アドレスから実アドレスにアド
レス変換を行う。グローバルアドレス変換手段４ｂは、
グローバル空間をアクセスするために仮想アドレスから
実アドレスにアドレス変換を行う。
手段が共通に用いるグローバル空間と各々の処理手段が
固有に用いるローカル空間とすることもできる。前記複
数種のアドレス変換手段４は、ローカルアドレス変換手
段４ａ、グローバルアドレス変換手段４ｂであってもよ
い。ローカルアドレス変換手段４ａは、ローカル空間を
アクセスするために仮想アドレスから実アドレスにアド
レス変換を行う。グローバルアドレス変換手段４ｂは、
グローバル空間をアクセスするために仮想アドレスから
実アドレスにアドレス変換を行う。
【００１９】また、前記転送制御手段６は、前記アクセ
ス情報と空間識別情報を含むヘッダとこのヘッダに関連
付けられたボディデータとからなるパケットで転送処理
を行うようにする。
ス情報と空間識別情報を含むヘッダとこのヘッダに関連
付けられたボディデータとからなるパケットで転送処理
を行うようにする。
【００２０】前記アクセス情報は、受信すべき処理手段
の指定，データの読み出し又は書き込みの転送モード，
ボディデータ長，送信アドレス，受信アドレスの情報を
含むようにする。
の指定，データの読み出し又は書き込みの転送モード，
ボディデータ長，送信アドレス，受信アドレスの情報を
含むようにする。
【００２１】さらに、装置に書込ポインタ部１６と情報
書込手段８とを設けるようにする。書込ポインタ部１６
は前記情報記憶手段３のどの位置までアクセス情報を書
き込んだかを示す。情報書込手段８は書込ポインタ部１
６のポインタ値をインクリメントすることにより情報記
憶手段３に順次前記アクセス情報を書き込む。
書込手段８とを設けるようにする。書込ポインタ部１６
は前記情報記憶手段３のどの位置までアクセス情報を書
き込んだかを示す。情報書込手段８は書込ポインタ部１
６のポインタ値をインクリメントすることにより情報記
憶手段３に順次前記アクセス情報を書き込む。
【００２２】また、装置に読出ポインタ部１５、ネット
ワーク転送制御手段１１を設けるようにする。読出ポイ
ンタ部１５は情報記憶手段３のどの位置までデータの転
送処理を終了したかを示す。ネットワーク転送制御手段
１１は前記情報書込手段８によりアクセス情報の書き込
みが終了した後に、読出ポインタ部１５の読出ポインタ
値が書込ポインタ部１６の書込ポインタ値に一致するか
否かを判定し、読出ポインタ値が書込ポインタ値に一致
しない場合には、読出ポインタ値が書込ポインタ値に一
致するまでデータの読出処理を行う。
ワーク転送制御手段１１を設けるようにする。読出ポイ
ンタ部１５は情報記憶手段３のどの位置までデータの転
送処理を終了したかを示す。ネットワーク転送制御手段
１１は前記情報書込手段８によりアクセス情報の書き込
みが終了した後に、読出ポインタ部１５の読出ポインタ
値が書込ポインタ部１６の書込ポインタ値に一致するか
否かを判定し、読出ポインタ値が書込ポインタ値に一致
しない場合には、読出ポインタ値が書込ポインタ値に一
致するまでデータの読出処理を行う。
【００２３】前記記憶手段７と通信手段２との間にヘッ
ダとデータを保持するデータバッファ１７を設ける。そ
して、前記転送制御手段６は、データバッファ１７に情
報記憶手段３からヘッダを読み出し、このヘッダに基づ
き前記記憶手段７からヘッダに関連付けられたボディデ
ータを読み出すようにする。
ダとデータを保持するデータバッファ１７を設ける。そ
して、前記転送制御手段６は、データバッファ１７に情
報記憶手段３からヘッダを読み出し、このヘッダに基づ
き前記記憶手段７からヘッダに関連付けられたボディデ
ータを読み出すようにする。
【００２４】また、仮想アドレスから実アドレスに変換
するか否かを示すアドレス変換制御信号を入力しこのア
ドレス変換制御信号に応じて仮想アドレスと選択手段５
からの実アドレスとのいずれか一方を選択する選択回路
２４を設けるようにする。
するか否かを示すアドレス変換制御信号を入力しこのア
ドレス変換制御信号に応じて仮想アドレスと選択手段５
からの実アドレスとのいずれか一方を選択する選択回路
２４を設けるようにする。
【００２５】前記ローカルアドレス変換テーブル４ａと
グローバルアドレス変換テーブル４ｂとに記憶される情
報は、データの書き込み及び読み出しが無効であること
を示す無効ビットと書き込みアクセスを禁止するか否か
を示すアクセス保護ビットとを含むようにする。
グローバルアドレス変換テーブル４ｂとに記憶される情
報は、データの書き込み及び読み出しが無効であること
を示す無効ビットと書き込みアクセスを禁止するか否か
を示すアクセス保護ビットとを含むようにする。
【００２６】データを送信すべき送信処理手段の仮想空
間とデータを受信すべき受信処理手段との仮想空間の相
互間のデータの書き込み又は読み出し応答アクセスの許
可を制御する空間許可制御部３０を設けるようにする。
間とデータを受信すべき受信処理手段との仮想空間の相
互間のデータの書き込み又は読み出し応答アクセスの許
可を制御する空間許可制御部３０を設けるようにする。
【００２７】前記空間許可制御部３０は、許可フラグ部
３４、空間許可判定部３５を有するようにする。許可フ
ラグ部３４は前記送信処理手段及び受信処理手段の仮想
空間の相互間でデータの転送を許可するか否か示すため
の許可フラグを発生する。空間許可判定部３５は許可フ
ラグ部３４からの許可フラグと書き込み又は読み出し応
答の転送モード，送信空間識別情報，受信空間識別情報
とを参照して仮想空間の相互間のデータ転送の許可を判
定する。
３４、空間許可判定部３５を有するようにする。許可フ
ラグ部３４は前記送信処理手段及び受信処理手段の仮想
空間の相互間でデータの転送を許可するか否か示すため
の許可フラグを発生する。空間許可判定部３５は許可フ
ラグ部３４からの許可フラグと書き込み又は読み出し応
答の転送モード，送信空間識別情報，受信空間識別情報
とを参照して仮想空間の相互間のデータ転送の許可を判
定する。
【００２８】また、装置に書込不許可テーブル３１、読
出不許可テーブル３２、許可テーブル３３を設けるよう
にする。書込不許可テーブル３１は前記仮想空間の相互
間でデータの書き込みの許可又は不許可を登録し、読出
不許可テーブル３２は仮想空間の相互間でデータの読み
出し応答の許可又は不許可を登録する。許可テーブル３
３は仮想空間の相互間でデータの書き込み及び読み出し
応答の許可を登録し、前記空間許可判定部３５は、前記
許可フラグ，転送モード，送信空間識別情報，受信空間
識別情報に応じたテーブルを参照して仮想空間の相互間
のデータ転送の許可を判定するようにする。
出不許可テーブル３２、許可テーブル３３を設けるよう
にする。書込不許可テーブル３１は前記仮想空間の相互
間でデータの書き込みの許可又は不許可を登録し、読出
不許可テーブル３２は仮想空間の相互間でデータの読み
出し応答の許可又は不許可を登録する。許可テーブル３
３は仮想空間の相互間でデータの書き込み及び読み出し
応答の許可を登録し、前記空間許可判定部３５は、前記
許可フラグ，転送モード，送信空間識別情報，受信空間
識別情報に応じたテーブルを参照して仮想空間の相互間
のデータ転送の許可を判定するようにする。
【００２９】
【作用】本発明によれば、自己の処理手段内の記憶手段
と他の処理手段内の記憶手段とをアクセスするための属
性を示すアクセス情報をデータに関連付けて記憶すると
共に記憶手段の用途に応じて割り付けられた複数種の仮
想空間の夫々を識別する空間識別情報を情報記憶手段に
記憶する。
と他の処理手段内の記憶手段とをアクセスするための属
性を示すアクセス情報をデータに関連付けて記憶すると
共に記憶手段の用途に応じて割り付けられた複数種の仮
想空間の夫々を識別する空間識別情報を情報記憶手段に
記憶する。
【００３０】次に、前記記憶されたアクセス情報に基づ
き仮想アドレスから実アドレスに前記複数種の仮想空間
に対応して複数のアドレス変換を行い、さらに、前記空
間識別情報に基づき複数のアドレス変換のいずれかを選
択する。
き仮想アドレスから実アドレスに前記複数種の仮想空間
に対応して複数のアドレス変換を行い、さらに、前記空
間識別情報に基づき複数のアドレス変換のいずれかを選
択する。
【００３１】そして、選択したアドレス変換により変換
された実アドレスに基づき記憶手段のデータを読み出し
て前記アクセス情報及び空間識別情報と共に前記他の処
理手段に転送する。
された実アドレスに基づき記憶手段のデータを読み出し
て前記アクセス情報及び空間識別情報と共に前記他の処
理手段に転送する。
【００３２】このように、複数の仮想空間を設け、ある
処理手段の１つの仮想空間を他の処理手段の１つの仮想
空間との間で使用しても、残りの空間を例えば固有の空
間として使用できる。すなわち、個々の空間を独立に使
用できるので、ある空間のアドレス変換手段を更新する
場合には、必要最小限のプロセッサ間で同期をとればよ
い。これにより、オーバヘッドを削減できる。
処理手段の１つの仮想空間を他の処理手段の１つの仮想
空間との間で使用しても、残りの空間を例えば固有の空
間として使用できる。すなわち、個々の空間を独立に使
用できるので、ある空間のアドレス変換手段を更新する
場合には、必要最小限のプロセッサ間で同期をとればよ
い。これにより、オーバヘッドを削減できる。
【００３３】
【実施例】以下、本発明の具体的な実施例を説明する。
図３は本発明にかかるデータ転送処理方法を実現するた
めの装置の一実施例を示すマルチプロセッサシステムの
構成ブロック図である。図４はプロセッサの構成ブロッ
ク図である。 ＜実施例の構成＞マルチプロセッサシステムには、処理
を実行する複数のプロセッサ１−０〜１−（ｎ−１）が
設けられている。また、マルチプロセッサシステムに
は、この複数のプロセッサ１−０〜１−（ｎ−１）を相
互に接続するとともに相互のプロセッサ１にデータを送
受信するネットワーク２が設けられている。
図３は本発明にかかるデータ転送処理方法を実現するた
めの装置の一実施例を示すマルチプロセッサシステムの
構成ブロック図である。図４はプロセッサの構成ブロッ
ク図である。 ＜実施例の構成＞マルチプロセッサシステムには、処理
を実行する複数のプロセッサ１−０〜１−（ｎ−１）が
設けられている。また、マルチプロセッサシステムに
は、この複数のプロセッサ１−０〜１−（ｎ−１）を相
互に接続するとともに相互のプロセッサ１にデータを送
受信するネットワーク２が設けられている。
【００３４】各々のプロセッサ１−０〜１−（ｎ−１）
は、図４に示すように、主記憶装置７、命令処理部８、
転送処理部１０を有している。主記憶装置７は、複数の
命令からなるユーザプログラム７２とデータとを記憶し
ている。また、データを送信すべきプロセッサに設けら
れた主記憶装置とデータを受信すべきプロセッサに設け
られた主記憶装置７とをアクセスするためのアクセス属
性を示すアクセス情報を含むヘッダを格納した転送キュ
ー３が主記憶装置７に設けられている。ＯＳ部７３は、
主記憶装置７内に設けられ、ユーザプログラム７２の命
令を実行する前に、後述するアドレス変換テーブル４の
各々のエントリに例えば３２ビットのアドレス変換情報
を格納する。
は、図４に示すように、主記憶装置７、命令処理部８、
転送処理部１０を有している。主記憶装置７は、複数の
命令からなるユーザプログラム７２とデータとを記憶し
ている。また、データを送信すべきプロセッサに設けら
れた主記憶装置とデータを受信すべきプロセッサに設け
られた主記憶装置７とをアクセスするためのアクセス属
性を示すアクセス情報を含むヘッダを格納した転送キュ
ー３が主記憶装置７に設けられている。ＯＳ部７３は、
主記憶装置７内に設けられ、ユーザプログラム７２の命
令を実行する前に、後述するアドレス変換テーブル４の
各々のエントリに例えば３２ビットのアドレス変換情報
を格納する。
【００３５】図５は前記転送キューの構成を示す図であ
る。転送キュー３は、図５に示すように１パケット分の
前記ヘッダを格納している。１パケット分のヘッダは、
次のような情報を含む。受信プロセッサ指定の情報は、
データを受信すべきプロセッサの番号を示す。転送モー
ドの情報は、データの読み出し（Ｒ）又は書き込み
（Ｗ）のいずれかを示す。ボディデータ長は、前記ヘッ
ダで指定されるボディデータが何バイトかを示す。送信
アドレスは、送信側の主記憶装置７に記憶された送信す
べきデータのアドレスを示し、受信アドレスは受信側の
主記憶装置７に記憶すべきデータのアドレスを示す。
る。転送キュー３は、図５に示すように１パケット分の
前記ヘッダを格納している。１パケット分のヘッダは、
次のような情報を含む。受信プロセッサ指定の情報は、
データを受信すべきプロセッサの番号を示す。転送モー
ドの情報は、データの読み出し（Ｒ）又は書き込み
（Ｗ）のいずれかを示す。ボディデータ長は、前記ヘッ
ダで指定されるボディデータが何バイトかを示す。送信
アドレスは、送信側の主記憶装置７に記憶された送信す
べきデータのアドレスを示し、受信アドレスは受信側の
主記憶装置７に記憶すべきデータのアドレスを示す。
【００３６】送信空間識別番号（以下、送信空間ＩＤ）
は、後に詳しく説明するようにグローバル送信空間とロ
ーカル送信空間とを識別するための識別情報である。受
信空間識別番号（以下、受信空間ＩＤ）は、グローバル
受信空間とローカル受信空間とを識別するための識別情
報である。なお、パケットとは、前記ヘッダとこのヘッ
ダで指定されるボディデータとからなるものである。
は、後に詳しく説明するようにグローバル送信空間とロ
ーカル送信空間とを識別するための識別情報である。受
信空間識別番号（以下、受信空間ＩＤ）は、グローバル
受信空間とローカル受信空間とを識別するための識別情
報である。なお、パケットとは、前記ヘッダとこのヘッ
ダで指定されるボディデータとからなるものである。
【００３７】次に、命令処理部８は、主記憶装置７に接
続され、主記憶装置７のプログラムから命令を取り出し
てその命令を実行する。転送処理部１０は、主記憶装置
７、命令処理部８に接続され、主記憶装置７とネッワー
ク２との間で前記パケットの転送処理を行う。
続され、主記憶装置７のプログラムから命令を取り出し
てその命令を実行する。転送処理部１０は、主記憶装置
７、命令処理部８に接続され、主記憶装置７とネッワー
ク２との間で前記パケットの転送処理を行う。
【００３８】図６は転送処理部１０の構成ブロック図で
ある。転送処理部１０は、ネットワーク転送制御部１
１、主記憶アクセス制御部６、アドレス変換部１３、転
送キューベースアドレス部１４、転送キュー読出ポイン
タ部１５、転送キュー書込ポインタ部１６、データバッ
ファ１７を有している。
ある。転送処理部１０は、ネットワーク転送制御部１
１、主記憶アクセス制御部６、アドレス変換部１３、転
送キューベースアドレス部１４、転送キュー読出ポイン
タ部１５、転送キュー書込ポインタ部１６、データバッ
ファ１７を有している。
【００３９】転送キューベースアドレス部１４は、主記
憶装置７上の転送キュー３の先頭アドレスを表示するレ
ジスタである。転送キュー書込ポインタ部１６は、命令
処理部８が転送キュー３のどの位置までアクセス情報
（転送要求）をエンキューしたかを表示するレジスタで
ある。転送キュー読出ポインタ部１５は、ネットワーク
転送制御部１１が転送キュー３のどの位置までデータの
転送処理を終了したかを表示するレジスタである。
憶装置７上の転送キュー３の先頭アドレスを表示するレ
ジスタである。転送キュー書込ポインタ部１６は、命令
処理部８が転送キュー３のどの位置までアクセス情報
（転送要求）をエンキューしたかを表示するレジスタで
ある。転送キュー読出ポインタ部１５は、ネットワーク
転送制御部１１が転送キュー３のどの位置までデータの
転送処理を終了したかを表示するレジスタである。
【００４０】命令処理部８は、これらの転送キューベー
スアドレス部１４，転送キュー読出ポインタ部１５，転
送キュー書込ポインタ部１６の夫々の値の更新又は参照
を行う。
スアドレス部１４，転送キュー読出ポインタ部１５，転
送キュー書込ポインタ部１６の夫々の値の更新又は参照
を行う。
【００４１】ネットワーク転送制御部１１は、命令処理
部８からの指令によって起動し、転送キュー読出ポイン
タ部１５の読出ポインタ値と転送キュー書込ポインタ部
１６の書込ポインタ値とに基づきデータ転送処理を開始
する。また、ネットワーク転送制御部１１は、転送すべ
きパケットのヘッダとボディデータとを読み出すために
主記憶アクセス制御部６に主記憶アクセス要求を発行
し、主記憶装置７から読み出されたパケットをデータバ
ッファ１７を介してネットワーク２に送出させる。
部８からの指令によって起動し、転送キュー読出ポイン
タ部１５の読出ポインタ値と転送キュー書込ポインタ部
１６の書込ポインタ値とに基づきデータ転送処理を開始
する。また、ネットワーク転送制御部１１は、転送すべ
きパケットのヘッダとボディデータとを読み出すために
主記憶アクセス制御部６に主記憶アクセス要求を発行
し、主記憶装置７から読み出されたパケットをデータバ
ッファ１７を介してネットワーク２に送出させる。
【００４２】主記憶アクセス制御部６は、ネットワーク
転送制御部１１からの主記憶アクセス要求によって主記
憶装置７に対してアクセスを行い、主記憶装置７とデー
タバッファ１７との間のパケットの転送を制御する。
転送制御部１１からの主記憶アクセス要求によって主記
憶装置７に対してアクセスを行い、主記憶装置７とデー
タバッファ１７との間のパケットの転送を制御する。
【００４３】データバッファ１７は、主記憶装置７とネ
ットワーク２との間でデータの転送を行う場合に一時的
にデータを記憶すると共に、ネットワーク転送制御部１
１と主記憶アクセス制御部６とが必要とする主記憶内装
置７上のデータの読み出し又は書き込みを行う場合に一
時的にデータを記憶する。
ットワーク２との間でデータの転送を行う場合に一時的
にデータを記憶すると共に、ネットワーク転送制御部１
１と主記憶アクセス制御部６とが必要とする主記憶内装
置７上のデータの読み出し又は書き込みを行う場合に一
時的にデータを記憶する。
【００４４】アドレス変換部１３は、ヘッダ内で指定さ
れた主記憶装置７のアクセスのための空間ＩＤの値に基
づきアドレス変換を行い、主記憶装置７に対するアクセ
スアドレスを発行する。
れた主記憶装置７のアクセスのための空間ＩＤの値に基
づきアドレス変換を行い、主記憶装置７に対するアクセ
スアドレスを発行する。
【００４５】図７はアドレス変換部１３の構成ブロック
図である。アドレス変換部１３は、仮想アドレス（論理
アドレス）を実アドレス（物理アドレス）に変換するも
のであり、アドレス変換テーブル４、選択回路２３、選
択回路２４を有している。
図である。アドレス変換部１３は、仮想アドレス（論理
アドレス）を実アドレス（物理アドレス）に変換するも
のであり、アドレス変換テーブル４、選択回路２３、選
択回路２４を有している。
【００４６】アドレス変換テーブル４は、ローカルアド
レス変換テーブル４ａ、グローバルアドレス変換テーブ
ル４ｂを有している。ローカルアドレス変換テーブル４
ａは、送信空間ＩＤが”０”に対応しており、各々のプ
ロセッサの固有の空間であるローカル空間をアクセスす
るために仮想アドレスから実アドレスに変換するテーブ
ルである。グローバルアドレス変換テーブル４ｂは、送
信空間ＩＤが”１”に対応しており、プロセッサ間の共
用空間として用いられるグローバル空間をアクセスする
ために仮想アドレスから実アドレスに変換するテーブル
である。
レス変換テーブル４ａ、グローバルアドレス変換テーブ
ル４ｂを有している。ローカルアドレス変換テーブル４
ａは、送信空間ＩＤが”０”に対応しており、各々のプ
ロセッサの固有の空間であるローカル空間をアクセスす
るために仮想アドレスから実アドレスに変換するテーブ
ルである。グローバルアドレス変換テーブル４ｂは、送
信空間ＩＤが”１”に対応しており、プロセッサ間の共
用空間として用いられるグローバル空間をアクセスする
ために仮想アドレスから実アドレスに変換するテーブル
である。
【００４７】前記ローカルアドレス変換テーブル４ａと
グローバルアドレス変換テーブル４ｂは、仮想アドレス
のビット数に対応した複数のエントリを有している。図
８にアドレス変換テーブル４の変換過程を示す。図８に
示す例では、例えば仮想アドレスが５ビットの情報とす
る。変換テーブル４ａ，４ｂは前記５ビット情報に対応
して００から３１までの３２エントリを有する。アドレ
ス変換テーブル４は、主記憶アクセス制御部６から送ら
れてくる仮想アドレスの値に応じて、ローカルアドレス
変換テーブル４ａのエントリとグローバルアドレス変換
テーブル４ｂのエントリとを選択する。
グローバルアドレス変換テーブル４ｂは、仮想アドレス
のビット数に対応した複数のエントリを有している。図
８にアドレス変換テーブル４の変換過程を示す。図８に
示す例では、例えば仮想アドレスが５ビットの情報とす
る。変換テーブル４ａ，４ｂは前記５ビット情報に対応
して００から３１までの３２エントリを有する。アドレ
ス変換テーブル４は、主記憶アクセス制御部６から送ら
れてくる仮想アドレスの値に応じて、ローカルアドレス
変換テーブル４ａのエントリとグローバルアドレス変換
テーブル４ｂのエントリとを選択する。
【００４８】また、各々の変換テーブル４ａ，４ｂの各
々のエントリには、図９に示すように上位１０ビットに
セクションアドレスＳ、続いて無効ビットＩ，アクセス
保護ビットＰ，実アドレスの３２ビットの情報が格納さ
れている。
々のエントリには、図９に示すように上位１０ビットに
セクションアドレスＳ、続いて無効ビットＩ，アクセス
保護ビットＰ，実アドレスの３２ビットの情報が格納さ
れている。
【００４９】ここで、セクションアドレスの上位５ビッ
トは主記憶アクセス制御部６から入力されてくる５ビッ
トの仮想アドレスと比較するために用いる。このとき、
仮想アドレスがセクションアドレスに一致する場合には
主記憶装置７に対するアクセスが行われ、仮想アドレス
がセクションアドレスに一致しない場合に例外を検出す
る。
トは主記憶アクセス制御部６から入力されてくる５ビッ
トの仮想アドレスと比較するために用いる。このとき、
仮想アドレスがセクションアドレスに一致する場合には
主記憶装置７に対するアクセスが行われ、仮想アドレス
がセクションアドレスに一致しない場合に例外を検出す
る。
【００５０】無効ビットＩにデータの書き込み及び読み
出しが無効であることを示す無効ビット”１”がセット
された場合には、エントリに対応する記憶領域にアクセ
スすると例外を検出し、無効ビット”０”がセットされ
た場合には、データの書き込み及び読み出しを行う。
出しが無効であることを示す無効ビット”１”がセット
された場合には、エントリに対応する記憶領域にアクセ
スすると例外を検出し、無効ビット”０”がセットされ
た場合には、データの書き込み及び読み出しを行う。
【００５１】アクセス保護ビットＰにビット”０”をセ
ットした場合、エントリに対応する領域に読み出しアク
セスを行うとデータの読み出しを行い、ビット”１”を
セットした場合、書き込みアクセスを行うと例外を検出
する。実アドレスは仮想アドレスをアドレス変換した後
のアドレスである。
ットした場合、エントリに対応する領域に読み出しアク
セスを行うとデータの読み出しを行い、ビット”１”を
セットした場合、書き込みアクセスを行うと例外を検出
する。実アドレスは仮想アドレスをアドレス変換した後
のアドレスである。
【００５２】アドレス変換テーブル４は、変換テーブル
４ａ，４ｂのエントリの内、仮想アドレスに対応するエ
ントリの３２ビットの情報に例外が検出されない場合に
は、そのエントリの実アドレスを含む３２ビットの情報
を選択回路５に出力する。
４ａ，４ｂのエントリの内、仮想アドレスに対応するエ
ントリの３２ビットの情報に例外が検出されない場合に
は、そのエントリの実アドレスを含む３２ビットの情報
を選択回路５に出力する。
【００５３】選択回路５は、前記転送キュー３内のヘッ
ダで指定された空間ＩＤを主記憶アクセス制御部６を通
して入力し、この空間ＩＤに応じてローカルアドレス変
換テーブル４ａとグローバルアドレス変換テーブル４ｂ
とのいずれか一方の変換テーブルを選択する。
ダで指定された空間ＩＤを主記憶アクセス制御部６を通
して入力し、この空間ＩＤに応じてローカルアドレス変
換テーブル４ａとグローバルアドレス変換テーブル４ｂ
とのいずれか一方の変換テーブルを選択する。
【００５４】選択回路２４は、アドレス変換制御信号を
入力し、このアドレス変換制御信号に応じて選択回路５
からの変換アドレスと主記憶アクセス制御部６からの仮
想アドレスとのいずれか一方を選択する。この選択回路
２４で選択された選択アドレスは、主記憶装置７をアク
セスする際の実アドレスとして用いられる。図１０はア
ドレス変換部１３の処理フローである。
入力し、このアドレス変換制御信号に応じて選択回路５
からの変換アドレスと主記憶アクセス制御部６からの仮
想アドレスとのいずれか一方を選択する。この選択回路
２４で選択された選択アドレスは、主記憶装置７をアク
セスする際の実アドレスとして用いられる。図１０はア
ドレス変換部１３の処理フローである。
【００５５】図１１は書き込みアクセスの動作を示す構
成図である。図１２は読み出しアクセスの動作を示す構
成図である。図１１に示すように例えばプロセッサ１ー
０からプロセッサ１ー３に対してデータの書き込みアク
セスを行う場合には、次のように処理が行われる。命令
処理部８ー０が転送処理部１０ー０に主記憶装置７ー０
のデータの転送処理を指示すると、転送処理部１０ー０
は、主記憶装置７ー０から最初にヘッダを読み出し、次
にボディデータを読み出してパケットでネットワーク２
に転送する。次に、転送処理部１０ー３がパケットを主
記憶装置７ー３に書き込む。
成図である。図１２は読み出しアクセスの動作を示す構
成図である。図１１に示すように例えばプロセッサ１ー
０からプロセッサ１ー３に対してデータの書き込みアク
セスを行う場合には、次のように処理が行われる。命令
処理部８ー０が転送処理部１０ー０に主記憶装置７ー０
のデータの転送処理を指示すると、転送処理部１０ー０
は、主記憶装置７ー０から最初にヘッダを読み出し、次
にボディデータを読み出してパケットでネットワーク２
に転送する。次に、転送処理部１０ー３がパケットを主
記憶装置７ー３に書き込む。
【００５６】次に、図１２に示すように例えばプロセッ
サ１ー０からプロセッサ１ー３に対してデータの読み出
し応答アクセスを行う場合には、次のように処理が行わ
れる。命令処理部８ー０が転送処理部１０ー０に主記憶
装置７ー３のデータの転送処理を指示すると、転送処理
部１０ー０は、どのデータを読み出すべきかを示す読み
出しリクエストとして少量のヘッダとボディデータを転
送処理部１０ー３に送る。
サ１ー０からプロセッサ１ー３に対してデータの読み出
し応答アクセスを行う場合には、次のように処理が行わ
れる。命令処理部８ー０が転送処理部１０ー０に主記憶
装置７ー３のデータの転送処理を指示すると、転送処理
部１０ー０は、どのデータを読み出すべきかを示す読み
出しリクエストとして少量のヘッダとボディデータを転
送処理部１０ー３に送る。
【００５７】次に、転送処理部１０ー３は、リクエスト
のヘッダにより主記憶装置７ー３からヘッダ及びボディ
データからなるパケットを読み出することにより読み出
し応答する。次に、転送処理部１０ー０がパケットを主
記憶装置７ー０に書き込む。
のヘッダにより主記憶装置７ー３からヘッダ及びボディ
データからなるパケットを読み出することにより読み出
し応答する。次に、転送処理部１０ー０がパケットを主
記憶装置７ー０に書き込む。
【００５８】次に、ネットワーク転送制御部１１は、図
６に示すように送信プロセッサと受信プロセッサの相互
の空間間のデータの書き込み又は読み出し応答の許可を
制御するＬＬ許可制御部３０を有している。図１３はＬ
Ｌ許可制御部の構成ブロック図である。ＬＬ許可フラグ
部３４は、送信プロセッサのローカル空間と受信プロセ
ッサのローカル空間との間のデータの書き込み又は読み
出し応答を許可するＬＬ許可フラグ”１”又はローカル
間のデータの書き込み又は読み出し応答を不許可にする
ＬＬ許可フラグ”０”を発生する。
６に示すように送信プロセッサと受信プロセッサの相互
の空間間のデータの書き込み又は読み出し応答の許可を
制御するＬＬ許可制御部３０を有している。図１３はＬ
Ｌ許可制御部の構成ブロック図である。ＬＬ許可フラグ
部３４は、送信プロセッサのローカル空間と受信プロセ
ッサのローカル空間との間のデータの書き込み又は読み
出し応答を許可するＬＬ許可フラグ”１”又はローカル
間のデータの書き込み又は読み出し応答を不許可にする
ＬＬ許可フラグ”０”を発生する。
【００５９】書込ＬＬ不許可テーブル３１は、ＬＬ許可
フラグ”０”に対応しており、送信プロセッサの空間と
受信プロセッサの空間の相互間でデータの書き込みの許
可又は不許可を登録したものである。図１４に示すよう
に書込ＬＬ不許可テーブル３１は、受信プロセッサに有
する空間がローカル空間である場合には、データの書き
込みを不許可としている。
フラグ”０”に対応しており、送信プロセッサの空間と
受信プロセッサの空間の相互間でデータの書き込みの許
可又は不許可を登録したものである。図１４に示すよう
に書込ＬＬ不許可テーブル３１は、受信プロセッサに有
する空間がローカル空間である場合には、データの書き
込みを不許可としている。
【００６０】読出ＬＬ不許可テーブル３２は、ＬＬ許可
フラグ”０”に対応しており、送信プロセッサの空間と
受信プロセッサの空間の相互間でデータの読み出し応答
の許可又は不許可を登録したものである。図１５に示す
ように読出ＬＬ不許可テーブル３２は、送信プロセッサ
に有する空間がローカル空間である場合には、データの
読み出しを不許可としている。
フラグ”０”に対応しており、送信プロセッサの空間と
受信プロセッサの空間の相互間でデータの読み出し応答
の許可又は不許可を登録したものである。図１５に示す
ように読出ＬＬ不許可テーブル３２は、送信プロセッサ
に有する空間がローカル空間である場合には、データの
読み出しを不許可としている。
【００６１】ＬＬ許可テーブル３３は、ＬＬ許可フラ
グ”１”に対応しており、送信プロセッサの空間と受信
プロセッサの空間の相互間でデータの書き込み及び読み
出し応答のいずれにおいても許可を登録したものであ
る。図１６に示すようにＬＬ許可テーブル３３は、送信
プロセッサの空間と受信プロセッサの空間とがグローバ
ル空間，ローカル空間に関係なくデータの書き込み及び
読み出しを許可している。
グ”１”に対応しており、送信プロセッサの空間と受信
プロセッサの空間の相互間でデータの書き込み及び読み
出し応答のいずれにおいても許可を登録したものであ
る。図１６に示すようにＬＬ許可テーブル３３は、送信
プロセッサの空間と受信プロセッサの空間とがグローバ
ル空間，ローカル空間に関係なくデータの書き込み及び
読み出しを許可している。
【００６２】ＬＬ許可判定部３５は、ＬＬ許可フラグ部
３４からのＬＬ許可フラグと書き込み又は読み出し応答
の転送モード，送信空間ＩＤ，受信空間ＩＤとを参照し
ていずれかのテーブル３１，３２，３３を選択し、空間
間のデータ転送の許可を判定する。 ＜実施例の動作＞図１７は実施例の処理を示す処理フロ
ーである。次に、図面を参照して実施例の動作を説明す
る。ＯＳ部７３は、ユーザプログラム７２の命令を実行
する前にアドレス変換テーブル４の各々のエントリに３
２ビットのアドレス変換情報を格納する（ステップ２０
１）。
３４からのＬＬ許可フラグと書き込み又は読み出し応答
の転送モード，送信空間ＩＤ，受信空間ＩＤとを参照し
ていずれかのテーブル３１，３２，３３を選択し、空間
間のデータ転送の許可を判定する。 ＜実施例の動作＞図１７は実施例の処理を示す処理フロ
ーである。次に、図面を参照して実施例の動作を説明す
る。ＯＳ部７３は、ユーザプログラム７２の命令を実行
する前にアドレス変換テーブル４の各々のエントリに３
２ビットのアドレス変換情報を格納する（ステップ２０
１）。
【００６３】ユーザプログラム７２の命令を実行する命
令処理部８は、データ転送要求のためのアクセス情報と
して、受信プロセッサ指定，ボディデータ長，送信アド
レス，受信アドレス，送信空間種別，受信空間種別その
他の情報を、図５に示すように主記憶装置７内の転送キ
ュー３にパケットのヘッダ形式で書き込む（ステップ２
０２）。ここで、主記憶装置７内の転送キュー３の位置
は、次式で表される。
令処理部８は、データ転送要求のためのアクセス情報と
して、受信プロセッサ指定，ボディデータ長，送信アド
レス，受信アドレス，送信空間種別，受信空間種別その
他の情報を、図５に示すように主記憶装置７内の転送キ
ュー３にパケットのヘッダ形式で書き込む（ステップ２
０２）。ここで、主記憶装置７内の転送キュー３の位置
は、次式で表される。
【００６４】位置＝転送キューベースアドレス＋転送キ
ュー書込ポインタ×ヘッダ長 次に、ユーザプログラム７２の命令を実行する命令処理
部８は、転送キュー書込ポインタ部１６の書込ポインタ
値をインクリメントする（ステップ２０３）。
ュー書込ポインタ×ヘッダ長 次に、ユーザプログラム７２の命令を実行する命令処理
部８は、転送キュー書込ポインタ部１６の書込ポインタ
値をインクリメントする（ステップ２０３）。
【００６５】以下、ユーザプログラム７２の命令を実行
する命令処理部８は、転送キュー３への転送要求のアク
セス情報の書き込みと転送キュー書込ポインタ部１６の
書込ポインタ値のインクリメントとを繰り返し行い、転
送キュー３への書込処理（エンキュー処理）を終了した
か否かを判定する（ステップ２０４）。
する命令処理部８は、転送キュー３への転送要求のアク
セス情報の書き込みと転送キュー書込ポインタ部１６の
書込ポインタ値のインクリメントとを繰り返し行い、転
送キュー３への書込処理（エンキュー処理）を終了した
か否かを判定する（ステップ２０４）。
【００６６】ネットワーク転送制御部１１は、命令処理
部８からの指示によって起動し、転送要求のエンキュー
処理の終了を待つ。次に、ネットワーク転送制御部１１
は、命令処理部８がエンキュー処理を終了した場合に転
送キュー読出ポインタの値が転送キュー書込ポインタの
値に一致するか否かを判定する（ステップ２０５）。
部８からの指示によって起動し、転送要求のエンキュー
処理の終了を待つ。次に、ネットワーク転送制御部１１
は、命令処理部８がエンキュー処理を終了した場合に転
送キュー読出ポインタの値が転送キュー書込ポインタの
値に一致するか否かを判定する（ステップ２０５）。
【００６７】ここで、転送キュー読出ポインタの値が転
送キュー書込ポインタの値に一致しない場合に、ネット
ワーク転送制御部１１は、未処理の転送要求があるとし
て転送処理を開始し、転送パケットのヘッダの読み出し
のために主記憶アクセス制御部６に主記憶アクセス要求
を発行する。
送キュー書込ポインタの値に一致しない場合に、ネット
ワーク転送制御部１１は、未処理の転送要求があるとし
て転送処理を開始し、転送パケットのヘッダの読み出し
のために主記憶アクセス制御部６に主記憶アクセス要求
を発行する。
【００６８】すると、主記憶アクセス制御部６は、転送
キューベースアドレスと転送キュー読み出しポインタと
に基づき最も古い未処理の転送要求のパケットヘッダに
対する主記憶装置７上のアドレスを計算し、アドレス変
換部１３を介して主記憶装置７の転送キュー３に対し読
み出しアクセスを発行する。
キューベースアドレスと転送キュー読み出しポインタと
に基づき最も古い未処理の転送要求のパケットヘッダに
対する主記憶装置７上のアドレスを計算し、アドレス変
換部１３を介して主記憶装置７の転送キュー３に対し読
み出しアクセスを発行する。
【００６９】パケットヘッダが主記憶装置７の転送キュ
ー３から読み出されると、主記憶装置アクセス制御部１
２はパケットヘッダをデータバッファ１７に格納すると
ともに、ネットワーク転送制御部１１にパケットヘッダ
の読み出し終了を通知する（ステップ２０６）。
ー３から読み出されると、主記憶装置アクセス制御部１
２はパケットヘッダをデータバッファ１７に格納すると
ともに、ネットワーク転送制御部１１にパケットヘッダ
の読み出し終了を通知する（ステップ２０６）。
【００７０】次に、主記憶アクセス制御部６はデータバ
ッファ１７に記憶されたヘッダから転送モード，送信空
間ＩＤ，受信空間ＩＤを読み出す。ネットワーク転送制
御部１１に設けられたＬＬ許可制御部３０は、転送モー
ド，送信空間ＩＤ，受信空間ＩＤとＬＬ許可フラグとを
参照し、テーブル３１〜３３に従ってデータ転送を許可
すべきかの処理を行う。（ステップ２０７）。
ッファ１７に記憶されたヘッダから転送モード，送信空
間ＩＤ，受信空間ＩＤを読み出す。ネットワーク転送制
御部１１に設けられたＬＬ許可制御部３０は、転送モー
ド，送信空間ＩＤ，受信空間ＩＤとＬＬ許可フラグとを
参照し、テーブル３１〜３３に従ってデータ転送を許可
すべきかの処理を行う。（ステップ２０７）。
【００７１】図１８はＬＬ許可判定部３５の処理フロー
である。ＬＬ許可判定部３５は、ＬＬ許可フラグ部３４
からのＬＬ許可フラグが”０”か否かを判定する（ステ
ップ３０１）。ここで、ＬＬ許可フラグが”０”である
場合には、ＬＬ許可判定部３５は、転送モードが書き込
み（Ｗ）か否かを判定する（ステップ３０２）。
である。ＬＬ許可判定部３５は、ＬＬ許可フラグ部３４
からのＬＬ許可フラグが”０”か否かを判定する（ステ
ップ３０１）。ここで、ＬＬ許可フラグが”０”である
場合には、ＬＬ許可判定部３５は、転送モードが書き込
み（Ｗ）か否かを判定する（ステップ３０２）。
【００７２】ここで、転送モードが書き込み（Ｗ）であ
る場合には、受信空間ＩＤがグローバル空間であるか否
かを判定する（ステップ３０３）。受信空間ＩＤがグロ
ーバル空間である場合には、書込ＬＬ不許可テーブル３
１を参照して受信プロセッサにデータの書き込みを許可
する（ステップ３０４）。
る場合には、受信空間ＩＤがグローバル空間であるか否
かを判定する（ステップ３０３）。受信空間ＩＤがグロ
ーバル空間である場合には、書込ＬＬ不許可テーブル３
１を参照して受信プロセッサにデータの書き込みを許可
する（ステップ３０４）。
【００７３】一方、受信空間ＩＤがローカル空間である
場合には、書込ＬＬ不許可テーブル３１を参照して受信
プロセッサにデータの書き込みを不許可にする（ステッ
プ３０５）。
場合には、書込ＬＬ不許可テーブル３１を参照して受信
プロセッサにデータの書き込みを不許可にする（ステッ
プ３０５）。
【００７４】また、転送モードが読み出し応答（Ｒ）で
あるか否かを判定し（ステップ３０６）、転送モードが
読み出し応答（Ｒ）である場合には、送信空間ＩＤがグ
ローバル空間であるか否かを判定する（ステップ３０
７）。
あるか否かを判定し（ステップ３０６）、転送モードが
読み出し応答（Ｒ）である場合には、送信空間ＩＤがグ
ローバル空間であるか否かを判定する（ステップ３０
７）。
【００７５】ここで、送信空間ＩＤがグローバル空間で
ある場合には、読出ＬＬ不許可テーブル３２を参照して
送信プロセッサにデータの読み出しを許可する（ステッ
プ３０８）。
ある場合には、読出ＬＬ不許可テーブル３２を参照して
送信プロセッサにデータの読み出しを許可する（ステッ
プ３０８）。
【００７６】一方、送信空間ＩＤがローカル空間である
場合には、読出ＬＬ不許可テーブル３２を参照して送信
プロセッサにデータの読み出しを不許可にする（ステッ
プ３０９）。なお、転送モードが読み出し応答（Ｒ）で
ない場合には、送信プロセッサにデータの読み出しを許
可する（ステップ３１０）。
場合には、読出ＬＬ不許可テーブル３２を参照して送信
プロセッサにデータの読み出しを不許可にする（ステッ
プ３０９）。なお、転送モードが読み出し応答（Ｒ）で
ない場合には、送信プロセッサにデータの読み出しを許
可する（ステップ３１０）。
【００７７】このようにローカル空間は、通常では、デ
ータの書き込み先または読み出し応答の書き込み先とし
て指定されないので、ＬＬ許可フラグを”０”にセット
する。従って、データ転送が指示された場合には、例外
を発生することにより故意又はプログラムの過誤による
空間の破壊から保護することができる。
ータの書き込み先または読み出し応答の書き込み先とし
て指定されないので、ＬＬ許可フラグを”０”にセット
する。従って、データ転送が指示された場合には、例外
を発生することにより故意又はプログラムの過誤による
空間の破壊から保護することができる。
【００７８】一方、ＬＬ許可フラグが”１”である場合
には、ＬＬ許可テーブル３３を参照してデータの書き込
み及び読み出しを許可する（ステップ３１１）。プログ
ラムを最適化することによりデータ処理を高速に実行す
る場合には、ローカル空間とローカル空間とのデータ転
送を禁止するという制約が妨げになる場合がある。この
場合には、ＬＬ許可フラグを”１”とすることによりロ
ーカル空間とローカル空間との転送を行う。これによ
り、データ転送オーバヘッドが削除され、プログラムを
高速に実行することができる。
には、ＬＬ許可テーブル３３を参照してデータの書き込
み及び読み出しを許可する（ステップ３１１）。プログ
ラムを最適化することによりデータ処理を高速に実行す
る場合には、ローカル空間とローカル空間とのデータ転
送を禁止するという制約が妨げになる場合がある。この
場合には、ＬＬ許可フラグを”１”とすることによりロ
ーカル空間とローカル空間との転送を行う。これによ
り、データ転送オーバヘッドが削除され、プログラムを
高速に実行することができる。
【００７９】そして、許可判定部３５によりデータの転
送が不許可とされた場合には、ネットワーク転送制御部
１１はデータの転送を抑止し、命令処理部８に割り込ん
でその旨を通知する。
送が不許可とされた場合には、ネットワーク転送制御部
１１はデータの転送を抑止し、命令処理部８に割り込ん
でその旨を通知する。
【００８０】一方、許可判定部３５によりデータの転送
が許可された場合には、さらに、送信アドレス，受信ア
ドレス等の転送のためのアクセス情報を取り出してパケ
ットのボディデータのアドレスを計算し、アドレス変換
部１３を通して主記憶装置７に対して読み出しアクセス
を発行する。
が許可された場合には、さらに、送信アドレス，受信ア
ドレス等の転送のためのアクセス情報を取り出してパケ
ットのボディデータのアドレスを計算し、アドレス変換
部１３を通して主記憶装置７に対して読み出しアクセス
を発行する。
【００８１】このとき、アドレス変換部１３は、図１０
に示すような処理を行う。主記憶アクセス制御部６から
仮想アドレスのビット４〜８の５ビットを入力する（ス
テップ４０１）。次に、仮想アドレスに基づきローカル
アドレス変換テーブル４ａのエントリとグローバルアド
レス変換テーブル４ｂのエントリとを検索する（ステッ
プ４０２）。
に示すような処理を行う。主記憶アクセス制御部６から
仮想アドレスのビット４〜８の５ビットを入力する（ス
テップ４０１）。次に、仮想アドレスに基づきローカル
アドレス変換テーブル４ａのエントリとグローバルアド
レス変換テーブル４ｂのエントリとを検索する（ステッ
プ４０２）。
【００８２】次に、選択回路２４は、仮想アドレスから
実アドレスに変換すべき否かを示すアドレス変換制御信
号を入力し、このアドレス変換制御信号に応じて選択回
路５からの変換アドレスと主記憶アクセス制御部６から
の仮想アドレスとのいずれか一方を選択する（ステップ
４０３）。この選択されたアドレスが主記憶装置７をア
クセスする際の実アドレスとなる。
実アドレスに変換すべき否かを示すアドレス変換制御信
号を入力し、このアドレス変換制御信号に応じて選択回
路５からの変換アドレスと主記憶アクセス制御部６から
の仮想アドレスとのいずれか一方を選択する（ステップ
４０３）。この選択されたアドレスが主記憶装置７をア
クセスする際の実アドレスとなる。
【００８３】さらに、選択されたアドレスが仮想アドレ
スか否かを判定する（ステップ４０４）。ここで、選択
されたアドレスが仮想アドレスでない場合には、処理を
終了する。
スか否かを判定する（ステップ４０４）。ここで、選択
されたアドレスが仮想アドレスでない場合には、処理を
終了する。
【００８４】一方、選択されたアドレスが仮想アドレス
である場合には、アドレス変換テーブル４は、変換テー
ブル４ａ，４ｂのうち、そのエントリに対応する実アド
レス，Ｐ，Ｉ，ＳＡを選択回路５に出力する（ステップ
４０５）。
である場合には、アドレス変換テーブル４は、変換テー
ブル４ａ，４ｂのうち、そのエントリに対応する実アド
レス，Ｐ，Ｉ，ＳＡを選択回路５に出力する（ステップ
４０５）。
【００８５】次に、選択回路５は、主記憶アクセス制御
部６からの空間ＩＤに応じてローカルアドレス変換テー
ブル４ａとグローバルアドレス変換テーブル４ｂとのい
ずれか一方の変換テーブルを選択する（ステップ４０
６）。
部６からの空間ＩＤに応じてローカルアドレス変換テー
ブル４ａとグローバルアドレス変換テーブル４ｂとのい
ずれか一方の変換テーブルを選択する（ステップ４０
６）。
【００８６】さらに、例えば仮想アドレスの上位４ビッ
トとセクションアドレスの４ビットとが一致するか否か
を判定する（ステップ４０７）。ここで、仮想アドレス
がセクションアドレスに一致しない場合には主記憶装置
７のアクセス例外を検出する（ステップ４０８）。
トとセクションアドレスの４ビットとが一致するか否か
を判定する（ステップ４０７）。ここで、仮想アドレス
がセクションアドレスに一致しない場合には主記憶装置
７のアクセス例外を検出する（ステップ４０８）。
【００８７】次に、仮想アドレスとセクションアドレス
とが一致する場合には、次に無効ビットが”１”か否か
を判定する（ステップ４０９）。ここで、無効ビット
が”１”である場合にはデータの書き込み及び読み出し
の例外を検出する（ステップ４０８）。
とが一致する場合には、次に無効ビットが”１”か否か
を判定する（ステップ４０９）。ここで、無効ビット
が”１”である場合にはデータの書き込み及び読み出し
の例外を検出する（ステップ４０８）。
【００８８】次に、無効ビットが”０”である場合に
は、アクセス保護ビットＰがビット”１”か否かを判定
する（ステップ４１０）。ここで、アクセス保護ビット
が”１”である場合には、書き込みアクセスを行うと例
外を検出することになる（ステップ４０８）。
は、アクセス保護ビットＰがビット”１”か否かを判定
する（ステップ４１０）。ここで、アクセス保護ビット
が”１”である場合には、書き込みアクセスを行うと例
外を検出することになる（ステップ４０８）。
【００８９】次に、アクセス保護ビットが”０”である
場合には、エントリに対応する領域に読み出しアクセス
を行うとデータの読み出しを行い、処理を終了する。こ
こで、空間ＩＤによりグローバル空間アドレステーブル
４ｂが選択されたとする。この場合には、クローバル空
間は、プロセッサ間で共通であるので、グローバルアド
レス変換テーブル４ｂのアドレス変換情報を書き換える
場合には、全てのプロセッサ間で同期をとる。
場合には、エントリに対応する領域に読み出しアクセス
を行うとデータの読み出しを行い、処理を終了する。こ
こで、空間ＩＤによりグローバル空間アドレステーブル
４ｂが選択されたとする。この場合には、クローバル空
間は、プロセッサ間で共通であるので、グローバルアド
レス変換テーブル４ｂのアドレス変換情報を書き換える
場合には、全てのプロセッサ間で同期をとる。
【００９０】一方、空間ＩＤによりローカル空間アドレ
ステーブル４ａが選択されたとする。この場合には、ロ
ーカル空間は、各々のプロセッサの固有の空間であるの
で、ローカルアドレス変換テーブル４ａのアドレス変換
情報を書き換える場合には、他のプロセッサとは独立に
書き換えられる。ローカルアドレス変換テーブル４ａの
書換えのみであれば、プロセッサ間の同期が不要とな
る。従って、より少ないオーバヘッドで変換テーブルの
書換えが行える。なお、ローカルアドレス変換テーブル
４ａの書換えの頻度は、グローバルアドレス変換テーブ
ル４ｂの書換え頻度よりも高い。
ステーブル４ａが選択されたとする。この場合には、ロ
ーカル空間は、各々のプロセッサの固有の空間であるの
で、ローカルアドレス変換テーブル４ａのアドレス変換
情報を書き換える場合には、他のプロセッサとは独立に
書き換えられる。ローカルアドレス変換テーブル４ａの
書換えのみであれば、プロセッサ間の同期が不要とな
る。従って、より少ないオーバヘッドで変換テーブルの
書換えが行える。なお、ローカルアドレス変換テーブル
４ａの書換えの頻度は、グローバルアドレス変換テーブ
ル４ｂの書換え頻度よりも高い。
【００９１】このようにローカルアドレス変換テーブル
４ａ又はグローバルアドレス変換テーブル４ｂが選択さ
れる。そして、選択された変換テーブルにより仮想アド
レスから実アドレスに変換されて、主記憶装置７からパ
ケットのボディデータが順次読み出されてくる。する
と、主記憶アクセス制御部６はこのボディデータを順次
データバッファ１７に格納させるとともに、ネットワー
ク転送制御部１１にボディデータの読み出し量を順次通
知する（ステップ２０９）。
４ａ又はグローバルアドレス変換テーブル４ｂが選択さ
れる。そして、選択された変換テーブルにより仮想アド
レスから実アドレスに変換されて、主記憶装置７からパ
ケットのボディデータが順次読み出されてくる。する
と、主記憶アクセス制御部６はこのボディデータを順次
データバッファ１７に格納させるとともに、ネットワー
ク転送制御部１１にボディデータの読み出し量を順次通
知する（ステップ２０９）。
【００９２】ネットワーク転送制御部１１は、主記憶ア
クセス制御部６からパケットのヘッダの読み出し終了を
通知されると、データバッファ１７から転送要求のアク
セス情報を取り出して所要の検査と変更を加え、そのア
クセス情報をデータバッファ１７に書き戻す。
クセス制御部６からパケットのヘッダの読み出し終了を
通知されると、データバッファ１７から転送要求のアク
セス情報を取り出して所要の検査と変更を加え、そのア
クセス情報をデータバッファ１７に書き戻す。
【００９３】次に、ネットワーク転送制御部１１は、デ
ータバッファ１７からネットワーク２にパケットヘッダ
を送出する（ステップ２１０）。さらに、ネットワーク
転送制御部１１は主記憶アクセス制御部６からパケット
のボディデータの読み出し量を順次通知されると、デー
タバッファ１７に格納された分のパケットボディを順次
ネットワーク２に送出する（ステップ２１１）。
ータバッファ１７からネットワーク２にパケットヘッダ
を送出する（ステップ２１０）。さらに、ネットワーク
転送制御部１１は主記憶アクセス制御部６からパケット
のボディデータの読み出し量を順次通知されると、デー
タバッファ１７に格納された分のパケットボディを順次
ネットワーク２に送出する（ステップ２１１）。
【００９４】このようにして、転送処理部１０からネッ
トワーク２へのパケットの送出が終了すると、ネットワ
ーク転送制御部１１は、転送キュー読出ポインタをイン
クリメントし（ステップ２１２）、ステップ２０５の処
理に戻る。そして、ネットワーク転送制御部１１は、転
送キュー読出ポインタの値と転送キュー書込ポインタと
の値を比較し、読み出しポインタが書き込みポインタに
一致しない場合、すなわち、未処理の転送要求が残って
いる場合には次の転送処理を行う（ステップ２０６〜２
１２）。そして、転送キュー読出ポインタと転送キュー
書込ポインタの値が等しくなるまでデータ転送処理を繰
り返し行い、両方の値が等しくなった場合にはデータ転
送処理を終了する（ステップ２１３）。
トワーク２へのパケットの送出が終了すると、ネットワ
ーク転送制御部１１は、転送キュー読出ポインタをイン
クリメントし（ステップ２１２）、ステップ２０５の処
理に戻る。そして、ネットワーク転送制御部１１は、転
送キュー読出ポインタの値と転送キュー書込ポインタと
の値を比較し、読み出しポインタが書き込みポインタに
一致しない場合、すなわち、未処理の転送要求が残って
いる場合には次の転送処理を行う（ステップ２０６〜２
１２）。そして、転送キュー読出ポインタと転送キュー
書込ポインタの値が等しくなるまでデータ転送処理を繰
り返し行い、両方の値が等しくなった場合にはデータ転
送処理を終了する（ステップ２１３）。
【００９５】このように複数のプロセッサの相互間でデ
ータ通信を行うデータ転送処理装置において、グローバ
ル空間とローカル空間との２つの仮想空間を設けること
により、個々の空間を独立に使用できる。これにより、
グローバルアドレス変換テーブル４ｂを更新する場合に
は、プロセッサ間で同期をとる。また、ローカルアドレ
ス変換テーブル４ａを更新する場合には、プロセッサ間
の同期を必要としないため、ＯＳのオーバヘッドを削減
できる。
ータ通信を行うデータ転送処理装置において、グローバ
ル空間とローカル空間との２つの仮想空間を設けること
により、個々の空間を独立に使用できる。これにより、
グローバルアドレス変換テーブル４ｂを更新する場合に
は、プロセッサ間で同期をとる。また、ローカルアドレ
ス変換テーブル４ａを更新する場合には、プロセッサ間
の同期を必要としないため、ＯＳのオーバヘッドを削減
できる。
【００９６】さらに、書き込み転送において、ローカル
空間への書き込みを禁止することにより、ローカル空間
を保護できる。また、ＬＬ許可フラグを制御することに
より、あるプログラムに対してはローカルとローカルと
の間のデータ転送を許可してデータ転送のオーバヘッド
を削減し、他のプログラムに対してはローカルへの書き
込みを禁止する。これにより、プログラムに応じてロー
カル空間を柔軟に保護することができる。
空間への書き込みを禁止することにより、ローカル空間
を保護できる。また、ＬＬ許可フラグを制御することに
より、あるプログラムに対してはローカルとローカルと
の間のデータ転送を許可してデータ転送のオーバヘッド
を削減し、他のプログラムに対してはローカルへの書き
込みを禁止する。これにより、プログラムに応じてロー
カル空間を柔軟に保護することができる。
【００９７】
【発明の効果】本発明によれば、複数の仮想空間を設け
ることにより、個々の空間を独立に使用できる。これに
より、ある空間のアドレス変換手段を更新する場合に
は、必要最小限のプロセッサ間で同期をとればよい。こ
れにより、オーバヘッドを削減できる。
ることにより、個々の空間を独立に使用できる。これに
より、ある空間のアドレス変換手段を更新する場合に
は、必要最小限のプロセッサ間で同期をとればよい。こ
れにより、オーバヘッドを削減できる。
【００９８】さらに、書き込み転送において、ローカル
空間への書き込みを禁止することにより、ローカル空間
を保護できる。また、許可フラグを制御することによ
り、あるプログラムに対してはローカルとローカルとの
間のデータ転送を許可してデータ転送のオーバヘッドを
削減し、他のプログラムに対してはローカルへの書き込
みを禁止する。これにより、プログラムに応じてローカ
ル空間を柔軟に保護することができる。
空間への書き込みを禁止することにより、ローカル空間
を保護できる。また、許可フラグを制御することによ
り、あるプログラムに対してはローカルとローカルとの
間のデータ転送を許可してデータ転送のオーバヘッドを
削減し、他のプログラムに対してはローカルへの書き込
みを禁止する。これにより、プログラムに応じてローカ
ル空間を柔軟に保護することができる。
【図１】本発明の原理図である。
【図２】本発明の原理フローである。
【図３】マルチプロセッサシステムの構成ブロック図で
ある。
ある。
【図４】プロセッサの構成ブロック図である。
【図５】転送キューの構成を示す図である。
【図６】転送処理部の構成ブロック図である。
【図７】アドレス変換部の構成ブロック図である。
【図８】アドレス変換テーブルの変換過程を示す図であ
る。
る。
【図９】アドレス変換テーブルの内容を示す図である。
【図１０】アドレス変換部の処理フローである。
【図１１】書き込みアクセスの動作を示す構成図であ
る。
る。
【図１２】読み出し応答アクセスの動作を示す構成図で
ある。
ある。
【図１３】ＬＬ許可制御部の構成ブロック図である。
【図１４】書込ＬＬ不許可テーブルの内容を示す図であ
る。
る。
【図１５】読出ＬＬ不許可テーブルの内容を示す図であ
る。
る。
【図１６】ＬＬ許可テーブルの内容を示す図である。
【図１７】実施例の処理フローを示す図である。
【図１８】ＬＬ許可判定部の処理フローを示す図であ
る。
る。
１・・プロセッサ ２・・ネットワーク ３・・転送キュー ４・・アドレス変換テーブル ４ａ・・ローカルアドレス変換テーブル ４ｂ・・グローバルアドレス変換テーブル ５，２４・・選択回路 ６・・主記憶アクセス制御部 ７・・主記憶装置 ８・・命令処理部 １０・・転送処理部 １１・・ネットワーク転送制御部 １３・・アドレス変換部 １４・・転送キューベースポインタ部 １５・・転送キュー読出ポインタ部 １６・・転送キュー書込ポインタ部 １７・・データバッファ ３０・・ＬＬ許可制御部 ３１・・書込ＬＬ不許可テーブル ３２・・読出ＬＬ不許可テーブル ３３・・ＬＬ許可テーブル ３４・・ＬＬ許可フラグ部 ３５・・ＬＬ許可判定部 ７２・・ユーザプログラム ７３・・ＯＳ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内海 照雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 出羽 正実 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 上埜 治彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小早川 和重 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石坂 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (23)
- 【請求項１】 複数の処理手段の間で相互にデータ及び
情報を転送することにより各々の処理手段が並列に処理
を実行するデータ転送処理方法において、 自己の処理手段内の記憶手段と他の処理手段内の記憶手
段とをアクセスするための属性を示すアクセス情報をデ
ータに関連付けて記憶すると共に記憶手段の用途に応じ
て割り付けられた複数種の仮想空間の夫々を識別する空
間識別情報を情報記憶手段に記憶する情報記憶ステップ
（１０１）と、 前記記憶されたアクセス情報に基づき仮想アドレスから
実アドレスに前記複数種の仮想空間に対応して複数のア
ドレス変換を行うアドレス変換ステップ（１０２）と、 前記空間識別情報に基づき複数のアドレス変換のいずれ
かを選択する選択ステップ（１０３）と、 選択したアドレス変換により変換された実アドレスに基
づき記憶手段のデータを読み出して前記アクセス情報及
び空間識別情報と共に前記他の処理手段に転送する転送
制御ステップ（１０４）とを含むことを特徴とするデー
タ転送処理方法。 - 【請求項２】 前記請求項１において、複数種の仮想空
間は、全ての処理手段が共通に用いるグローバル空間と
各々の処理手段が固有に用いるローカル空間とであり、 前記アドレス変換ステップ（１０２）は、ローカル空間
をアクセスするために仮想アドレスから実アドレスにア
ドレス変換を行うローカルアドレス変換と、グローバル
空間をアクセスするために仮想アドレスから実アドレス
にアドレス変換を行うグローバルアドレス変換とからな
ることを特徴とするデータ転送処理方法。 - 【請求項３】 請求項１において、前記転送制御ステッ
プ（１０４）は、前記アクセス情報と空間識別情報を含
むヘッダとこのヘッダに関連付けられたボディデータと
からなるパケットで転送処理を行うことを特徴とするデ
ータ転送処理方法。 - 【請求項４】 請求項１において、前記アクセス情報
は、受信すべき処理手段の指定，データの読み出し又は
書き込みの転送モード，ボディデータ長，送信アドレ
ス，受信アドレスの情報を含むことを特徴とするデータ
転送処理方法。 - 【請求項５】 請求項１において、前記情報記憶手段の
どの位置までアクセス情報を書き込んだかを示す書込ポ
インタのポインタ値をインクリメントすることにより情
報記憶手段に順次前記アクセス情報を書き込む情報書込
ステップを含むことを特徴とするデータ転送処理方法。 - 【請求項６】 請求項５において、前記アクセス情報の
書き込みが終了した後に、前記情報記憶手段のどの位置
までデータの転送処理を終了したかを示す読出ポインタ
値が書込ポインタ値に一致するか否かを判定し、読出ポ
インタ値が書込ポインタ値に一致しない場合には、読出
ポインタ値が書込ポインタ値に一致するまでデータの読
出処理を行うネットワーク転送制御ステップを含むこと
を特徴とするデータ転送処理方法。 - 【請求項７】 請求項３において、前記転送制御ステッ
プ（１０４）は、データバッファに情報記憶手段からヘ
ッダを読み出し、このヘッダに基づき記憶手段からヘッ
ダに関連付けられたボディデータを読み出すことを特徴
とするデータ転送処理方法。 - 【請求項８】 請求項１において、仮想アドレスから実
アドレスに変換するか否かを示すアドレス変換制御信号
に応じて仮想アドレスと選択ステップ（１０３）からの
実アドレスとのいずれか一方を選択する第２の選択ステ
ップを含むことを特徴とするデータ転送処理方法。 - 【請求項９】 請求項２において、前記ローカルアドレ
ス変換とグローバルアドレス変換との情報は、データの
書き込み及び読み出しが無効であることを示す無効ビッ
トと書き込みアクセスを禁止するか否かを示すアクセス
保護ビットとを含むことを特徴とするデータ転送処理方
法。 - 【請求項１０】 請求項１において、データを送信すべ
き送信処理手段の仮想空間とデータを受信すべき受信処
理手段との仮想空間の相互間のデータの書き込みアクセ
ス又は読み出し応答アクセスの許可を制御する空間許可
制御ステップを含むことを特徴とするデータ転送処理方
法。 - 【請求項１１】 請求項１０において、前記空間許可
制御ステップは、前記送信処理手段及び受信処理手段の
仮想空間の相互間でデータの転送を許可するか否か示す
ための許可フラグを発生する許可フラグステップと、許
可フラグと書き込み又は読み出し応答の転送モード，送
信空間識別情報，受信空間識別情報とを参照して仮想空
間の相互間のデータ転送の許可を判定する空間許可判定
ステップとを含むことを特徴とするデータ転送処理方
法。 - 【請求項１２】 データを記憶する記憶手段（７）を有
するとともに処理を実行する複数の処理手段（１）と、
複数の処理手段（１）の間で相互にデータ及び情報を転
送する通信手段（２）とを備え、各々の処理手段（１）
が処理を並列に実行するデータ転送処理装置において、 前記各々の処理手段（１）は、自己の処理手段内の記憶
手段と他の処理手段内の記憶手段とをアクセスするため
の属性を示すアクセス情報をデータに関連付けて記憶す
ると共に記憶手段（７）の用途に応じて割り付けられた
複数種の仮想空間の夫々を識別する空間識別情報を記憶
する情報記憶手段（３）と、 前記情報記憶手段（３）に記憶されたアクセス情報に基
づき前記複数種の仮想空間に対応して仮想アドレスから
実アドレスに変換する複数のアドレス変換手段（４）
と、 前記情報記憶手段（３）に記憶された空間識別情報に基
づき複数のアドレス変換手段（４）のいずれかを選択す
る選択手段（５）と、 前記選択手段（５）が選択したアドレス変換手段（４）
により変換された実アドレスに基づき記憶手段（７）の
データを読み出して前記アクセス情報及び空間識別情報
と共に前記他の処理手段に転送する転送制御手段（６）
とを有することを特徴とするデータ転送処理装置。 - 【請求項１３】 前記請求項１２において、複数種の仮
想空間は、全ての処理手段が共通に用いるグローバル空
間と各々の処理手段が固有に用いるローカル空間とであ
り、 前記複数種のアドレス変換手段（４）は、ローカル空間
をアクセスするために仮想アドレスから実アドレスにア
ドレス変換を行うローカルアドレス変換手段（４ａ）
と、グローバル空間をアクセスするために仮想アドレス
から実アドレスにアドレス変換を行うグローバルアドレ
ス変換手段（４ｂ）とからなることを特徴とするデータ
転送処理装置。 - 【請求項１４】 請求項１２において、前記転送制御手
段（６）は、前記アクセス情報と空間識別情報を含むヘ
ッダとこのヘッダに関連付けられたボディデータとから
なるパケットで転送処理を行うことを特徴とするデータ
転送処理装置。 - 【請求項１５】 請求項１２において、前記アクセス情
報は、受信すべき処理手段の指定，データの読み出し又
は書き込みの転送モード，ボディデータ長，送信アドレ
ス，受信アドレスの情報を含むことを特徴とするデータ
転送処理装置。 - 【請求項１６】 請求項１２において、前記情報記憶手
段（３）のどの位置までアクセス情報を書き込んだかを
示す書込ポインタ部（１６）と、 書込ポインタ部（１６）のポインタ値をインクリメント
することにより情報記憶手段（３）に順次前記アクセス
情報を書き込む情報書込手段（８）を設けたことを特徴
とするデータ転送処理装置。 - 【請求項１７】 請求項１６において、情報記憶手段
（３）のどの位置までデータの転送処理を終了したかを
示す読出ポインタ部（１５）と、 前記情報書込手段（８）によりアクセス情報の書き込み
が終了した後に、読出ポインタ部（１５）の読出ポイン
タ値が書込ポインタ部（１６）の書込ポインタ値に一致
するか否かを判定し、読出ポインタ値が書込ポインタ値
に一致しない場合には、読出ポインタ値が書込ポインタ
値に一致するまでデータの読出処理を行うネットワーク
転送制御手段（１１）を設けたことを特徴とするデータ
転送処理装置。 - 【請求項１８】 請求項１４において、前記記憶手段
（７）と通信手段（２）との間にヘッダとデータを保持
するデータバッファ（１７）を設け、前記転送制御手段
（６）は、データバッファ（１７）に情報記憶手段
（３）からヘッダを読み出し、このヘッダに基づき前記
記憶手段（７）からヘッダに関連付けられたボディデー
タを読み出すことを特徴とするデータ転送処理装置。 - 【請求項１９】 請求項１２において、仮想アドレスか
ら実アドレスに変換するか否かを示すアドレス変換制御
信号を入力しこのアドレス変換制御信号に応じて仮想ア
ドレスと選択手段（５）からの実アドレスとのいずれか
一方を選択する選択回路（２４）を設けたことを特徴と
するデータ転送処理装置。 - 【請求項２０】 請求項１３において、前記ローカルア
ドレス変換テーブル（４ａ）とグローバルアドレス変換
テーブル（４ｂ）とに記憶される情報は、データの書き
込み及び読み出しが無効であることを示す無効ビットと
書き込みアクセスを禁止するか否かを示すアクセス保護
ビットとを含むことを特徴とするデータ転送処理装置。 - 【請求項２１】 請求項１２において、データを送信す
べき送信処理手段の仮想空間とデータを受信すべき受信
処理手段との仮想空間の相互間のデータの書き込み又は
読み出し応答アクセスの許可を制御する空間許可制御部
（３０）を設けたことを特徴とするデータ転送処理装
置。 - 【請求項２２】 請求項２１において、前記空間許可
制御部（３０）は、前記送信処理手段及び受信処理手段
の仮想空間の相互間でデータの転送を許可するか否か示
すための許可フラグを発生する許可フラグ部（３４）
と、許可フラグ部（３４）からの許可フラグと書き込み
又は読み出し応答の転送モード，送信空間識別情報，受
信空間識別情報とを参照して仮想空間の相互間のデータ
転送の許可を判定する空間許可判定部（３５）とを有す
ることを特徴とするデータ転送処理装置。 - 【請求項２３】 請求項２２において、前記仮想空間の
相互間でデータの書き込みの許可又は不許可を登録した
書込不許可テーブル（３１）と、仮想空間の相互間でデ
ータの読み出し応答の許可又は不許可を登録した読出不
許可テーブル（３２）と、仮想空間の相互間でデータの
書き込み及び読み出し応答の許可を登録した許可テーブ
ル（３３）とを有し、前記空間許可判定部（３５）は、
前記許可フラグ，転送モード，送信空間識別情報，受信
空間識別情報に応じたテーブルを参照して仮想空間の相
互間のデータ転送の許可を判定することを特徴とするデ
ータ転送処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04338504A JP3098344B2 (ja) | 1992-12-18 | 1992-12-18 | データ転送処理方法及びデータ転送処理装置 |
| EP93306728A EP0603994B1 (en) | 1992-12-18 | 1993-08-24 | Method and apparatus for transferring and processing data |
| DE69329104T DE69329104T2 (de) | 1992-12-18 | 1993-08-24 | Verfahren und Anordnung zum Übertragen und Verarbeiten von Daten |
| US08/951,295 US5822785A (en) | 1992-12-18 | 1997-10-16 | Data transfer using local and global address translation and authorization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04338504A JP3098344B2 (ja) | 1992-12-18 | 1992-12-18 | データ転送処理方法及びデータ転送処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06187297A true JPH06187297A (ja) | 1994-07-08 |
| JP3098344B2 JP3098344B2 (ja) | 2000-10-16 |
Family
ID=18318784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04338504A Expired - Fee Related JP3098344B2 (ja) | 1992-12-18 | 1992-12-18 | データ転送処理方法及びデータ転送処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5822785A (ja) |
| EP (1) | EP0603994B1 (ja) |
| JP (1) | JP3098344B2 (ja) |
| DE (1) | DE69329104T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08297646A (ja) * | 1995-04-26 | 1996-11-12 | Kofu Nippon Denki Kk | 並列計算機 |
| JPH08297647A (ja) * | 1995-04-26 | 1996-11-12 | Kofu Nippon Denki Kk | 並列計算機 |
| US6816929B2 (en) | 2000-06-21 | 2004-11-09 | Nec Electronics Corporation | Data transfer control method and controller for universal serial bus interface |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606666A (en) * | 1994-07-19 | 1997-02-25 | International Business Machines Corporation | Method and apparatus for distributing control messages between interconnected processing elements by mapping control messages of a shared memory addressable by the receiving processing element |
| US5942423A (en) * | 1995-06-07 | 1999-08-24 | Massachusetts Institute Of Technology | Conversion of compactin to pravastatin by actinomadura |
| FR2737030B1 (fr) * | 1995-07-21 | 1997-08-14 | Bull Sa | Procede de transfert de messages dans un systeme informatique multinodal |
| US5862357A (en) * | 1996-07-02 | 1999-01-19 | Sun Microsystems, Inc. | Hierarchical SMP computer system |
| JPH11122301A (ja) * | 1997-10-20 | 1999-04-30 | Fujitsu Ltd | アドレス変換接続装置 |
| JP3720981B2 (ja) * | 1998-06-15 | 2005-11-30 | 日本電気株式会社 | マルチプロセッサシステム |
| US6389478B1 (en) | 1999-08-02 | 2002-05-14 | International Business Machines Corporation | Efficient non-contiguous I/O vector and strided data transfer in one sided communication on multiprocessor computers |
| JP4317296B2 (ja) | 1999-09-17 | 2009-08-19 | 株式会社ターボデータラボラトリー | 並列コンピュータのアーキテクチャおよびこのアーキテクチャを利用した情報処理ユニット |
| JP3719897B2 (ja) * | 2000-02-29 | 2005-11-24 | 富士通株式会社 | データ転送装置、データ転送方法及び記録媒体 |
| JP2001337854A (ja) * | 2000-05-24 | 2001-12-07 | Fujitsu Ltd | データ連携システム |
| DE10163342A1 (de) * | 2001-12-21 | 2003-07-10 | Elektro Beckhoff Gmbh Unterneh | Datenübertragungsverfahren, serielles Bussystem und Anschalteinheit für einen passiven Busteilnehmer |
| ATE491991T1 (de) * | 2003-04-04 | 2011-01-15 | Oracle America Inc | Mehrknoten system, bei dem die globale adresse, die durch ein verarbeitungsuntersystem erzeugt wird, globale-zu-lokale übersetzungsinformationen miteinschliesst |
| US7363462B2 (en) * | 2003-04-04 | 2008-04-22 | Sun Microsystems, Inc. | Performing virtual to global address translation in processing subsystem |
| US7765381B2 (en) * | 2003-04-04 | 2010-07-27 | Oracle America, Inc. | Multi-node system in which home memory subsystem stores global to local address translation information for replicating nodes |
| US20050144422A1 (en) * | 2003-12-30 | 2005-06-30 | Mcalpine Gary L. | Virtual to physical address translation |
| US8270194B2 (en) * | 2009-04-07 | 2012-09-18 | Marvell World Trade Ltd. | Distributed flash memory storage manager systems |
| US8289981B1 (en) * | 2009-04-29 | 2012-10-16 | Trend Micro Incorporated | Apparatus and method for high-performance network content processing |
| JP5573829B2 (ja) * | 2011-12-20 | 2014-08-20 | 富士通株式会社 | 情報処理装置およびメモリアクセス方法 |
| JP6344675B2 (ja) | 2014-08-12 | 2018-06-20 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | ファイル管理方法、分散記憶システムおよび管理ノード |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4136385A (en) * | 1977-03-24 | 1979-01-23 | International Business Machines Corporation | Synonym control means for multiple virtual storage systems |
| US4149242A (en) * | 1977-05-06 | 1979-04-10 | Bell Telephone Laboratories, Incorporated | Data interface apparatus for multiple sequential processors |
| EP0059731A4 (en) * | 1980-09-23 | 1985-10-01 | Western Electric Co | PROCESSOR CONNECTION SYSTEM. |
| US4455647A (en) * | 1982-06-14 | 1984-06-19 | Siemens Corporation | Apparatus for establishing multi-address connections |
| US4485438A (en) * | 1982-06-28 | 1984-11-27 | Myrmo Erik R | High transfer rate between multi-processor units |
| US4881164A (en) * | 1983-12-30 | 1989-11-14 | International Business Machines Corporation | Multi-microprocessor for controlling shared memory |
| JPH0814795B2 (ja) * | 1986-01-14 | 1996-02-14 | 株式会社日立製作所 | マルチプロセッサ仮想計算機システム |
| US4742447A (en) * | 1986-01-16 | 1988-05-03 | International Business Machines Corporation | Method to control I/O accesses in a multi-tasking virtual memory virtual machine type data processing system |
| US4843542A (en) * | 1986-11-12 | 1989-06-27 | Xerox Corporation | Virtual memory cache for use in multi-processing systems |
| US5182803A (en) * | 1986-12-12 | 1993-01-26 | Heidelberger Druckmaschinen Ag | System for inputting and/or outputting signals of a digital control system for a printing machine including a digital filter |
| IT1223142B (it) * | 1987-11-17 | 1990-09-12 | Honeywell Bull Spa | Sistema multiprocessore di elaborazione con multiplazione di dati globali |
| US5008811A (en) * | 1988-02-10 | 1991-04-16 | International Business Machines Corp. | Control mechanism for zero-origin data spaces |
| US5117350A (en) * | 1988-12-15 | 1992-05-26 | Flashpoint Computer Corporation | Memory address mechanism in a distributed memory architecture |
| JPH02202652A (ja) * | 1989-02-01 | 1990-08-10 | Hitachi Ltd | 多重仮想記憶管理方式 |
| US5036459A (en) * | 1989-03-09 | 1991-07-30 | U.S. Philips Corporation | Multi-processor computer system with distributed memory and an interprocessor communication mechanism, and method for operating such mechanism |
| IT1228728B (it) * | 1989-03-15 | 1991-07-03 | Bull Hn Information Syst | Sistema multiprocessore con replicazione di dati globali e due livelli di unita' di traduzione indirizzi. |
| JP2584113B2 (ja) * | 1989-07-21 | 1997-02-19 | 松下電器産業株式会社 | データ転送方法及びデータ転送装置 |
| DE69022716T2 (de) * | 1990-03-19 | 1996-03-14 | Bull Hn Information Syst | Mehrrechnersystem mit verteilten gemeinsamen Betriebsmitteln und dynamischer und selektiver Vervielfältigung globaler Daten und Verfahren dafür. |
| US5319761A (en) * | 1991-08-12 | 1994-06-07 | International Business Machines Corporation | Directory look-aside table for a virtual storage system including means for minimizing synonym entries |
-
1992
- 1992-12-18 JP JP04338504A patent/JP3098344B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-24 EP EP93306728A patent/EP0603994B1/en not_active Expired - Lifetime
- 1993-08-24 DE DE69329104T patent/DE69329104T2/de not_active Expired - Fee Related
-
1997
- 1997-10-16 US US08/951,295 patent/US5822785A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08297646A (ja) * | 1995-04-26 | 1996-11-12 | Kofu Nippon Denki Kk | 並列計算機 |
| JPH08297647A (ja) * | 1995-04-26 | 1996-11-12 | Kofu Nippon Denki Kk | 並列計算機 |
| US6816929B2 (en) | 2000-06-21 | 2004-11-09 | Nec Electronics Corporation | Data transfer control method and controller for universal serial bus interface |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0603994B1 (en) | 2000-07-26 |
| EP0603994A2 (en) | 1994-06-29 |
| JP3098344B2 (ja) | 2000-10-16 |
| DE69329104T2 (de) | 2000-12-14 |
| DE69329104D1 (de) | 2000-08-31 |
| EP0603994A3 (en) | 1995-11-22 |
| US5822785A (en) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2977688B2 (ja) | マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ | |
| JP3098344B2 (ja) | データ転送処理方法及びデータ転送処理装置 | |
| JP2974526B2 (ja) | データ転送処理方法及びデータ転送処理装置 | |
| US6163834A (en) | Two level address translation and memory registration system and method | |
| US5574944A (en) | System for accessing distributed memory by breaking each accepted access request into series of instructions by using sets of parameters defined as logical channel context | |
| CA2111600C (en) | Parallel processing system | |
| US6345347B1 (en) | Address protection using a hardware-defined application key | |
| US5628023A (en) | Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view | |
| US6813653B2 (en) | Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system | |
| JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
| JPS623359A (ja) | 仮想記憶方式 | |
| JPH06187302A (ja) | 転送要求キュー制御方式 | |
| US6687763B2 (en) | ATAPI command receiving method | |
| US6108694A (en) | Memory disk sharing method and its implementing apparatus | |
| US7136933B2 (en) | Inter-processor communication systems and methods allowing for advance translation of logical addresses | |
| US6986017B2 (en) | Buffer pre-registration | |
| US6961837B2 (en) | Method and apparatus for address translation pre-fetch | |
| JPH09167143A (ja) | メッセージ受信制御方式 | |
| JPH05224956A (ja) | プロセス間メッセージ通信方法 | |
| US20010007114A1 (en) | Control apparatus and control method | |
| JPH05204816A (ja) | 連結テーブル内の格納データへの高効率アクセス方法 | |
| US7882166B2 (en) | Inter-computer data transfer method and inter-computer network system | |
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| JPS626351A (ja) | 記憶保護装置 | |
| JPH1078941A (ja) | 並列計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |