JPS626351A - 記憶保護装置 - Google Patents
記憶保護装置Info
- Publication number
- JPS626351A JPS626351A JP60144749A JP14474985A JPS626351A JP S626351 A JPS626351 A JP S626351A JP 60144749 A JP60144749 A JP 60144749A JP 14474985 A JP14474985 A JP 14474985A JP S626351 A JPS626351 A JP S626351A
- Authority
- JP
- Japan
- Prior art keywords
- key
- instruction
- access
- storage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は計算機の主記憶保護に係り、特にプログラムの
モジュール化および情報隠ぺい化に好適な記憶保護装置
に関する。
モジュール化および情報隠ぺい化に好適な記憶保護装置
に関する。
従来の計算機は、ＩＢＭシステム３７０計算機のように
、主記憶装置をアクセスする側のキーと呼ばれる保護情
報を中央処理装置内のプログラム状態語（ｐｓｗ）に保
持し、アクセスされる側のキーとその他の保護情報を実
記憶めページと呼ぶ単位ごとに設けられたキー記憶に保
持している。
、主記憶装置をアクセスする側のキーと呼ばれる保護情
報を中央処理装置内のプログラム状態語（ｐｓｗ）に保
持し、アクセスされる側のキーとその他の保護情報を実
記憶めページと呼ぶ単位ごとに設けられたキー記憶に保
持している。
（たとえば“Ｉ Ｂ Ｍ Ｓｙｓｔｅｍ／ ３７０ Ｅ
ｘｔｅｎｄｅｄＡｒｃｈｉｔｅｃｔｕｒｅ Ｐｒ１ｎｃ
ｉｐｌｅｓ ｏｆ ０ｐｅｒａｔｉｏｎ Ｐ Ｐ 。
ｘｔｅｎｄｅｄＡｒｃｈｉｔｅｃｔｕｒｅ Ｐｒ１ｎｃ
ｉｐｌｅｓ ｏｆ ０ｐｅｒａｔｉｏｎ Ｐ Ｐ 。
３−８〜３−１１”参照）、仮想記憶のアクセス時には
、ｐｓｗ中のキーとアクセスされる仮想記憶ページのキ
ーを比較して一致すればアクセスが許され、一致しなけ
れば割り込みが発生する。また、仮想アドレスから実ア
ドレスへの変換に使用するアドレス変換表のエントリに
書き込みアクセスに対する保護を行うかどうかのビット
が設けられており、そのビットが１ならば書き込みアク
セスに対して割り込みが発生する。
、ｐｓｗ中のキーとアクセスされる仮想記憶ページのキ
ーを比較して一致すればアクセスが許され、一致しなけ
れば割り込みが発生する。また、仮想アドレスから実ア
ドレスへの変換に使用するアドレス変換表のエントリに
書き込みアクセスに対する保護を行うかどうかのビット
が設けられており、そのビットが１ならば書き込みアク
セスに対して割り込みが発生する。
このような記憶保護機構では高度にモジュール化された
プログラムや情報隠ぺい化されたプログラムにおいて、
プログラム内のモジュールごとのきめ細かい記憶保護は
効率良く行うことはできない。なぜならば、そのような
プログラムではモジュール間の制御の遷移が頻発するた
め、モジュールごとの記憶保護を行うには遷移のたびに
ＰＳＷ中のキーを変更する必要があり実行効率が低下す
る。
プログラムや情報隠ぺい化されたプログラムにおいて、
プログラム内のモジュールごとのきめ細かい記憶保護は
効率良く行うことはできない。なぜならば、そのような
プログラムではモジュール間の制御の遷移が頻発するた
め、モジュールごとの記憶保護を行うには遷移のたびに
ＰＳＷ中のキーを変更する必要があり実行効率が低下す
る。
一方、モジュールごとのきめ細かな記憶保護を実現する
手段として、ケーバビリテイ・ベース・アドレッシング
という機構が提案されている。ゲーパビリテイ・ベース
・アドレッシングはアクセス対象データごとのアクセス
権を格納したリスト（Ｃリストと呼ぶ）をモジュールご
とに設け、アクセス時にデータに対するモジュールのア
クセス権をＣリストを引いてチェックし、アクセスする
モジュールがアクセスされるデータに対するアクセス権
を持っていなければアクセスを禁止する。
手段として、ケーバビリテイ・ベース・アドレッシング
という機構が提案されている。ゲーパビリテイ・ベース
・アドレッシングはアクセス対象データごとのアクセス
権を格納したリスト（Ｃリストと呼ぶ）をモジュールご
とに設け、アクセス時にデータに対するモジュールのア
クセス権をＣリストを引いてチェックし、アクセスする
モジュールがアクセスされるデータに対するアクセス権
を持っていなければアクセスを禁止する。
しかし、ケーパビリテイ・ベース・アドレッシングはア
クセス時にアドレス変換表の他にアクセス権リストを余
計に引く必要があり、かつモジュール間の遷移のたびに
やはりアクセス権リストを切り替える処理が必要であり
、実行効率が低下するという問題点がある。
クセス時にアドレス変換表の他にアクセス権リストを余
計に引く必要があり、かつモジュール間の遷移のたびに
やはりアクセス権リストを切り替える処理が必要であり
、実行効率が低下するという問題点がある。
本発明の目的は、仮想記憶内のきめ細かい保護ができ、
かつ記憶保護処理による命令実行効率の低下が小さく、
従来計算機との互換性に優れた記憶保護装置を提供する
ことにある。
かつ記憶保護処理による命令実行効率の低下が小さく、
従来計算機との互換性に優れた記憶保護装置を提供する
ことにある。
プログラムのモジュール化ならびに情報隠ぺい化の技法
を用いれば、データとそれを操作する命令列は主記憶の
一箇所にまとめることができる。
を用いれば、データとそれを操作する命令列は主記憶の
一箇所にまとめることができる。
すなわち、データのある論理的な単位をアクセスする命
令列は限定され、その命令列を対してのみそのデータを
アクセス画一となる。その場合、命令列のアクセス権限
をプログラム実行時に変更する必要は少なくなる。した
がって、アクセスする側のキーを中央処理装置内のレジ
スタに設定し保持する方式よりも、データと同様に命令
列が格納されている仮想記憶単位のキーを操作するデー
タのキーと同じにしてアドレス変換表に格納し、主記憶
のアクセス時は命令が格納されている仮想記憶単位キー
とデータが格納されている仮想記憶単位のキーで保護の
マツチングをとる方が実行効率のよい記憶保護が実現で
きると考えた。
令列は限定され、その命令列を対してのみそのデータを
アクセス画一となる。その場合、命令列のアクセス権限
をプログラム実行時に変更する必要は少なくなる。した
がって、アクセスする側のキーを中央処理装置内のレジ
スタに設定し保持する方式よりも、データと同様に命令
列が格納されている仮想記憶単位のキーを操作するデー
タのキーと同じにしてアドレス変換表に格納し、主記憶
のアクセス時は命令が格納されている仮想記憶単位キー
とデータが格納されている仮想記憶単位のキーで保護の
マツチングをとる方が実行効率のよい記憶保護が実現で
きると考えた。
以下１本発明の一実施例を図面により説明する。
第１図は、仮想記憶方式の計算機に本発明を実施した一
例の構成図である。記憶保護装置は命令制御ユニット１
．記憶制御ユニット２．演算ユニット３．主記憶４から
成る。命令制御ユニット１は命令実行の制御を行い、実
行命令の仮想アドレスを保持するレジスタ５．アクセス
されるデータの仮想アドレスを保持するレジスタ６、フ
ェッチ信号線Ｂ、ストア信号線１４を持つ、記憶制御ユ
ニット２は仮想記憶アクセスの制御を行い、アドレス変
換回路７．データキー・レジスタ８．命令キー・レジス
タ９．キー比較回路１０．割り込み発生回路１１９割り
込み信号線１５を持つ、演算ユニット３は命令の演算機
能を実行する。主記憶４は仮想アドレスから実アドレス
への変換のためのアドレス変換表１２を格納している。
例の構成図である。記憶保護装置は命令制御ユニット１
．記憶制御ユニット２．演算ユニット３．主記憶４から
成る。命令制御ユニット１は命令実行の制御を行い、実
行命令の仮想アドレスを保持するレジスタ５．アクセス
されるデータの仮想アドレスを保持するレジスタ６、フ
ェッチ信号線Ｂ、ストア信号線１４を持つ、記憶制御ユ
ニット２は仮想記憶アクセスの制御を行い、アドレス変
換回路７．データキー・レジスタ８．命令キー・レジス
タ９．キー比較回路１０．割り込み発生回路１１９割り
込み信号線１５を持つ、演算ユニット３は命令の演算機
能を実行する。主記憶４は仮想アドレスから実アドレス
への変換のためのアドレス変換表１２を格納している。
アドレス変換表１２はページと呼ばれる仮想記憶単位ご
とにエントリを持つ、第２図はアドレス変換表１２のエ
ントリのフォーマットを示す。エントリには、仮想記憶
らのフェッチに対する記憶保護を実施するか否かを示す
Ｆピット２０．主記憶４へのストアをキーによらず禁止
するか否かを示すＰビット２１、キーレベル２２．キ一
番号２３から成るキー２５とアドレス変換のための実ペ
ージアドレス２４を含む、実ページアドレス２４は本発
明にとって本質的なものではない。
とにエントリを持つ、第２図はアドレス変換表１２のエ
ントリのフォーマットを示す。エントリには、仮想記憶
らのフェッチに対する記憶保護を実施するか否かを示す
Ｆピット２０．主記憶４へのストアをキーによらず禁止
するか否かを示すＰビット２１、キーレベル２２．キ一
番号２３から成るキー２５とアドレス変換のための実ペ
ージアドレス２４を含む、実ページアドレス２４は本発
明にとって本質的なものではない。
次に本実施例の動作を説明する。仮想記憶からのフェッ
チあるいは仮想記憶へのストアを行う命令を実行しよう
とすると、命令制御ユニット１は実行する命令とアクセ
ス対象のデータの仮想アドレスをそれぞれレジスタ５．
レジスタ６にセットし、記憶制御ユニット２に対してフ
ェッチ信号線１３とストア信号線１４でアクセスがフェ
ッチかストアかを知らせる。記憶制御ユニット２のアド
レス変換回路７は、レジスタ５の仮想アドレスとアドレ
ス変換表１２から命令が格納されているぺ−ジのキー２
５を命令キー・レジスタ９にセットし、レジスタ６の仮
想アドレスとアドレス変換表１２からアクセス対象のデ
ータが格納されているページのキー２５をデータキー・
レジスタ８にセットする。キー比較回路１ｏはフェッチ
信号線１３とストア信号線１４．およびデータキー・レ
ジスタ８と命令キー・レジスタ９の内容を入力として、
キーのマツチングをチェックして、アクセスが許される
キーの組み合わせならば命令の処理を演算ユニット３に
続行させ、アクセスが禁止されるキーの組み合わせなら
ば演算ユニット３に対して、割り込み発生回路１１と割
り込み信号線１５により割り込みを知らせ、仮想記憶へ
のアクセスを中止させる。
チあるいは仮想記憶へのストアを行う命令を実行しよう
とすると、命令制御ユニット１は実行する命令とアクセ
ス対象のデータの仮想アドレスをそれぞれレジスタ５．
レジスタ６にセットし、記憶制御ユニット２に対してフ
ェッチ信号線１３とストア信号線１４でアクセスがフェ
ッチかストアかを知らせる。記憶制御ユニット２のアド
レス変換回路７は、レジスタ５の仮想アドレスとアドレ
ス変換表１２から命令が格納されているぺ−ジのキー２
５を命令キー・レジスタ９にセットし、レジスタ６の仮
想アドレスとアドレス変換表１２からアクセス対象のデ
ータが格納されているページのキー２５をデータキー・
レジスタ８にセットする。キー比較回路１ｏはフェッチ
信号線１３とストア信号線１４．およびデータキー・レ
ジスタ８と命令キー・レジスタ９の内容を入力として、
キーのマツチングをチェックして、アクセスが許される
キーの組み合わせならば命令の処理を演算ユニット３に
続行させ、アクセスが禁止されるキーの組み合わせなら
ば演算ユニット３に対して、割り込み発生回路１１と割
り込み信号線１５により割り込みを知らせ、仮想記憶へ
のアクセスを中止させる。
第３図はキー比較回路の構成図である。この図でどのよ
うなキーの組み合わせのときアクセスが許可されまたは
禁止されるかを説明する。データキー・レジスタ８のＦ
ビット４０は、１のときフェッチに対してキーによる記
憶保護を実施することを意味し、０のときフェッチは常
に許可されることを意味する６Ｐビツト４１は、１のと
きストアに対してキーによらず常に禁止することを意味
し、０のときキーによる記憶保護を実施することを意味
する。キーレベル４２とキ一番号４３は命令キー・レジ
スタ９のキーレベル４４とキ一番号４５とのマツチング
をとられる。キーレベル４２がキーレベル４４より小さ
ければマツチ、大きければミスマツチとなる０等しい場
合はキ一番号４３とキ一番号４５が等しければマツチ、
等しくなければミスマツチとなる０等しい場合はキ一番
号４３とキ一番号４５が等しければマツチ、等しくなけ
ればミスマツチとなる。これらのキーレベル４２．４４
とキ一番号４．３．４５のマツチングは比較器３０，３
１．ゲート３２．３３により行われる。さらに、Ｆビッ
ト４０．Ｐビット４１とマツチング結果を入力としてゲ
ート３４〜３７によりアクセスの許可あるいは禁止が判
定され、禁止の場合割り込み発生回路に知らせる。
うなキーの組み合わせのときアクセスが許可されまたは
禁止されるかを説明する。データキー・レジスタ８のＦ
ビット４０は、１のときフェッチに対してキーによる記
憶保護を実施することを意味し、０のときフェッチは常
に許可されることを意味する６Ｐビツト４１は、１のと
きストアに対してキーによらず常に禁止することを意味
し、０のときキーによる記憶保護を実施することを意味
する。キーレベル４２とキ一番号４３は命令キー・レジ
スタ９のキーレベル４４とキ一番号４５とのマツチング
をとられる。キーレベル４２がキーレベル４４より小さ
ければマツチ、大きければミスマツチとなる０等しい場
合はキ一番号４３とキ一番号４５が等しければマツチ、
等しくなければミスマツチとなる０等しい場合はキ一番
号４３とキ一番号４５が等しければマツチ、等しくなけ
ればミスマツチとなる。これらのキーレベル４２．４４
とキ一番号４．３．４５のマツチングは比較器３０，３
１．ゲート３２．３３により行われる。さらに、Ｆビッ
ト４０．Ｐビット４１とマツチング結果を入力としてゲ
ート３４〜３７によりアクセスの許可あるいは禁止が判
定され、禁止の場合割り込み発生回路に知らせる。
アドレス変換表１２中のキー２５は、プログラムの仮想
記憶へのローディング時にオペレーティングシステムが
ロードモジュール中の情報に基づいて設定する。また、
プログラム実行中に動的に確保する仮想記憶領域につい
ては、オペレーティングシステムの領域確保ルーチンが
キー２５を設定する。モジュールごとに異なるキーを割
り当てであるので、モジュール間の制御の遷移時にキー
を変更する必要はない。
記憶へのローディング時にオペレーティングシステムが
ロードモジュール中の情報に基づいて設定する。また、
プログラム実行中に動的に確保する仮想記憶領域につい
ては、オペレーティングシステムの領域確保ルーチンが
キー２５を設定する。モジュールごとに異なるキーを割
り当てであるので、モジュール間の制御の遷移時にキー
を変更する必要はない。
本実施例によれば、アクセスする側のキーをプログラム
状態語に持たずアドレス変換表１２に持つのでプログラ
ムのモジュール間の制御の遷移ごとにプログラム状態語
のキーを変更する必要はない、また、アドレス変換表１
２中のキーもアドレス変換処理時に他のエントリ情報と
一緒に主記憶１２から記憶制御ユニット２に持ってくる
ので、記憶保護のための特別な主記憶アクセスは必要な
い、したがって、効率良く記憶保護を行える。
状態語に持たずアドレス変換表１２に持つのでプログラ
ムのモジュール間の制御の遷移ごとにプログラム状態語
のキーを変更する必要はない、また、アドレス変換表１
２中のキーもアドレス変換処理時に他のエントリ情報と
一緒に主記憶１２から記憶制御ユニット２に持ってくる
ので、記憶保護のための特別な主記憶アクセスは必要な
い、したがって、効率良く記憶保護を行える。
本発明によれば、モジュール間の制御の遷移ごとに記憶
保護キーを変更する必要がないので、モジュール化、情
報隠ぺい化されたプログラムのきめ細かな記憶保護を効
率よく行うことができる。
保護キーを変更する必要がないので、モジュール化、情
報隠ぺい化されたプログラムのきめ細かな記憶保護を効
率よく行うことができる。
また、既存の計算機に記憶保護機能をっけ加える場合、
本発明を用いれば、ユーザプログラムから見えるプログ
ラム状態語などを変更せず、ユーザプログラムから見え
ないアドレス変換表のみの変更ですむので既存のユーザ
プログラムに対する互換性を保つことができる。
本発明を用いれば、ユーザプログラムから見えるプログ
ラム状態語などを変更せず、ユーザプログラムから見え
ないアドレス変換表のみの変更ですむので既存のユーザ
プログラムに対する互換性を保つことができる。
第１図は本発明の一実施例の構成図、第２図は同実施例
のアドレス変換表エントリのフォーマット図、第３図は
同実施例のキー比較回路の構成図である。 ７・・・アドレス変換回路、８・・・データキー・レジ
スタ、９・・・命令キー・レジスタ、１ｏ・・・キー比
較回路、１１・・・割り込み発生回路、１２・・・アド
レス変換表、１３・・・フェッチ信号線、１４・・・ス
トア信号７ＩＩｉ１（２］ 第 ３ 図
のアドレス変換表エントリのフォーマット図、第３図は
同実施例のキー比較回路の構成図である。 ７・・・アドレス変換回路、８・・・データキー・レジ
スタ、９・・・命令キー・レジスタ、１ｏ・・・キー比
較回路、１１・・・割り込み発生回路、１２・・・アド
レス変換表、１３・・・フェッチ信号線、１４・・・ス
トア信号７ＩＩｉ１（２］ 第 ３ 図
Claims (1)
- １、仮想記憶方式を採る計算機において、仮想記憶単位
ごとに記憶保護情報を格納するアドレス変換表と、実行
する命令を格納する仮想記憶単位の記憶保護情報とアク
セスする仮想記憶単位の記憶保護情報を該アドレス変換
表から取り出し比較する比較手段を設けて、仮想記憶を
アクセスする命令の実行時に、該比較手段の比較結果が
アクセス許可ならばアクセスを実行し、アクセス禁止な
らば割り込みを発生させることを特徴とする記憶保護装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144749A JPS626351A (ja) | 1985-07-03 | 1985-07-03 | 記憶保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144749A JPS626351A (ja) | 1985-07-03 | 1985-07-03 | 記憶保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS626351A true JPS626351A (ja) | 1987-01-13 |
Family
ID=15369475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144749A Pending JPS626351A (ja) | 1985-07-03 | 1985-07-03 | 記憶保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0425771A2 (en) * | 1989-11-03 | 1991-05-08 | International Business Machines Corporation | An efficient mechanism for providing fine grain storage protection intervals |
| US5318776A (en) * | 1988-03-16 | 1994-06-07 | Lion Corporation | Composition for preventing graying of the hair |
| US5439676A (en) * | 1989-12-27 | 1995-08-08 | Lion Corporation | cAMP derivatives and use thereof for preventing or restoring grayed hair to its natural color |
-
1985
- 1985-07-03 JP JP60144749A patent/JPS626351A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318776A (en) * | 1988-03-16 | 1994-06-07 | Lion Corporation | Composition for preventing graying of the hair |
| EP0425771A2 (en) * | 1989-11-03 | 1991-05-08 | International Business Machines Corporation | An efficient mechanism for providing fine grain storage protection intervals |
| EP0425771A3 (en) * | 1989-11-03 | 1992-09-02 | International Business Machines Corporation | An efficient mechanism for providing fine grain storage protection intervals |
| US5439676A (en) * | 1989-12-27 | 1995-08-08 | Lion Corporation | cAMP derivatives and use thereof for preventing or restoring grayed hair to its natural color |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469556A (en) | Resource access security system for controlling access to resources of a data processing system | |
| KR940003325B1 (ko) | 가상 입력/출력 지령의 변환장치 및 방법 | |
| JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
| US6823433B1 (en) | Memory management system and method for providing physical address based memory access security | |
| US5628023A (en) | Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view | |
| JP3219826B2 (ja) | 情報処理装置 | |
| JPS59130000A (ja) | 仮想記憶装置保護方法 | |
| JPS6022377B2 (ja) | アドレス制御方式 | |
| US4731734A (en) | Digital computer system incorporating object-based addressing and access control and tables defining derivation of addresses of data from operands in instructions | |
| EP0260433B1 (en) | Multi-address space control method | |
| JP2005512228A (ja) | 強化されたメモリアクセスセキュリティを提供する、メモリに対するデバイスのアクセスを制御するシステムおよび方法 | |
| AU662945B2 (en) | Controlling the initiation of logical systems in a data processing system with logical processor facility | |
| US4493025A (en) | Digital data processing system using unique means for comparing operational results and locations at which such results are to be stored | |
| US4493024A (en) | Digital data processing system | |
| JP2001249848A (ja) | 先行特権レベルに基づく特権昇格 | |
| US4455604A (en) | Digital data processing system having addressing means for translating operands into descriptors identifying data, plural multilevel microcode control means, and ability to execute a plurality of internal language dialects | |
| EP1842135B1 (en) | Generic low cost hardware mechanism for memory protection | |
| JPS626351A (ja) | 記憶保護装置 | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| US20010007114A1 (en) | Control apparatus and control method | |
| US5873128A (en) | Data processing system with dynamic address translation function | |
| EP0285309A2 (en) | Memory protection apparatus for use in an electronic calculator | |
| US5619658A (en) | Method and apparatus for trapping unimplemented operations in input/output devices | |
| US4480306A (en) | Digital data processing system using unique ALU register files and micro-instruction stacks | |
| US4493023A (en) | Digital data processing system having unique addressing means and means for identifying and accessing operands |